KR100486133B1 - 액티브매트릭스 표시장치 - Google Patents

액티브매트릭스 표시장치 Download PDF

Info

Publication number
KR100486133B1
KR100486133B1 KR10-1998-0006089A KR19980006089A KR100486133B1 KR 100486133 B1 KR100486133 B1 KR 100486133B1 KR 19980006089 A KR19980006089 A KR 19980006089A KR 100486133 B1 KR100486133 B1 KR 100486133B1
Authority
KR
South Korea
Prior art keywords
signal wiring
display device
matrix display
active matrix
wiring
Prior art date
Application number
KR10-1998-0006089A
Other languages
English (en)
Other versions
KR19980071744A (ko
Inventor
신타로우 모리타
유키 다시로
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980071744A publication Critical patent/KR19980071744A/ko
Application granted granted Critical
Publication of KR100486133B1 publication Critical patent/KR100486133B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액티브매트릭스 표시장치에 형성된 신호배선 주위의 차광폭을 축소화하여 화소의 개구율을 개선한다.
액트브매트릭스 표시장치는 소정의 간극을 두고 서로 접합한 투명한 한 쌍의 절연기판(1,60)과, 이 간극에 봉입된 액정(50) 등의 전기광학물질과를 구비한다. 하측의 절연기판(1)은 서로 교차하는 불투명한 신호배선(10) 및 게이트배선과, 각 교차부에 배설된 보텀게이트형의 박막트랜지스터와, 신호배선(10) 및 게이트배선에 의해 둘러싸인 개구부에 배설되고 또한 대응하는 박막트랜지스터에 접속한 투명한 화소전극(14)과를 구비한다. 상측의 절연기판(60)은, 투명한 대향전극(61)과, 최소한 게이트배선에 정합한 차광성의 블랙매트릭스를 구비하고 있다. 특징사항으로서, 하측의 절연기판(1)에는 차광막(5)이 형성된다. 이 차광막(5)은 신호배선(10) 및 화소전극(14)의 하방에 위치하고, 신호배선(10)에 인접하는 화소전극(14)의 단부에 이르도록 배설되고, 또한 게이트배선과 동일 재료로 형성되어 있다.

Description

액티브매트릭스 표시장치
본 발명은 소정의 간극을 두고 서로 접한한 투명한 한 쌍의 절연기판과, 이 간극에 봉입된 액정 등의 전기광학물질과를 구비한 액티브매트릭스 표시장치에 관한 것이다. 더욱 상세하게는, 박막트랜지스터 및 화소전극과 함께 한쪽의 절연기판에 형성된 신호배선의 차광구조에 관한 것이다.
도 7을 참조하여 종래의 액티브매트릭스 표시장치의 일반적인 구성을 간결하게 설명한다. 이 표시장치는 하측의 절연기판(1)과 상측의 절연기판(60)과의 사이에 액정(50) 등으로 이루어지는 전기광학물질을 봉입한 플랫패널구조로 되어 있다. 하측의 절연기판(1)에는 화소 어레이부와 주변회로부가 집적형성되어 있다. 주변 회로부는 수직주사회로(41)와 수평주사회로(42)로 나뉘어진다. 또한 절연기판 (1)의 상측에는 외부접속용의 단자전극(47)도 형성되어 있다. 각 단자전극(47)은 배선(48)을 거쳐 수직주사회로(41) 및 수평주사회로(42)에 접속되어 있다. 화소어레이부에는 서로 교차하는 게이트배선(43)과 신호배선(10)이 형성되어 있다. 게이트 배선(43)은 수직주사회로(41)에 접속되고, 신호배선(10)은 수평주사회로(42)에 접속되고 있다. 양 배선(43, 10)의 교차부에는 화소전극(14)과 이것을 구동하는 박막 트랜지스터(3)가 형성되어 있다. 한편, 상측의 절연기판(60)의 내표면에는 도시되지 않았으나 대향전극이나 블랙마스크가 형성되어 있다. 절연기판(1)으로서 유리 등의 비교적 내열성이 낮은 재료를 사용한 경우, 박막트랜지스터(3)는 600℃ 이하의 저온프로세스로 절연기판(1)상에 형성할 필요가 있다. 박막트랜지스터는 톱게이트형과 보텀게이트형이 있으나, 후자의 편이 저온프로세스에 적합하다. 보텀게이트형은 아래로부터 차례로 게이트전극, 게이트절연막 및 반도체박막을 중첩한 구조이다.
화소전극(14)은 신호배선(10) 및 게이트배선(43)에 의해 둘러싸인 개구부에 배설되어 있고, 대응하는 박막트랜지스터(3)에 접속되어 있다. 개구부 이외를 차광하기 위하여, 상측의 절연기판(대향기판)(60)에는 블랙마스크(도시되지 않음)가 형성되어 있다. 블랙마스크는 통상 서로 교차한 신호배선(10) 및 게이트배선(43)의 패턴에 맞추어, 격자형(매트릭스형)으로 패터닝되어 있다. 액티브매트릭스 표시장치를 조립하는 경우, 하측의 절연기판(1)과 상측의 절연기판(60)과를 서로 위치를 맞추어 접합할 필요가 있다. 위치맞춤의 오차를 흡수하기 위하여, 상측의 절연기판(60)에 형성된 블랙마스크에는 미리 마진이 설정되어 있고, 설계상 필요한 치수에 대해, 통상 3㎛ 이상 여분으로 패턴폭을 설정한다. 이때, 화소전극(14)의 개구율이 희생되고, 화면의 밝기가 저하되어, 해결해야 할 과제로 되어 있다. 저온프로세스로 보텀게이트구조의 박막트랜지스터를 집적형성하는 경우, 현재의 기술 수준으로는 하측의 절연기판(1)에 블랙마스크를 형성하는 구조(온칩블랙)가 확립되어 있지 않고, 전술한 바와 같이 블랙마스크는 상측의 절연기판(대향기판)(60)에 배설될 수 없었다. 이것으로는, 개구율 등 화소의 설계상 커다란 제한이 있어서, 해결해야 할 과제이다.
상기한 종래기술의 과제를 해결하기 위하여 이하의 수단을 강구하였다. 본 발명에 의하면, 액티브매트릭스 표시장치는 기본적인 구성으로서, 소정의 간극을 두고 서로 접합한 투명한 한 쌍의 절연기판과, 상기 간극에 봉입된 전기광학물질과를 구비하고 있다. 한쪽의 절연기판은 서로 교차하는 불투명한 신호배선 및 게이트배선과, 각 교차부에 배설된 보텀게이트형의 박막트랜지스터와, 상기 신호배선 및 게이트배선에 의해 둘러싸인 개구부에 배설되고 또한 대응하는 박막트랜지스터에 접속한 투명한 화소전극과를 구비하고 있다. 다른 쪽의 절연기판은, 투명한 대향전극과, 최소한 게이트배선에 정합한 차광성 블랙마스크와를 구비하고 있다. 특징사항으로서, 한쪽의 절연기판에 차광막이 형성되어 있다. 이 차광막은 상기 신호배선 및 화소전극의 아래쪽에 위치하고, 최소한 신호배선에 인접하는 화소전극의 단부에 이르도록 배설되고, 또한 상기 게이트배선과 동일 재료로 동시에 형성되어 있다.
바람직하게는 상기 신호배선은 비교적 높은 광반사율을 가지는 금속막으로 되어 있고, 그 위에 중첩하여 비교적 낮은 광반사율을 가지는 다른 금속막이 형성되어 있다. 또는, 상기 신호배선은 비교적 높은 광반사율을 가지는 금속막으로 이루어지는 동시에, 다른 쪽의 절연기판에는 이 신호배선과 정합하도록 비교적 낮은 광반사율을 가지는 다른 금속막이 형성되어 있다. 바람직하게는 상기 차광막은, 서로 인접하는 신호배선과 화소전극의 경계에 따라 배설되는 동시에 신호배선의 바로 아래로부터 제거되어 있다.
본 발명에 의하면, 저온프로세스에서 작성한 다결정실리콘 등을 활성층으로하는 보텀게이트형의 박막트랜지스터를 구비한 액티브매트릭스 표시장치에 있어서, 신호배선과 화소전극과의 사이의 광소실(光拔) 등을 막기 위해, 박막트랜지스터를 집적형성한 쪽의 절연기판에 차광막을 형성하고 있다. 이 차광막은 게이트배선과 동일 재료로 또한 동시에 형성할 수 있으므로, 프로세스상의 부담은 적다. 한편, 게이트배선 주위나 박막트랜지스터 주위의 광소실을 막기 위해, 대향전극이 형성된 다른 쪽의 절연기판에 블랙마스크를 배설한다. 이 블랙마스크는 종래와 달리, 행상(行狀)의 게이트배선만을 차광하면 되므로, 매트릭스(격자)형이 아닌 스트라이프형으로 패터닝하면 된다. 따라서 한쪽의 절연기판에 대한 다른 쪽의 절연기판의 얼라인먼트는 기본적으로 일차원 방향으로 취하면 되고, 그만큼 위치맞춤이 용이해진다. 또한 박막트랜지스터측의 절연기판에 형성되는 차광막도 기본적으로는 스트라이프형으로 된다. 이 차광막은 신호배선의 폭보다 약간 넓게 형성한다. 차광막의 폭은 화소전극단부에 있어서의 광소실이나 액정배향이 흐트러진 부분(도메인)을 차광하기에 충분한 폭으로 한다. 그러나, 이 차광막의 폭은 대향전극측의 절연기판에 블랙마스크를 형성하는 경우에 비하여 마진은 작게 할 수 있다. 이 때문에, 화소전극의 개구율을 크게 취하는 것이 가능하다. 이상과 같이, 본 발명에서는 종래에, 대향전극이 형성되어 있던 절연기판측에 배설한 매트릭스형의 블랙마스크의 일부를, 박막트랜지스터 등이 집적형성된 한쪽의 절연기판측에 차광막의 형태로 유지해 오고 있다. 이 차광막은 게이트재료를 사용하여 형성할 수 있으므로, 반도체 프로세스에 필요한 포토마스크의 매수를 증가시키지 않고 제작가능하다.
이하에서 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
도 1은 본 발명에 의한 액티브매트릭스 표시장치의 제1 실시형태를 나타낸다. (A)는 부분단면도이고, (B)는 부분평면도이다. 도시된 바와 같이, 본 액티브 매트릭스 표시장치는 소정의 간극을 통하여 서로 접합한 투명한 한 쌍의 절연기판(1,60)과, 이 간극에 봉입된 액정(50) 등의 전기광학물질과를 구비하고 있다. 하측의 절연기판(1)은 서로 교차하는 불투명한 신호배선(10)(예를 들면 Al, Ag) 및 게이트배선(도시되지 않음)과, 각 교차부에 배설된 보텀게이트형의 박막트랜지스터(도시되지 않음)와, 신호배선(10) 및 게이트배선에 의해 둘러싸인 개구부에 배설되고 또한 대응하는 박막트랜지스터에 접속한 투명한 화소전극(14)과를 구비하고 있다. 한편, 상측의 절연기판(대향기판)(60)에는 투명한 대향전극(61)과, 최소한 게이트배선에 정합한 차광성의 블랙마스크(도시되지 않음)가 형성되어 있다. 특징사항으로서, 하측의 절연기판(1)에 차광막(5)이 형성되어 있다. 이 차광막(5)은 신호배선(10) 및 화소전극(14)의 아래쪽에 위치하고, 신호배선(10)에 인접하는 화소전극(14)의 단부에 이르도록 배설되고 또한 게이트배선(도시되지 않음)과 동일 재료로 동시에 형성되어 있다.
도 1 (A)에 나타낸 바와 같이, 유리 등으로 되어 있는 하측의 절연기판 (1)의 표면에는 차광막(5)이 형성되어 있다. 이 차광막(5)은 게이트배선과 동일한 재료(Cr, Ti, Mo, W, Mo-Ta 등)를 사용하고 또한 게이트배선과 동시에 형성된다. 따라서, 차광막(5)을 패터닝하기 위하여 추가의 포토마스크를 사용할 필요가 없고, 게이트배선용 포토마스크의 패턴을 개량하면 된다. 차광막(5)의 표면은 게이트절연막(4) 및 SiO2 등의 무기재료로 이루어지는 층간절연막(9)에 의해 피복되어 있다. 층간절연막(9) 상에는 Al등으로 되어 있는 신호배선(10)이 패터닝 형성되어 있다. 이 신호배선(10)을 피복하도록 투명한 유기수지 등으로 이루어지는 평탄화막(12)이 도포되어 있다. 이 평탄화막(12) 상에 ITO 등의 투명한 도전막으로 되어 있는 화소전극(14)이 패터닝되어 있다. 도시된 바와 같이, 차광막(5)은 신호배선(10)과 정합하여 그 바로 아래에 위치하고, 절연기판(1) 측으로부터 입사(入射)되는 백라이트를 차단하고, 대향기판(60) 측으로 누설되는 것을 방지하고 있다.
도 1 (B)에 나타낸 바와 같이, 차광막(5)은 신호배선(10)과 정합하여 스트라이프형으로 패터닝되어 있고, 신호배선(10)에 인접하는 화소선극(14)의 단부에 이르도록 그 폭이 설정되어 있다. 또한, 평면적으로 볼 때 신호배선(10)과 중첩하도록 화소전극(14)을 패터닝하면, 양자의 사이에 기생용량이 발생하므로 바람직하지 않다. 따라서, 신호배선(10)과 화소전극(14) 사이에는 필연적으로 간극이 있고, 이것을 차폐하기 위하여 차광막(5)이 필요하다.
도 2는 본 발명에 의한 액티브매트릭스 표시장치의 제2 실시형태를 나타내는 모식적인 부분단면도이다. 도 1에 나타낸 제1 실시형태에 대응하는 부분에는 대응하는 참조번호를 붙여 이해를 용이하게 하고 있다. 본 실시형태에서는, 신호배선(10)은 비교적 높은 광반사율을 가지는 금속막(예를 들면 Al, Ag)으로 이루어지고, 그 위에 중첩하여 비교적 낮은 광반사율을 가지는 다른 금속막(예를 들면 Cr, Mo, Ti, W, Mo-Ta)(10x)이 형성되어 있다. 본 발명에 의하면, 대향기판(60) 측에는 신호배선(10)에 정합한 블랙마스크의 부분이 없다. 이 때문에, 신호배선(10)의 최상부층이 Al이 되면, 표면반사율이 크게 되어 표시품위가 손상된다. 이것을 방지하기 위하여 본 실시형태에서는 최상부층으로서 Al 상에 비교적 저반사율의 재료(예를 들면 Cr)를 형성하여, 불필요한 광반사를 방지하고 있다.
도 3은 본 발명에 의한 액티브매트릭스 표시장치의 제3 실시형태를 나타내는 모식적 부분단면도이다. 도 1에 나타낸 제1 실시형태에 대응하는 부분에는 대응하는 참조번호를 붙여 이해를 용이하게 하고 있다. 본 실시형태에서는 신호배선(10)은 비교적 높은 광반사율을 가지는 금속막(예를 들면 Al)으로 되어 있는 동시에, 대향기판(60)측에는 신호배선(10)과 정합하도록 비교적 낮은 광반사율을 가지는 다른 금속막(예를 들면 Cr)(65)이 형성되어 있다. 이와 같이 본 실시형태에서는, 신호배선(10)의 표면반사를 방지하기 위해, 대향기판(60) 측에 신호배선(10)을 따른 미세한 금속막(65)를 배설하고 있다. 이 반사방지용의 금속막(65)은 하측의 절연기판(1)에 배설한 차광막(5)의 폭 보다 좁게 되고, 신호배선(10)을 가릴 수 있으면 충분하다. 또한 금속막(65)과 대향전극(61)의 사이에 층간막(61a)이 개재하고 있다.
도 4는, 본 발명에 의한 액티브매트릭스 표시장치의 패턴설계예를 나타내는 모식적 부분평면도이다. 도시한 바와 같이, 하측의 절연기판의 표면에는, 행상(行狀)으로 신호배선(43) 및 보조배선(44)이 패터닝 형성되어 있다. 그 위에는 게이트절연막을 거쳐 다결정실리콘 등으로 이루어지는 반도체박막(2)이 아일랜드형으로 패터닝 형성되어 있다. 반도체박막(2)의 일부는 평면적으로 볼 때, 게이트배선(43)으로부터 연장배설된 게이트전극(G)과 중첩되어 있고, 보텀게이트구조의 박막트랜지스터(3)를 구성한다. 또한, 반도체박막(2)의 다른 부분은 마찬가지로 평면적으로 볼 때 보조배선(44)의 일부와 중첩되어 있고, 보조용량(Cs)을 구성한다. 이 반도체박막(2) 상에는 층간절연막을 거쳐 신호배선(10)이 열상(列狀)으로 패터닝되어 있다. 따라서 게이트배선(43)과 신호배선(10)은 서로 격자상으로 교차하게 된다. 이 교차부에 박막트랜지스터(3) 및 보조용량(Cs)이 형성되어 있다. 신호배선(10)은 콘택트홀(S)을 거쳐 박막트랜지스터(3)의 소스영역과 전기접속되어 있다. 신호배선(10)상에는 평탄화막을 거쳐 화소전극(14)이 패터닝되어 있다. 도시하는 바와 같이, 이 화소전극(14)은 신호배선(10) 및 게이트배선(43)에 의해 둘러싸인 개구부에 배설되어 있다. 화소전극(14)은 콘택트홀(D)을 거쳐 박막트랜지스터(3)의 드레인영역에 전기접속되어 있다. 또한 대향기판측에는 스트라이프형의 블랙마스크(62)가 패터닝 형성되어 있다. 이 블랙마스크(62)는 게이트배선(43), 보조배선(44) 및 박막트랜지스터(3)을 차폐하고 있다. 특징사항으로서, 하측의 절연기판에는 열상으로 차광막(5)이 형성되어 있다. 이 차광막(5)은 게이트배선(43) 및 보조배선(44)과 동시에 패터닝된 것이고, 층간절연막과 게이트절연막을 거쳐 신호배선(10)이 바로 아래에 위치한다. 차관막(5)은 신호배선(10)과 화소전극(14)의 사이의 간극을 메우기 위해 필요한 폭치수(W1)를 가진다. 이상과 같이, 대향기판측의 행상의 블랙마스크(62)와 절연기판측의 열상의 차광막(5)이 서로 교호로 화소전극(14)의 주위를 둘러싸고 있다.
도 5는 종래의 액티브매트릭스 표시장치의 패턴설계예를 나타내는 모식적인 부분평면도이다. 이해를 용이하게 하기 위하여, 도 4에 나타낸 패턴과 대응하는 부분에는 대응하는 참조번호를 붙여 이해를 용이하게 하고 있다. 도시하는 바와 같이, 종래의 패턴설계에서는, 박막트랜지스터 등이 집적형성된 절연기판측에는 차광막(5)이 배설되어 있지 않고, 이에 대신하여 대향기판측에 격자형(매트릭스형)의 블랙마스크(62)가 형성되어 있다. 즉, 블랙마스크(62)의 행상부분은 게이트배선(43) 및 보조배선(44)을 차폐하는 동시에, 열상부분이 신호배선(10) 및 이에 인접하는 화소전극(14)의 단부를 차폐하고 있다. 이 블랙마스크(62)의 열상부분의 폭 치수(W2)는 상하의 절연기판간의 얼라인먼트 오차를 흡수하기 위해, 마진을 부여하지 않으면 안되고, 도 4에 나타낸 차광막(5)의 폭치수(W1)에 비하여 커진다. 그 결과 화소전극(14)의 개구율이 희생되어 버린다.
이와 같이 본 발명에서는, 박막트랜지스터를 집적형성한 액티브매트릭스 표시장치에 있어서, 신호배선(10)과 화소전극(14) 사이의 광소실이나, 화소전극(14) 단부에서의 액정의 배향의 흩어짐(도메인)을 흡수하기 위한 블랙마스크로서, 게이트배선과 동시에 형성가능한 차광막(5)을 사용하고 있다. 한편, 게이트배선(43), 보조배선(44), 박막트랜지스터(3) 및 보조용량(Cs)의 부분의 광의 소실을 방지하기 위해 대향기판측에 스트라이프형의 블랙마스크(62)를 형성하고 있다. 차광막(5)은 신호배선(10)에 비하여 그 폭치수(W1)가 넓다. 이 폭치수(W1)는 화소간의 광소실이나 도메인을 흡수하기 위하여 충분한 것이다. 그러나 이 폭치수(W1)는 대향기판 측에 블랙마스크를 배설한 경우의 폭치수(W2)에 비하여 마진은 작고, 그만큼 화소의 개구율을 크게 취할 수 있다.
도 6은 본 발명에 의한 액티브매트릭스 표시장치의 디바이스구조예를 나타내는 모식적인 부분단면도이다. 도시하는 바와 같이, 본 표시장치는 아래로부터 차례로 게이트전극(G), 게이트절연막 및 반도체박막(2)을 적층한 보텀게이트구조의 박막트랜지스터(3)를 유리 등으로 되어 있는 절연기판(1) 상에 집적형성한 것이다. 게이트전극(G)은 게이트배선(도시되지 않음)으로부터 연장배설된 것이다. 게이트 배선과 동시에 본 발명의 특징요소인 차광막(도시되지 않음)도 동시에 형성된다. 게이트전극(G), 게이트배선 및 차광막은 예를 들면 100nm의 두께를 가지는 크롬(Cr)으로 만들어 진다. 게이트전극(G)은 CVD법 등에 의해 성막된 두께가 예를 들면 50nm인 SiN막(4a)에 의해 피복되어 있다. 또한 그 위에는 CVD법으로 연속성막된 두께 100nm인 SiO2막(4b)이 배설되어 있다. 이들 SiN막(4a) 및 SiO2막(4b)의 2층구조로 게이트절연막이 구성된다. 게이트절연막 상에는 다결정실리콘 등으로 이루어지는 반도체박막(2)이 성막되어 있다. 이 반도체박막(2)은 예를 들면 비정질(非晶質)실리콘을 성막한 후 레이저어닐로 다결정실리콘으로 전환한 것이고, 저온 프로세스로 형성할 수 있다. 반도체박막(2) 상에는 게이트전극(G)과 정합하도록 스토퍼(6)가 패터닝 형성되어 있다. 이 스토퍼(6)는 예를 들면 200nm의 두께를 가지는 SiO2로부터 만들어진다. 스토퍼(6)의 바로 밑에 위치하는 반도체박막(2)의 부분이 박막트랜지스터(3)의 채녈영역으로 된다. 또한, 반도체박막(2)에는 불순물이 고농도로 주입된 소스영역(7) 및 드레인영역(8)이 형성되어 있다. 그리고, 불순물이 저농도로 주입된 LDD영역(71 및 81)도 형성되어 있다. 이 박막트랜지스터(3)와 동시에 보조용량(Cs)도 형성된다. 도면에서 명백한 바와 같이 보조용량(Cs)은 박막트랜지스터(3)와 기본적으로 동일한 층구조로 되어 있다. 보조용량(Cs)의 한쪽의 전극(C)은 보조배선(도시되지 않음)의 일부이고, 다른 쪽의 전극은 반도체박막(2)의 연설부분으로 이루어진다. 양 전극의 사이에는 유전체로서 SiN막(4a) 및 SiO2막(4b)이 개재한다.
이상의 디바이스구성을 가지는 박막트랜지스터(3) 및 보조용량(Cs)은 예를 들면 100nm의 두께를 가지는 SiO2막(9a)과 300nm 정도의 두께를 가지는 SiN막(9b)에 의해 피복되어 있다. 이들 SiO2막(9a) 및 SiN막(9b)가 층간 절연막을 구성한다. 층간절연막 상에는 배선전극(10a)이 패터닝형성되어 있고, 콘택트홀을 거쳐 박막트랜지스터(3)의 소스영역(7)에 전기접속되어 있다. 이 배선전극(10a)은 신호배선(도시되지 않음)의 일부이다. 이 배선전극(10a)은 최대로 1.2㎛ 정도의 두께를 가지는 평탄화막(12)에 의해 피복되어 있다. 평탄화막(12) 상에는 ITO 등으로 이루어지는 화소전극(14)이 패터닝형성되어 있다. 이 화소전극(14)은 평탄화막(12)이나 층간절연막에 개구된 콘택트홀을 거쳐 박막트랜지스터(3)의 드레인영역(8)에 전기접속되어 있다.
박막트랜지스터(3), 보조용량(Cs) 및 화소전극(14) 등이 집적형성된 하측의 절연기판(1) 상에는, 소정의 간극을 두고 상측의 절연기판(대향기판)(60)이 접합되어 있다. 양 절연기판(1,60)의 사이에는 액정(50) 등의 전기광학물질이 봉입되어 있다. 대향기판(60)의 내표면에는 마찬가지로 ITO 등의 투명유전막으로 이루어지는 대향전극(61)이 전면적으로 형성되어 있다. 또한 박막트랜지스터(3) 등을 차폐하기 위해 블랙마스크(62)가 형성되어 있다. 추가하여, 화소전극(14)의 개구부에 대응하여 마이크로칼라필터(63)도 형성되어 있다.
본 발명에서는, 신호배선과 화소전극간의 광소실 방지용으로 Cr게이트전극과 동일층의 차광막으로 차광한다. 이 경우, 도 8에 나타낸 바와 같이 차광막(5)을 도입함으로써 Al신호배선(10)과 Cr차광막(5)과 ITO 화소전극(14) 사이에 기생용량(Cp)이 발생한다. 그 용량은 신호배선(10)으로의 충방전시간에 영향을 줄 뿐 아니라, 일단 기입된 화소전위를 흔드는 원인이 되고, 콘트라스트 저하 등을 일으킨다. Cr차광막(5)은 어떤 전위에도 고정되지 않고, 부유상태(浮遊狀態)이나, Al신호배선(10)-Cr차광막(5) 사이와 Cr차광막(5)-ITO화소전극(14) 사이가 각각 오버랩하고 있어, 결국 Al신호배선(10)-ITO화소전극(14) 사이의 기생용량(Cp)이 증가하게 된다. 이 용량은 신호배선(10)의 부하용량으로서 증가될 뿐 아니라, 신호배선(10)-화소전극(14) 사이의 커플링량의 증가도 초래한다. 신호배선 부하용량의 증가는 그것을 충방전하는 수평주사회로의 트랜지스터사이즈를 증대시키고, 패널의 테두리좁히기(狹額緣化)를 곤란하게 할 뿐 아니라, 외부회로의 부하도 증대시킨다. 또한, 신호 배선-화소전극간의 커플링량의 증가에 의해 콘트라스트 저하 등이 일어날 가능성이 커진다. 따라서, Cr차광막(5)을 도입한 경우에 기생용량(Cp)을 가능한 한 적게 하는 것이 바람직하다.
Cr차광막(5)을 도입한 경우, 도 1에 나타낸 앞의 실시형태에서는 Al신호배선(10)의 바로 밑에 Al신호배선(10)보다 폭이 넓게 배치시키고 있다. 그러나, 도 9에 나타낸 바와 같이 Cr차광막(5)에서 실제로 차광에 기여하고 있는 것은 Al신호배선(10)의 양단부근 뿐이고, 중앙부는 Al신호배선(10)과 Cr차광막(5)이 오버랩하고 있는 범위에서 슬릿을 형성해도 문제는 없다. 이렇게 해서, Al신호배선(10)-Cr차광막(5) 사이의 오버랩면적은 필요한 최저한으로 되고, Al신호배선(10)-Cr차광막(5) 사이의 용량(Cp1)(도 8)을 낮게 억제할 수 있다. 이와 같이, 도 9에 나타낸 본 발명의 제4 실시형태에서는 저온기술을 이용한 화소부의 차광막으로서 박막트랜지스터 및 게이트배선(43)을 감추는 것은 대향기판측의 블랙마스크를 사용하고, 신호배선부의 광소실을 방지하는 데에는 절연기판측의 Cr차광막(5)을 사용한다. 이때 Al신호배선-Cr차광막-ITO화소전극 사이에 발생하는 기생용량(Cp)을 저감하기 위해, Cr차광막(5)을 분할하고, Al신호배선-Cr차광막의 오버랩영역을 저감한다. 결과적으로, 화소전극(14)-신호배선(10) 사이의 기생용량(Cp)을 최대한 억제하는 것이 가능하다. 이렇게 하여 신호배선용량이나 신호배선 및 화소전극 간의 커플링량의 저감화로 이어진다.
이상 설명한 바와 같이, 본 발명에 의하면, 액티브매트릭스 표시장치에 있어서, 박막트랜지스터나 화소전극 등이 집적형성된 한쪽의 절연기판에 차광막을 배설하고 있다. 이 차광막은 신호배선 및 화소전극의 아래쪽에 위치하고, 신호배선에 인접하는 화소전극의 단부에 이르도록 배설됨고, 또한 게이트배선과 동일 재료로 동시에 형성되어 있다. 이 차광막을 사용함으로써, 신호배선에 따른 차광영역을 종래에 비하여 축소화할 수 있고, 화소의 개구율의 개선으로 이어진다. 또한 신호 배선의 표면반사를 외부로부터 차폐하기 위하여, 신호배선 상에 저반사율의 금속막을 형성하거나, 또는 대향기판측에 신호배선에 정합한 비교적 저반사율의 금속막을 형성함으로써, 불필요한 표면반사를 억제하여 표시품위의 개선을 도모하고 있다. 나아가서, 차광막의 불필요부분을 신호배선의 바로 아래로부터 제거함으로써 기생용량을 저감할 수 있다.
도 1 (A) 및 (B)는 본 발명에 의한 액티브매트릭스 표시장치의 제1 실시형태를 나타내는 모식적인 부분단면도 및 부분평면도.
도 2는 본 발명에 의한 액티브매트릭스 표시장치의 제2 실시형태를 나타내는 부분단면도.
도 3은 본 발명에 의한 액티브매트릭스 표시장치의 제3 실시형태를 나타내는 부분단면도.
도 4는 본 발명에 의한 액티브매트릭스 표시장치의 패턴설계예를 나타내는 부분평면도.
도 5는 종래의 액티브매트릭스 표시장치의 패턴설계예를 나타내는 부분평면도.
도 6은 본 발명에 의한 액티브매트릭스 표시장치의 디바이스 구성예를 나타내는 부분단면도
도 7은 종래의 액티브매트릭스 표시장치의 일반적인 구성을 나타내는 모식적인 사시도.
도 8은 화소전극과 신호배선과의 사이에 생기는 기생(寄生)용량을 나타내는 모식도.
도 9 (A) 및 (B)는 본 발명에 의한 액티브매트릭스 표시장치의 제4 실시형태를 나타내는 모식적인 부분단면도 및 부분평면도.
[도면의 주요부분에 대한 부호의 설명]
1...절연기판, 2...반도체박막, 3...박막트랜지스터, 4...게이트절연막. 5...차광막, 9...층간절연막, 10...신호배선, 14...화소전극, 50...액정, 60...대향기판, 61...대향전극

Claims (10)

  1. 서로 교차하는 신호배선 및 게이트배선과, 각 교차부에 배설된 보텀게이트형의 박막트랜지스터와, 상기 신호배선 및 게이트배선에 의해 둘러싸인 개구부에 배설되고 또한 대응하는 박막트랜지스터에 접속한 투명한 화소전극과, 상기 신호배선 및 화소전극의 아래쪽에 위치하고 또한 최소한 신호배선에 인접하는 화소전극의 단부에 이르도록 배설된 차광막과를 구비하고 있고, 이 차광막은 상기 게이트배선과 동일 재료로 동시에 형성되어 있는 제1의 투명절연기판과,
    상기 제1의 투명절연기판과 소정의 간극을 통하여 접합되고, 투명한 대향전극을 구비하고 있는 제2의 투명절연기판과,
    상기 간극에 봉입된 전기광학물질과
    로 이루어지는 액티브매트릭스 표시장치.
  2. 제1항에 있어서, 상기 제2의 투명절연기판은, 최소한 상기 게이트배선에 정합한 차광성의 블랙마스크를 구비하고 있는 액티브매트릭스 표시장치.
  3. 제1항에 있어서, 상기 게이트배선 및 차광막이, 크롬, 티탄, 몰리브덴, 텅스텐, 몰리브덴-탄탈로 이루어지는 그룹으로부터 선택된 재료로 구성되어 있는 액티브매트릭스 표시장치.
  4. 제1항에 있어서, 상기 신호배선은, 제1의 광반사율을 가지는 제1의 금속막으로 이루어지고, 이 제1의 금속막에 중첩되어 상기 제1의 광반사율보다 낮은 반사율의 제2의 반사율을 가지는 제2의 금속막이 형성되어 있는 액티브매트릭스 표시장치.
  5. 제1항에 있어서, 상기 신호배선은, 제1의 광반사율을 가지는 제1의 금속막으로 이루어지고, 상기 제2의 기판에 상기 신호배선과 정합하도록 상기 제1의 광반사율보다 낮은 반사율의 제2의 반사율을 가지는 제2의 금속막이 형성되어 있는 액티브매트릭스 표시장치.
  6. 제4항에 있어서, 상기 제1의 금속막이 알루미늄으로 이루어지는 액티브매트릭스 표시장치.
  7. 제6항에 있어서, 상기 제2의 금속막이, 크롬, 티탄, 몰리브덴, 텅스텐, 몰리브덴-탄탈로 이루어지는 그룹으로부터 선택된 재료로 이루어지는 액티브매트릭스 표시장치.
  8. 제1항에 있어서, 상기 차광막이, 인접하는 신호배선과 화소전극의 경계에 따라 배설되어 있는 동시에 신호배선의 바로 아래로부터 제거되어 있는 액티브매트릭스 표시장치.
  9. 제1항에 있어서, 상기 제1의 투명절연기판에, 최소한 상기 신호배선을 덮는 평탄화막이 형성되어 있는 액티브매트릭스 표시장치.
  10. 제9항에 있어서, 상기 평탄화막이, 투명한 유기수지로 이루어지는 액티브매트릭스 표시장치.
KR10-1998-0006089A 1997-02-28 1998-02-26 액티브매트릭스 표시장치 KR100486133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9061969A JPH10240162A (ja) 1997-02-28 1997-02-28 アクティブマトリクス表示装置
JP97-61969 1997-02-28

Publications (2)

Publication Number Publication Date
KR19980071744A KR19980071744A (ko) 1998-10-26
KR100486133B1 true KR100486133B1 (ko) 2005-08-05

Family

ID=13186524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0006089A KR100486133B1 (ko) 1997-02-28 1998-02-26 액티브매트릭스 표시장치

Country Status (3)

Country Link
US (1) US6259200B1 (ko)
JP (1) JPH10240162A (ko)
KR (1) KR100486133B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP4312851B2 (ja) * 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR100370030B1 (ko) * 2000-10-06 2003-01-30 엘지전자 주식회사 평판표시소자 및 그 제조 방법
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2002202732A (ja) * 2000-12-28 2002-07-19 Pioneer Electronic Corp フラットパネル表示装置
KR100806801B1 (ko) * 2000-12-29 2008-02-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그 제조방법
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4071652B2 (ja) 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP4051237B2 (ja) * 2002-07-30 2008-02-20 株式会社 日立ディスプレイズ 液晶表示装置
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
US7164228B2 (en) * 2002-12-27 2007-01-16 Seiko Epson Corporation Display panel and electronic apparatus with the same
JP2004219991A (ja) * 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
US7372528B2 (en) * 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
US20080049176A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Thin film transistor-array substrate, transflective liquid crystal display device with the same, and method for manufacturing the same
JP5305190B2 (ja) * 2007-06-21 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置
JP4756178B2 (ja) * 2009-04-01 2011-08-24 奇美電子股▲ふん▼有限公司 表示装置
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102116986B (zh) * 2009-12-31 2013-03-27 上海天马微电子有限公司 电子纸显示装置及其制造方法
JP5466973B2 (ja) * 2010-03-04 2014-04-09 株式会社ジャパンディスプレイ 液晶表示装置
CN102436087B (zh) * 2011-12-14 2014-02-26 深圳市华星光电技术有限公司 减小液晶显示装置的寄生电容的方法及液晶显示装置
KR102298361B1 (ko) * 2015-08-24 2021-09-06 삼성디스플레이 주식회사 액정 표시 장치
JP2019128429A (ja) * 2018-01-24 2019-08-01 三菱電機株式会社 液晶表示装置
JP7197414B2 (ja) 2019-03-26 2022-12-27 株式会社ジャパンディスプレイ 表示装置
CN110824795A (zh) * 2019-10-18 2020-02-21 深圳市华星光电半导体显示技术有限公司 一种基板及液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5822026A (en) 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
JP3556364B2 (ja) 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置
US5953088A (en) 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes

Also Published As

Publication number Publication date
JPH10240162A (ja) 1998-09-11
KR19980071744A (ko) 1998-10-26
US6259200B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
KR100486133B1 (ko) 액티브매트릭스 표시장치
US6067131A (en) Transmissive display device having two reflection metallic layers of differing reflectances
KR100408793B1 (ko) 액티브매트릭스형표시장치
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100494638B1 (ko) 능동매트릭스형 액정표시장치 및 그 제조방법
KR940004322B1 (ko) 액정표시장치 및 그 제조방법
US5907379A (en) In-plane switching liquid crystal display having high aperture ratio
JP4566838B2 (ja) 液晶表示装置及びその製造方法
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7280174B2 (en) Transflective liquid crystal display and method of fabricating the same
KR100955382B1 (ko) 액정표시장치 및 그 제조방법
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
US5426523A (en) Liquid crystal display having a light blocking film on stepped portions
KR100474529B1 (ko) 반사형액정표시장치및그제조방법
KR101112540B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR101112544B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7167218B1 (en) Liquid crystal display and method of manufacture
KR100242438B1 (ko) 능동 행렬형 액정 표시 장치
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100930918B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR19980031798A (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
US20040090406A1 (en) Liquid crystal display
KR20050038116A (ko) 액정표시장치용 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 13

EXPY Expiration of term