JP2002043356A - 半導体ウェーハ、半導体装置及びその製造方法 - Google Patents
半導体ウェーハ、半導体装置及びその製造方法Info
- Publication number
- JP2002043356A JP2002043356A JP2000230290A JP2000230290A JP2002043356A JP 2002043356 A JP2002043356 A JP 2002043356A JP 2000230290 A JP2000230290 A JP 2000230290A JP 2000230290 A JP2000230290 A JP 2000230290A JP 2002043356 A JP2002043356 A JP 2002043356A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resin film
- chip
- semiconductor wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011347 resin Substances 0.000 claims abstract description 57
- 229920005989 resin Polymers 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 53
- 230000002265 prevention Effects 0.000 description 17
- 229910003460 diamond Inorganic materials 0.000 description 13
- 239000010432 diamond Substances 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体ウェーハの切断において半導体チップ裏
面のチッピングを簡便に抑制し、ボンディングワイヤの
エッジタッチを簡便に防止できるようにする。 【解決手段】半導体チップ(8)のチップ分離用の境界
領域(6に相当)の周辺に樹脂膜(14)を形成する。
そして、上記境界領域の中心部(7に相当)に沿ってダ
イシングによる半導体ウェーハ(1)の切断を行う。ま
た、半導体基板上に半導体素子の形成された半導体装置
において、チップ分離用に設けられた境界領域の一部に
各チップのボンディングパッド(3)に対応して樹脂膜
(14)が形成される。あるいは、上記境界領域の周辺
に沿って所定の幅の樹脂膜(14)が形成される。そし
て、半導体チップを実装するときのボンディングワイヤ
(16)の接続において半導体基板(9)と上記ワイヤ
が接触しないようにする。
面のチッピングを簡便に抑制し、ボンディングワイヤの
エッジタッチを簡便に防止できるようにする。 【解決手段】半導体チップ(8)のチップ分離用の境界
領域(6に相当)の周辺に樹脂膜(14)を形成する。
そして、上記境界領域の中心部(7に相当)に沿ってダ
イシングによる半導体ウェーハ(1)の切断を行う。ま
た、半導体基板上に半導体素子の形成された半導体装置
において、チップ分離用に設けられた境界領域の一部に
各チップのボンディングパッド(3)に対応して樹脂膜
(14)が形成される。あるいは、上記境界領域の周辺
に沿って所定の幅の樹脂膜(14)が形成される。そし
て、半導体チップを実装するときのボンディングワイヤ
(16)の接続において半導体基板(9)と上記ワイヤ
が接触しないようにする。
Description
【0001】
【発明の属する技術分野】本発明は半導体ウェーハ、半
導体装置及びその製造方法に関し、特に半導体ウェーハ
のダイシング部の構造とチップ分離するためのダイシン
グ方法および半導体装置の端部構造に関する。
導体装置及びその製造方法に関し、特に半導体ウェーハ
のダイシング部の構造とチップ分離するためのダイシン
グ方法および半導体装置の端部構造に関する。
【0002】
【従来の技術】絶縁ゲート電界効果トランジスタ(以
下、MOSトランジスタという)等の半導体素子の構造
の微細化は依然として精力的に推し進められている。微
細化については、現在では0.1μm〜0.2μm寸法
で形成される半導体素子が種々に検討され、この寸法を
設計基準にした16ギガビット級のDRAM、超高速ロ
ジックあるいはこれらの混載したULSIの半導体装置
が研究開発されている。
下、MOSトランジスタという)等の半導体素子の構造
の微細化は依然として精力的に推し進められている。微
細化については、現在では0.1μm〜0.2μm寸法
で形成される半導体素子が種々に検討され、この寸法を
設計基準にした16ギガビット級のDRAM、超高速ロ
ジックあるいはこれらの混載したULSIの半導体装置
が研究開発されている。
【0003】このような半導体装置の高集積化、高速
化、高機能化さらには多機能化には、上記半導体装置を
製造するための微細加工技術と共に、半導体装置を搭載
した半導体チップの高密度実装技術が重要な役割を有す
る。特に、近年では、携帯用機器に対応するために、1
パッケージに2チップ以上搭載するマルチチップパッケ
ージ(MCP)技術、チップサイズパッケージ(CS
P)技術等を用いて半導体チップを実装し、半導体集積
回路(IC)を小型化することが重要になってきてい
る。
化、高機能化さらには多機能化には、上記半導体装置を
製造するための微細加工技術と共に、半導体装置を搭載
した半導体チップの高密度実装技術が重要な役割を有す
る。特に、近年では、携帯用機器に対応するために、1
パッケージに2チップ以上搭載するマルチチップパッケ
ージ(MCP)技術、チップサイズパッケージ(CS
P)技術等を用いて半導体チップを実装し、半導体集積
回路(IC)を小型化することが重要になってきてい
る。
【0004】上記のような高密度実装技術を進展させる
ためには、半導体装置を搭載した半導体ウェーハ上に樹
脂膜でもって保護絶縁膜を形成することが必要となる。
そこで、現在では、上記半導体ウェーハ上にポリイミド
樹脂膜のような感光性樹脂膜が形成されるようになって
きた。
ためには、半導体装置を搭載した半導体ウェーハ上に樹
脂膜でもって保護絶縁膜を形成することが必要となる。
そこで、現在では、上記半導体ウェーハ上にポリイミド
樹脂膜のような感光性樹脂膜が形成されるようになって
きた。
【0005】また、このような樹脂膜は、半導体ウェー
ハをダイシングし半導体チップを分離する工程におい
て、半導体チップ表面の欠損(チッピング)を防止する
役割を有するものとされている。
ハをダイシングし半導体チップを分離する工程におい
て、半導体チップ表面の欠損(チッピング)を防止する
役割を有するものとされている。
【0006】このために、上述した半導体チップを保護
するための樹脂膜は、半導体ウェーハのダイシング部
(ダイシングストリート)の全面を被覆するように形成
され、このダイシングストリートに沿ってダイヤモンド
ブレードで半導体ウェーハが切断される。例えば、特開
昭62−063446号公報、特開昭62−11234
8号公報にこの技術が記載されている。
するための樹脂膜は、半導体ウェーハのダイシング部
(ダイシングストリート)の全面を被覆するように形成
され、このダイシングストリートに沿ってダイヤモンド
ブレードで半導体ウェーハが切断される。例えば、特開
昭62−063446号公報、特開昭62−11234
8号公報にこの技術が記載されている。
【0007】以下、図面を参照して従来の技術を説明す
る。図8は、半導体ウェーハの一部平面図である。ここ
では、4チップ分の端部が示されている。また、半導体
ウェーハを被覆する樹脂膜には、明確化のために斜線が
施されている。
る。図8は、半導体ウェーハの一部平面図である。ここ
では、4チップ分の端部が示されている。また、半導体
ウェーハを被覆する樹脂膜には、明確化のために斜線が
施されている。
【0008】図8に示すように、半導体ウェーハ101
上に半導体チップとなる半導体素子領域102,102
a,102b,102cが形成されている。ここで、各
半導体素子領域の端部にはボンディングパッド103が
形成されている。そして、ボンディングパッド103に
設けた開口104を除いて全面に樹脂膜105が形成さ
れる。ここで、半導体素子領域102,102a,10
2b,102c間にはチップ分離用の境界領域であるダ
イシングストリート106が所定の幅に亘って形成さ
れ、このダイシングストリート106全面を被覆して上
記樹脂膜は形成されている。
上に半導体チップとなる半導体素子領域102,102
a,102b,102cが形成されている。ここで、各
半導体素子領域の端部にはボンディングパッド103が
形成されている。そして、ボンディングパッド103に
設けた開口104を除いて全面に樹脂膜105が形成さ
れる。ここで、半導体素子領域102,102a,10
2b,102c間にはチップ分離用の境界領域であるダ
イシングストリート106が所定の幅に亘って形成さ
れ、このダイシングストリート106全面を被覆して上
記樹脂膜は形成されている。
【0009】そして、上記半導体ウェーハをダイシング
し半導体チップを形成する場合には、半導体ウェーハ
は、図8に破線で示す分離ライン107に沿ってダイヤ
モンドブレードで切断される。ここで、上記のダイヤモ
ンドブレードは、ダイシングストリート106を被覆す
る樹脂膜上に当てられ、そして、半導体ウェーハはこの
樹脂膜を通して切断されることになる。
し半導体チップを形成する場合には、半導体ウェーハ
は、図8に破線で示す分離ライン107に沿ってダイヤ
モンドブレードで切断される。ここで、上記のダイヤモ
ンドブレードは、ダイシングストリート106を被覆す
る樹脂膜上に当てられ、そして、半導体ウェーハはこの
樹脂膜を通して切断されることになる。
【0010】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の技術は、以下のような問題を有しているこ
とが判った。確かに、ダイシングストリート106上に
樹脂膜105が形成されていると、半導体ウェーハの切
断工程でチッピングが減少するようになる。しかし、本
発明者が半導体ウェーハ切断後の半導体チップを詳細に
調べたところ、半導体チップの裏面側に大きなチッピン
グの生じやすくなることが判明した。
ような従来の技術は、以下のような問題を有しているこ
とが判った。確かに、ダイシングストリート106上に
樹脂膜105が形成されていると、半導体ウェーハの切
断工程でチッピングが減少するようになる。しかし、本
発明者が半導体ウェーハ切断後の半導体チップを詳細に
調べたところ、半導体チップの裏面側に大きなチッピン
グの生じやすくなることが判明した。
【0011】通常、半導体装置を製造するための前半工
程(拡散工程)を終えた半導体ウェーハは、その裏面が
研削され300μm弱の肉厚になるようにされる。この
ようにしてから、半導体ウェーハはダイシングされる。
そして、半導体集積回路(IC)が高機能化あるいは多
機能化してくると、この研削後の半導体ウェーハの肉厚
は更に減少する。このために、上述したような切断後の
半導体チップの裏面に生じるチッピングは、上記先端の
半導体集積回路(IC)の製造において、半導体チップ
の実装工程(後半工程の一部)、例えばダイボンディン
グ工程での治具との接触不良等の問題を引き起こし易く
なる。このような問題は、上述したMCP実装において
は更に顕著になってくる。
程(拡散工程)を終えた半導体ウェーハは、その裏面が
研削され300μm弱の肉厚になるようにされる。この
ようにしてから、半導体ウェーハはダイシングされる。
そして、半導体集積回路(IC)が高機能化あるいは多
機能化してくると、この研削後の半導体ウェーハの肉厚
は更に減少する。このために、上述したような切断後の
半導体チップの裏面に生じるチッピングは、上記先端の
半導体集積回路(IC)の製造において、半導体チップ
の実装工程(後半工程の一部)、例えばダイボンディン
グ工程での治具との接触不良等の問題を引き起こし易く
なる。このような問題は、上述したMCP実装において
は更に顕著になってくる。
【0012】そこで、上述した従来の技術の課題を解決
すべく、図9(a)に示すように、樹脂膜105aは半
導体素子領域102,102a,102b,102c上
に形成され、ダイシングストリート106上のものは除
去される方法が提案されている。そして、分離ライン1
07で半導体ウェーハは切断され、半導体チップが形成
される。
すべく、図9(a)に示すように、樹脂膜105aは半
導体素子領域102,102a,102b,102c上
に形成され、ダイシングストリート106上のものは除
去される方法が提案されている。そして、分離ライン1
07で半導体ウェーハは切断され、半導体チップが形成
される。
【0013】しかし、この場合には、図9(b)に示す
ように、上記半導体ウェーハの切断で形成した半導体チ
ップを実装するときのボンディングワイヤの接続におい
て大きな問題が生じる。半導体チップ108の概略を説
明すると、図9(b)に示すように、半導体素子の形成
された半導体基板109上に無機の絶縁膜110が形成
され、その上部にボンディングパッド103が形成さ
れ、その上に開口104の設けられた樹脂膜105aが
形成されている。そして、テープ基板もしくは基板に設
けられたステッチ111と上記ボンディングパッド10
3との間にボンディングワイヤ112が接続される。し
かし、このボンディングワイヤ112は撓みやすく変形
ワイヤ113となり、半導体チップ108の端部に接触
することが起こる。ここで、図9(a)で説明した方法
であると、ダイシングストリート106で半導体基板1
09表面が露出しているため、上記ボンディングワイヤ
112は半導体基板109に短絡し、半導体装置の動作
が起こらなくなる。すなわち、ボンディングワイヤのエ
ッジタッチが生じやすくなり、半導体集積回路(IC)
の不良品が多発しやすい。
ように、上記半導体ウェーハの切断で形成した半導体チ
ップを実装するときのボンディングワイヤの接続におい
て大きな問題が生じる。半導体チップ108の概略を説
明すると、図9(b)に示すように、半導体素子の形成
された半導体基板109上に無機の絶縁膜110が形成
され、その上部にボンディングパッド103が形成さ
れ、その上に開口104の設けられた樹脂膜105aが
形成されている。そして、テープ基板もしくは基板に設
けられたステッチ111と上記ボンディングパッド10
3との間にボンディングワイヤ112が接続される。し
かし、このボンディングワイヤ112は撓みやすく変形
ワイヤ113となり、半導体チップ108の端部に接触
することが起こる。ここで、図9(a)で説明した方法
であると、ダイシングストリート106で半導体基板1
09表面が露出しているため、上記ボンディングワイヤ
112は半導体基板109に短絡し、半導体装置の動作
が起こらなくなる。すなわち、ボンディングワイヤのエ
ッジタッチが生じやすくなり、半導体集積回路(IC)
の不良品が多発しやすい。
【0014】本発明の目的は、半導体ウェーハのダンシ
ングによる切断において半導体チップ裏面のチッピング
を簡便に抑制できるようにすることにある。そして、本
発明の他の目的は、上記エッジタッチを簡便に防止でき
るようにすることにある。
ングによる切断において半導体チップ裏面のチッピング
を簡便に抑制できるようにすることにある。そして、本
発明の他の目的は、上記エッジタッチを簡便に防止でき
るようにすることにある。
【0015】
【課題を解決するための手段】このために本発明の半導
体ウェーハは、複数の半導体チップとチップ分離用に設
けられた境界領域とを有し、前記境界領域の一部に各チ
ップのボンディングパッドに対応して樹脂膜パターンが
形成されている。あるいは、本発明の半導体ウェーハ
は、複数の半導体チップとチップ分離用に設けられた境
界領域とを有し、前記境界領域の周辺に沿って所定の幅
の樹脂膜パターンが形成されている。
体ウェーハは、複数の半導体チップとチップ分離用に設
けられた境界領域とを有し、前記境界領域の一部に各チ
ップのボンディングパッドに対応して樹脂膜パターンが
形成されている。あるいは、本発明の半導体ウェーハ
は、複数の半導体チップとチップ分離用に設けられた境
界領域とを有し、前記境界領域の周辺に沿って所定の幅
の樹脂膜パターンが形成されている。
【0016】また、本発明の半導体装置の製造方法で
は、半導体ウェーハに設けたチップ分離用の境界領域の
周辺に樹脂膜をコーティングし、前記境界領域の中心部
に沿って半導体ウェーハを切断する。ここで、前記境界
領域の周辺幅は10μmを超えるようにする。
は、半導体ウェーハに設けたチップ分離用の境界領域の
周辺に樹脂膜をコーティングし、前記境界領域の中心部
に沿って半導体ウェーハを切断する。ここで、前記境界
領域の周辺幅は10μmを超えるようにする。
【0017】また、本発明の半導体装置では、半導体基
板上に半導体素子の形成された半導体装置において、チ
ップ分離用に設けられた境界領域の一部に各チップのボ
ンディングパッドに対応して樹脂膜パターンが形成され
ている。あるいは、半導体基板上に半導体素子の形成さ
れた半導体装置において、チップ分離用に設けられた境
界領域の周辺に沿って所定の幅の樹脂膜パターンが形成
されている。
板上に半導体素子の形成された半導体装置において、チ
ップ分離用に設けられた境界領域の一部に各チップのボ
ンディングパッドに対応して樹脂膜パターンが形成され
ている。あるいは、半導体基板上に半導体素子の形成さ
れた半導体装置において、チップ分離用に設けられた境
界領域の周辺に沿って所定の幅の樹脂膜パターンが形成
されている。
【0018】そして、上記の樹脂膜パターンの幅は10
μmを超えるように設定される。あるいは、上記の樹脂
膜パターンの膜厚が0.1μm以上に設定される。
μmを超えるように設定される。あるいは、上記の樹脂
膜パターンの膜厚が0.1μm以上に設定される。
【0019】本発明では、半導体チップのチップ分離用
の境界領域の周辺に樹脂膜が形成される。このために、
ダイシングによる半導体ウェーハの切断において、形成
された半導体チップの裏面のチッピングが大幅に減少す
る。更には、上記半導体ウェーハの切断で形成した半導
体チップを実装するときのボンディングワイヤの接続に
おいて上述したエッジタッチの問題は完全に無くなる。
このようにして、半導体チップの実装工程での歩留まり
が大幅に向上する。
の境界領域の周辺に樹脂膜が形成される。このために、
ダイシングによる半導体ウェーハの切断において、形成
された半導体チップの裏面のチッピングが大幅に減少す
る。更には、上記半導体ウェーハの切断で形成した半導
体チップを実装するときのボンディングワイヤの接続に
おいて上述したエッジタッチの問題は完全に無くなる。
このようにして、半導体チップの実装工程での歩留まり
が大幅に向上する。
【0020】
【発明の実施の形態】次に、本発明の第1の実施の形態
を図1と図2に基づいて説明する。図1は、半導体ウェ
ーハの一部の平面図である。ここでは、図8で説明した
のと同様に、4チップ分の端部が示されている。また、
半導体ウェーハを被覆する樹脂膜には、明確化のために
斜線が施されている。
を図1と図2に基づいて説明する。図1は、半導体ウェ
ーハの一部の平面図である。ここでは、図8で説明した
のと同様に、4チップ分の端部が示されている。また、
半導体ウェーハを被覆する樹脂膜には、明確化のために
斜線が施されている。
【0021】図1に示すように、半導体ウェーハ1上に
半導体チップとなる半導体素子領域2,2a,2b,2
cが形成されている。この各半導体素子領域の端部には
ボンディングパッド3が形成されている。そして、樹脂
膜パターンである樹脂膜5,5a,5b,5cはそれぞ
れの半導体素子領域2,2a,2b,2cを被覆し、ボ
ンディングパッド3に設けた開口4、およびチップ分離
用に設けられた境界領域であるボンディングストリート
6の中心領域、を除いて形成されている。ここで、各樹
脂膜が半導体素子領域からボンディングストリート6領
域へとまたがる量、すなわち、図1に示したはみ出し量
dの制御が重要となる。これについては後述する。な
お、この樹脂膜5,5a,5b,5cは感光性のある樹
脂たとえばポリイミド樹脂等で構成される。
半導体チップとなる半導体素子領域2,2a,2b,2
cが形成されている。この各半導体素子領域の端部には
ボンディングパッド3が形成されている。そして、樹脂
膜パターンである樹脂膜5,5a,5b,5cはそれぞ
れの半導体素子領域2,2a,2b,2cを被覆し、ボ
ンディングパッド3に設けた開口4、およびチップ分離
用に設けられた境界領域であるボンディングストリート
6の中心領域、を除いて形成されている。ここで、各樹
脂膜が半導体素子領域からボンディングストリート6領
域へとまたがる量、すなわち、図1に示したはみ出し量
dの制御が重要となる。これについては後述する。な
お、この樹脂膜5,5a,5b,5cは感光性のある樹
脂たとえばポリイミド樹脂等で構成される。
【0022】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図1に破線で
示す分離ライン7に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、半導
体ウェーハ1の露出した半導体基板上に当てられる。こ
こで、ダイヤモンドブレードは、従来の技術のように樹
脂膜に接触することはない。従来の技術では、ポリイミ
ド等の樹脂膜がダイヤモンドブレードに付着し切断能力
を低減させていた。このために、切断時にブレードに大
きな力を加えることが必要であった。これに対して、本
発明では、上記のような付着はなく、切断時のブレード
が半導体基板に加える力は小さくてすむ。このために、
本発明では後述するようにチッピング量が低減する。
し半導体チップを形成するする場合には、図1に破線で
示す分離ライン7に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、半導
体ウェーハ1の露出した半導体基板上に当てられる。こ
こで、ダイヤモンドブレードは、従来の技術のように樹
脂膜に接触することはない。従来の技術では、ポリイミ
ド等の樹脂膜がダイヤモンドブレードに付着し切断能力
を低減させていた。このために、切断時にブレードに大
きな力を加えることが必要であった。これに対して、本
発明では、上記のような付着はなく、切断時のブレード
が半導体基板に加える力は小さくてすむ。このために、
本発明では後述するようにチッピング量が低減する。
【0023】次に、図2と表1とを参照して、上記実施
の形態での効果について説明する。ここで、図2(a)
は本発明の場合であり、図2(b)は図8で説明した従
来方法の場合である。
の形態での効果について説明する。ここで、図2(a)
は本発明の場合であり、図2(b)は図8で説明した従
来方法の場合である。
【0024】図2(a)に示すように、本発明の場合に
は、ダイシングによる切断で半導体チップ8,8aが形
成される。ここで、図2(a)に示す破線で切断された
半導体基板9,9a上には無機の絶縁膜10が形成さ
れ、その上部に樹脂膜5,5aがそれぞれ形成されてい
る。上記の切断で、半導体チップ8,8aの端部であっ
てその表面側に表面チッピング11,11aが生じ、そ
の裏面側に裏面チッピング12,12aがそれぞれ生じ
る。
は、ダイシングによる切断で半導体チップ8,8aが形
成される。ここで、図2(a)に示す破線で切断された
半導体基板9,9a上には無機の絶縁膜10が形成さ
れ、その上部に樹脂膜5,5aがそれぞれ形成されてい
る。上記の切断で、半導体チップ8,8aの端部であっ
てその表面側に表面チッピング11,11aが生じ、そ
の裏面側に裏面チッピング12,12aがそれぞれ生じ
る。
【0025】同様に、図2(b)に示すように、従来方
法の場合には、ダイシングによる切断で半導体チップ1
08,108aが形成される。ここで、図2(b)に示
す破線の領域の樹脂膜105および半導体ウェーハ10
1が切断される。そして、半導体基板109,109a
上には無機の絶縁膜110が形成され、その上部に樹脂
膜105が切断され形成されている。上記の切断で、半
導体チップ108,108aの端部であってその表面側
に表面チッピング114,114aが生じ、その裏面側
に裏面チッピング115,115aがそれぞれ生じる。
法の場合には、ダイシングによる切断で半導体チップ1
08,108aが形成される。ここで、図2(b)に示
す破線の領域の樹脂膜105および半導体ウェーハ10
1が切断される。そして、半導体基板109,109a
上には無機の絶縁膜110が形成され、その上部に樹脂
膜105が切断され形成されている。上記の切断で、半
導体チップ108,108aの端部であってその表面側
に表面チッピング114,114aが生じ、その裏面側
に裏面チッピング115,115aがそれぞれ生じる。
【0026】このチッピングの程度について表1で説明
する。表1に示すように、本発明の場合には、裏面チッ
ピング12,12aの長さが、従来方法の場合の裏面チ
ッピング115,115aの1/10以下と大幅に低減
する。ここで、チッピング長は、半導体チップの端から
半導体素子領域の内部へ延びたチッピングの長さであ
る。
する。表1に示すように、本発明の場合には、裏面チッ
ピング12,12aの長さが、従来方法の場合の裏面チ
ッピング115,115aの1/10以下と大幅に低減
する。ここで、チッピング長は、半導体チップの端から
半導体素子領域の内部へ延びたチッピングの長さであ
る。
【0027】
【表1】
【0028】更に、詳細に説明すると、表1に示すよう
に本発明の場合、半導体チップ表面ではチッピング長は
5〜10μmである。また、従来方法の場合でも半導体
チップ表面でのチッピング長は5〜10μmであり、本
発明の場合と同じである。このことは、本発明におい
て、半導体素子領域の端からダイシングストリート6領
域への樹脂膜5,5a,5b,5cのはみ出し量dは1
0μmを超える値になるようにするのがよいことを示
す。これは、上述したように表面チッピング11,11
a等の長さは10μm以下であり、はみ出し量dがこの
値を超えるようになると、表面チッピングは半導体素子
領域に達せず半導体素子に影響を全く及ぼさないからで
ある。
に本発明の場合、半導体チップ表面ではチッピング長は
5〜10μmである。また、従来方法の場合でも半導体
チップ表面でのチッピング長は5〜10μmであり、本
発明の場合と同じである。このことは、本発明におい
て、半導体素子領域の端からダイシングストリート6領
域への樹脂膜5,5a,5b,5cのはみ出し量dは1
0μmを超える値になるようにするのがよいことを示
す。これは、上述したように表面チッピング11,11
a等の長さは10μm以下であり、はみ出し量dがこの
値を超えるようになると、表面チッピングは半導体素子
領域に達せず半導体素子に影響を全く及ぼさないからで
ある。
【0029】これに対して、半導体チップ裏面では、本
発明の場合の裏面チッピングの長さは15μm以下であ
る。対して、従来方法の場合には、裏面チッピングの長
さは150μm〜200μmに達するようになる。
発明の場合の裏面チッピングの長さは15μm以下であ
る。対して、従来方法の場合には、裏面チッピングの長
さは150μm〜200μmに達するようになる。
【0030】この裏面チッピング長の大幅な低減によ
り、先述した先端の半導体集積回路(IC)の製造にお
いて、半導体チップの実装工程のダイボンディングでの
治具との接触不良が大幅に抑制されるようになる。
り、先述した先端の半導体集積回路(IC)の製造にお
いて、半導体チップの実装工程のダイボンディングでの
治具との接触不良が大幅に抑制されるようになる。
【0031】次に、本発明の第2の実施の形態を図3乃
至図6に基づいて説明する。この第2の実施の形態で
は、先述した半導体チップのエッジタッチの問題を簡便
に回避する方法が示される。図3(a),図4乃至図6
は、半導体ウェーハの一部の平面図である。ここでは、
簡明にするために2チップ分の端部が示されている。ま
た、半導体ウェーハを被覆する樹脂膜には、明確化のた
めに斜線が施されている。図3(b)は、図3(a)の
半導体ウェーハを切断した後の半導体チップを実装治具
とボンディングワイヤで接続したところの断面図であ
る。ここで、第1の実施の形態で示したものと同様のも
のは同一の符号で示される。
至図6に基づいて説明する。この第2の実施の形態で
は、先述した半導体チップのエッジタッチの問題を簡便
に回避する方法が示される。図3(a),図4乃至図6
は、半導体ウェーハの一部の平面図である。ここでは、
簡明にするために2チップ分の端部が示されている。ま
た、半導体ウェーハを被覆する樹脂膜には、明確化のた
めに斜線が施されている。図3(b)は、図3(a)の
半導体ウェーハを切断した後の半導体チップを実装治具
とボンディングワイヤで接続したところの断面図であ
る。ここで、第1の実施の形態で示したものと同様のも
のは同一の符号で示される。
【0032】図3(a)に示すように、半導体ウェーハ
1上に半導体素子領域2,2aが形成されている。この
各半導体素子領域の端部にはボンディングパッド3が形
成されている。そして、樹脂膜13,13aはそれぞれ
の半導体素子領域2,2aを被覆し、ボンディングパッ
ド3に設けた開口4を除いて形成されている。
1上に半導体素子領域2,2aが形成されている。この
各半導体素子領域の端部にはボンディングパッド3が形
成されている。そして、樹脂膜13,13aはそれぞれ
の半導体素子領域2,2aを被覆し、ボンディングパッ
ド3に設けた開口4を除いて形成されている。
【0033】そして、ダイシングストリート6の領域で
あって、上記の各ボンディングパッド3に対峙するよう
に樹脂膜パターンであるエッジタッチ防止膜14がそれ
ぞれ形成されている。ここで、上記樹脂膜13,13a
とエッジタッチ防止膜14とは感光性のポリイミド樹脂
で構成される。
あって、上記の各ボンディングパッド3に対峙するよう
に樹脂膜パターンであるエッジタッチ防止膜14がそれ
ぞれ形成されている。ここで、上記樹脂膜13,13a
とエッジタッチ防止膜14とは感光性のポリイミド樹脂
で構成される。
【0034】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図3(a)に
破線で示す分離ライン7に沿ってダイヤモンドブレード
で切断される。ここで、上記のダイヤモンドブレード
は、半導体ウェーハ1の露出した半導体基板上に当てら
れる。ここで、ダイヤモンドブレードは、従来の技術の
ように樹脂膜に接触することはない。このために第1の
実施の形態で述べたように、半導体チップのチッピング
量は低減する。
し半導体チップを形成するする場合には、図3(a)に
破線で示す分離ライン7に沿ってダイヤモンドブレード
で切断される。ここで、上記のダイヤモンドブレード
は、半導体ウェーハ1の露出した半導体基板上に当てら
れる。ここで、ダイヤモンドブレードは、従来の技術の
ように樹脂膜に接触することはない。このために第1の
実施の形態で述べたように、半導体チップのチッピング
量は低減する。
【0035】この第2の実施の形態の場合には、図3
(b)に示すように、上記半導体ウェーハの切断で形成
した半導体チップを実装するときのボンディングワイヤ
の接続においてエッジタッチの問題は完全に無くなる。
これについて、図3(b)を参照して説明する。
(b)に示すように、上記半導体ウェーハの切断で形成
した半導体チップを実装するときのボンディングワイヤ
の接続においてエッジタッチの問題は完全に無くなる。
これについて、図3(b)を参照して説明する。
【0036】半導体チップ8の概略を説明すると、図3
(b)に示すように、半導体素子(図示せず)の形成さ
れた半導体基板9上に無機の絶縁膜10が形成され、そ
の上部にボンディングパッド3が形成され、その上に開
口4の設けられた樹脂膜13が形成されている。そし
て、実装治具の外部端子に接続するステッチ15と上記
ボンディングパッド3との間にボンディングワイヤ16
が接続される。ここで、従来の技術で説明したように、
ボンディングワイヤ16は撓みやすく変形ワイヤ17と
なり、半導体チップ8の端部に接触することが生じる。
(b)に示すように、半導体素子(図示せず)の形成さ
れた半導体基板9上に無機の絶縁膜10が形成され、そ
の上部にボンディングパッド3が形成され、その上に開
口4の設けられた樹脂膜13が形成されている。そし
て、実装治具の外部端子に接続するステッチ15と上記
ボンディングパッド3との間にボンディングワイヤ16
が接続される。ここで、従来の技術で説明したように、
ボンディングワイヤ16は撓みやすく変形ワイヤ17と
なり、半導体チップ8の端部に接触することが生じる。
【0037】しかし、本発明では、図3(a)および図
3(b)に示すように、ボンディングパッド3に対峙す
るようにエッジタッチ防止膜14がダイシングストリー
ト6の一部の領域に形成される。ここで、図3(b)に
示すように、エッジタッチ防止膜14は、上述した樹脂
膜13と一体になるように形成されている。このエッジ
タッチ防止膜14は、上記の変形ワイヤ17と半導体基
板9とを絶縁するために、上述した従来の技術の場合の
ような短絡は皆無になり半導体集積回路(IC)の不良
品はなくなる。このエッジタッチ防止膜14の膜厚は
0.1μm以上であればよいことを確認している。
3(b)に示すように、ボンディングパッド3に対峙す
るようにエッジタッチ防止膜14がダイシングストリー
ト6の一部の領域に形成される。ここで、図3(b)に
示すように、エッジタッチ防止膜14は、上述した樹脂
膜13と一体になるように形成されている。このエッジ
タッチ防止膜14は、上記の変形ワイヤ17と半導体基
板9とを絶縁するために、上述した従来の技術の場合の
ような短絡は皆無になり半導体集積回路(IC)の不良
品はなくなる。このエッジタッチ防止膜14の膜厚は
0.1μm以上であればよいことを確認している。
【0038】第2の実施の形態において、図3(a)に
示すエッジタッチ防止膜14のパターン形状には種々の
バリエーションが考えられる。この樹脂膜パターン形状
について図4乃至図6を参照して説明する。以下の図の
説明では、主にエッジタッチ防止膜について説明する。
他の部分で説明しないものは、図3(a)で説明したも
のと同じであることに予め言及しておく。
示すエッジタッチ防止膜14のパターン形状には種々の
バリエーションが考えられる。この樹脂膜パターン形状
について図4乃至図6を参照して説明する。以下の図の
説明では、主にエッジタッチ防止膜について説明する。
他の部分で説明しないものは、図3(a)で説明したも
のと同じであることに予め言及しておく。
【0039】図4に示すように、半導体素子領域2,2
aが形成され、この各半導体素子領域の端部にはボンデ
ィングパッド3が形成され、樹脂膜13,13aはそれ
ぞれの半導体素子領域2,2aを被覆し、ボンディング
パッド3に設けた開口4を除いて形成されている。
aが形成され、この各半導体素子領域の端部にはボンデ
ィングパッド3が形成され、樹脂膜13,13aはそれ
ぞれの半導体素子領域2,2aを被覆し、ボンディング
パッド3に設けた開口4を除いて形成されている。
【0040】そして、ダイシングストリート6の領域で
あって、半導体素子領域2の全てのボンディングパッド
3に対峙するように一体のエッジタッチ防止膜18が形
成されている。また、半導体素子領域2aのボンディン
グパッド3には対峙するエッジタッチ防止膜19と20
が形成されている。
あって、半導体素子領域2の全てのボンディングパッド
3に対峙するように一体のエッジタッチ防止膜18が形
成されている。また、半導体素子領域2aのボンディン
グパッド3には対峙するエッジタッチ防止膜19と20
が形成されている。
【0041】図5では、ダイシングストリート6の領域
であって、半導体素子領域2,2aのボンディングパッ
ドに対峙するようにエッジタッチ防止膜21,22およ
び21a,22aが形成されている。
であって、半導体素子領域2,2aのボンディングパッ
ドに対峙するようにエッジタッチ防止膜21,22およ
び21a,22aが形成されている。
【0042】図6に示すように、ダイシングストリート
6の領域であって、半導体素子領域2,2aのボンディ
ングパッドに対峙するようにエッジタッチ防止膜23お
よび24それぞれ形成されている。
6の領域であって、半導体素子領域2,2aのボンディ
ングパッドに対峙するようにエッジタッチ防止膜23お
よび24それぞれ形成されている。
【0043】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図6に破線で
示す分離ライン7に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、エッ
ジタッチ防止膜23および24にも接触しこの領域を切
断することになる。しかし、この場合、ダイシングスト
リート6には、エッジタッチ防止膜で覆われない領域が
存在する。ダイヤモンドブレードは、ダイシング時にお
いて上記のエッジタッチ防止膜で覆われない領域の半導
体基板表面に接するために、この領域でリフレッシュさ
れブレードに樹脂膜が付着しても除去される。そして、
この場合でも、裏面チッピングの発生は従来の技術の場
合よりも少なくなる。
し半導体チップを形成するする場合には、図6に破線で
示す分離ライン7に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、エッ
ジタッチ防止膜23および24にも接触しこの領域を切
断することになる。しかし、この場合、ダイシングスト
リート6には、エッジタッチ防止膜で覆われない領域が
存在する。ダイヤモンドブレードは、ダイシング時にお
いて上記のエッジタッチ防止膜で覆われない領域の半導
体基板表面に接するために、この領域でリフレッシュさ
れブレードに樹脂膜が付着しても除去される。そして、
この場合でも、裏面チッピングの発生は従来の技術の場
合よりも少なくなる。
【0044】この第2の実施の形態で説明した方法は、
実装技術であるMCPにおいて大きな効果を発揮する。
図7を参照して上記のようなMCPに実装した場合の1
例を説明する。図7に示すように、実装用外部端子31
に接続する第1配線層32が基板に形成されている。そ
して、第1熱圧着シート33で基板に接続する第1半導
体チップ34が形成され、この第1半導体チップ34の
ボンディングパッドはボンディングワイヤである第1ワ
イヤ35を通して第1配線層32に電気接続される。
実装技術であるMCPにおいて大きな効果を発揮する。
図7を参照して上記のようなMCPに実装した場合の1
例を説明する。図7に示すように、実装用外部端子31
に接続する第1配線層32が基板に形成されている。そ
して、第1熱圧着シート33で基板に接続する第1半導
体チップ34が形成され、この第1半導体チップ34の
ボンディングパッドはボンディングワイヤである第1ワ
イヤ35を通して第1配線層32に電気接続される。
【0045】更に、第1半導体チップ34上に第2熱圧
着シート36を通して第2半導体チップ37が接着され
る。そして、第2半導体チップ37のボンディングパッ
ドはボンディングワイヤである第2ワイヤ38を通して
第2配線層39に電気接続される。ここで、例えば、第
1半導体チップ34にはSRAMが形成され、第2半導
体チップ37にはフラッシュメモリが形成される。この
ようにして、新しいに機能を有する半導体集積回路(I
C)が出来上がる。
着シート36を通して第2半導体チップ37が接着され
る。そして、第2半導体チップ37のボンディングパッ
ドはボンディングワイヤである第2ワイヤ38を通して
第2配線層39に電気接続される。ここで、例えば、第
1半導体チップ34にはSRAMが形成され、第2半導
体チップ37にはフラッシュメモリが形成される。この
ようにして、新しいに機能を有する半導体集積回路(I
C)が出来上がる。
【0046】このようなMCPにおいては、ボンディン
グワイヤが長くなる。図7に示す場合には、第2半導体
チップ37の接続に用いられる第2ワイヤ38は通常の
場合より非常に長くなる。このために、上述したように
ワイヤの撓みが生じ易くなり、変形ワイヤによる第2半
導体チップ37との間でエッジタッチが起こり易くな
る。あるいは、第1半導体チップ34との間でもエッジ
タッチは生じる。
グワイヤが長くなる。図7に示す場合には、第2半導体
チップ37の接続に用いられる第2ワイヤ38は通常の
場合より非常に長くなる。このために、上述したように
ワイヤの撓みが生じ易くなり、変形ワイヤによる第2半
導体チップ37との間でエッジタッチが起こり易くな
る。あるいは、第1半導体チップ34との間でもエッジ
タッチは生じる。
【0047】ここで、半導体チップ特に第2半導体チッ
プ37に本発明の方法が適用されると、上述したエッジ
タッチ防止膜により第2ワイヤ38と第2半導体チップ
37との短絡は皆無になる。
プ37に本発明の方法が適用されると、上述したエッジ
タッチ防止膜により第2ワイヤ38と第2半導体チップ
37との短絡は皆無になる。
【0048】
【発明の効果】本発明では、半導体チップのチップ分離
用の境界領域の周辺に樹脂膜を形成する。そして、上記
境界領域の中心部に沿ってダイシングによる半導体ウェ
ーハの切断を行う。このために、上記ダイシングで形成
される半導体チップの裏面のチッピングが大幅に低減す
る。
用の境界領域の周辺に樹脂膜を形成する。そして、上記
境界領域の中心部に沿ってダイシングによる半導体ウェ
ーハの切断を行う。このために、上記ダイシングで形成
される半導体チップの裏面のチッピングが大幅に低減す
る。
【0049】また、半導体基板上に半導体素子の形成さ
れた半導体装置において、チップ分離用に設けられた境
界領域の一部に各チップのボンディングパッドに対応し
て樹脂膜パターンが形成される。あるいは、上記境界領
域の周辺に沿って所定の幅の樹脂膜パターンが形成され
る。このために、上記半導体ウェーハの切断で形成した
半導体チップを実装するときのボンディングワイヤの接
続において半導体基板と上記ワイヤが接触するというエ
ッジタッチの問題が完全に無くなる。
れた半導体装置において、チップ分離用に設けられた境
界領域の一部に各チップのボンディングパッドに対応し
て樹脂膜パターンが形成される。あるいは、上記境界領
域の周辺に沿って所定の幅の樹脂膜パターンが形成され
る。このために、上記半導体ウェーハの切断で形成した
半導体チップを実装するときのボンディングワイヤの接
続において半導体基板と上記ワイヤが接触するというエ
ッジタッチの問題が完全に無くなる。
【0050】このようにして、半導体チップの実装工程
での歩留まりが大幅に向上する。そして、本発明は半導
体装置の高密度実装による超高集積化および高密度化を
促進するようになる。
での歩留まりが大幅に向上する。そして、本発明は半導
体装置の高密度実装による超高集積化および高密度化を
促進するようになる。
【図1】本発明の第1の実施の形態を説明するための半
導体ウェーハの平面図である。
導体ウェーハの平面図である。
【図2】本発明の効果を説明するための半導体ウェーハ
切断後の断面図である。
切断後の断面図である。
【図3】本発明の第2の実施の形態を説明するための半
導体ウェーハの平面図と半導体チップの実装を説明する
ための断面図である。
導体ウェーハの平面図と半導体チップの実装を説明する
ための断面図である。
【図4】本発明の第2の実施の形態を説明するための別
の半導体ウェーハの平面図である。
の半導体ウェーハの平面図である。
【図5】本発明の第2の実施の形態を説明するための別
の半導体ウェーハの平面図である。
の半導体ウェーハの平面図である。
【図6】本発明の第2の実施の形態を説明するための別
の半導体ウェーハの平面図である。
の半導体ウェーハの平面図である。
【図7】半導体チップを実装したMCPの略断面図であ
る。
る。
【図8】従来の技術を説明するための半導体ウェーハの
平面図である。
平面図である。
【図9】従来の技術を説明するための半導体ウェーハの
平面図と半導体チップの実装を説明するための断面図で
ある。
平面図と半導体チップの実装を説明するための断面図で
ある。
1,101 半導体ウェーハ 2,2a,2b,2c,102,102a,102b,
102c 半導体素子領域 3,103 ボンディングパッド 4,104 開口 5,5a,5b,5c,13,13a,105,105
a 樹脂膜 6,106 ダイシングストリート 7,107 分離ライン 8,8a,108,108a 半導体チップ 9,9a,109,109a 半導体基板 10,110 絶縁膜 11,11a,114,114a 表面チッピング 12,12a,115,115a 裏面チッピング 14,18,19,20,21,21a,22,22
a,23,24 エッジタッチ防止膜 15,111 ステッチ 16,112 ボンディングワイヤ 17,113 変形ワイヤ 31 実装用外部端子 32 第1配線層 33 第1熱圧着シート 34 第1半導体チップ 35 第1ワイヤ 36 第2熱圧着シート 37 第2半導体チップ 38 第2ワイヤ 39 第2配線層
102c 半導体素子領域 3,103 ボンディングパッド 4,104 開口 5,5a,5b,5c,13,13a,105,105
a 樹脂膜 6,106 ダイシングストリート 7,107 分離ライン 8,8a,108,108a 半導体チップ 9,9a,109,109a 半導体基板 10,110 絶縁膜 11,11a,114,114a 表面チッピング 12,12a,115,115a 裏面チッピング 14,18,19,20,21,21a,22,22
a,23,24 エッジタッチ防止膜 15,111 ステッチ 16,112 ボンディングワイヤ 17,113 変形ワイヤ 31 実装用外部端子 32 第1配線層 33 第1熱圧着シート 34 第1半導体チップ 35 第1ワイヤ 36 第2熱圧着シート 37 第2半導体チップ 38 第2ワイヤ 39 第2配線層
Claims (9)
- 【請求項1】 複数の半導体チップとチップ分離用に設
けられた境界領域とを有し、前記境界領域の一部に各チ
ップのボンディングパッドに対応して樹脂膜パターンが
形成されていることを特徴とする半導体ウェーハ。 - 【請求項2】 複数の半導体チップとチップ分離用に設
けられた境界領域とを有し、前記境界領域の周辺に沿っ
て所定の幅の樹脂膜パターンが形成されていることを特
徴とする半導体ウェーハ。 - 【請求項3】 前記樹脂膜パターンの幅が10μmを超
えるように設定されていることを特徴とする請求項2記
載の半導体ウェーハ。 - 【請求項4】 半導体ウェーハに設けたチップ分離用の
境界領域の周辺に樹脂膜をコーティングし、前記境界領
域の中心部に沿って半導体ウェーハを切断することを特
徴とする半導体装置の製造方法。 - 【請求項5】 前記境界領域の周辺幅が10μmを超え
るようにすることを特徴とする請求項4記載の半導体装
置の製造方法。 - 【請求項6】 半導体基板上に半導体素子の形成された
半導体装置において、チップ分離用に設けられた境界領
域の一部に各チップのボンディングパッドに対応して樹
脂膜パターンが形成されていることを特徴とする半導体
装置。 - 【請求項7】 半導体基板上に半導体素子の形成された
半導体装置において、チップ分離用に設けられた境界領
域の周辺に沿って所定の幅の樹脂膜パターンが形成され
ていることを特徴とする半導体装置。 - 【請求項8】 前記樹脂膜パターンの幅が10μmを超
えるように設定されていることを特徴とする請求項7記
載の半導体装置。 - 【請求項9】 前記樹脂膜パターンの膜厚が0.1μm
以上に設定されていることを特徴とする請求項6、請求
項7または請求項8記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000230290A JP2002043356A (ja) | 2000-07-31 | 2000-07-31 | 半導体ウェーハ、半導体装置及びその製造方法 |
US09/916,837 US6563196B2 (en) | 2000-07-31 | 2001-07-26 | Semiconductor wafer, semiconductor device and manufacturing method therefor |
CNB011238097A CN1168133C (zh) | 2000-07-31 | 2001-07-30 | 半导体晶片、半导体器件及其制造方法 |
KR10-2001-0045847A KR100512395B1 (ko) | 2000-07-31 | 2001-07-30 | 반도체 웨이퍼, 반도체 장치 및 그 제조 방법 |
TW090118710A TW519727B (en) | 2000-07-31 | 2001-07-31 | Semiconductor wafer, semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000230290A JP2002043356A (ja) | 2000-07-31 | 2000-07-31 | 半導体ウェーハ、半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002043356A true JP2002043356A (ja) | 2002-02-08 |
Family
ID=18723270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000230290A Pending JP2002043356A (ja) | 2000-07-31 | 2000-07-31 | 半導体ウェーハ、半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6563196B2 (ja) |
JP (1) | JP2002043356A (ja) |
KR (1) | KR100512395B1 (ja) |
CN (1) | CN1168133C (ja) |
TW (1) | TW519727B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003338519A (ja) * | 2002-05-21 | 2003-11-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP4796271B2 (ja) * | 2003-07-10 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7183137B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Company | Method for dicing semiconductor wafers |
JP4488733B2 (ja) * | 2003-12-24 | 2010-06-23 | 三洋電機株式会社 | 回路基板の製造方法および混成集積回路装置の製造方法。 |
US20060028430A1 (en) * | 2004-06-21 | 2006-02-09 | Franz Harary | Video device integratable with jacket, pants, belt, badge and other clothing and accessories and methods of use thereof |
JP4471852B2 (ja) * | 2005-01-21 | 2010-06-02 | パナソニック株式会社 | 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置 |
JP4757056B2 (ja) * | 2006-02-21 | 2011-08-24 | 富士通株式会社 | 樹脂層の形成方法並びに半導体装置及びその製造方法 |
JP4822880B2 (ja) * | 2006-03-02 | 2011-11-24 | 株式会社リコー | 半導体ウエハ、半導体装置及び半導体装置の製造方法 |
US7382038B2 (en) * | 2006-03-22 | 2008-06-03 | United Microelectronics Corp. | Semiconductor wafer and method for making the same |
KR20120019095A (ko) * | 2010-08-25 | 2012-03-06 | 삼성전자주식회사 | 반도체 패키지, 이를 갖는 멀티-칩 패키지, 및 이들의 제조 방법 |
JP2013168624A (ja) * | 2012-01-20 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置 |
US9958918B2 (en) * | 2016-05-23 | 2018-05-01 | Qualcomm Incorporated | Systems and methods to separate power domains in a processing device |
JP2019054172A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 半導体装置 |
US20190131247A1 (en) * | 2017-10-31 | 2019-05-02 | Microchip Technology Incorporated | Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112348A (ja) * | 1985-11-12 | 1987-05-23 | Toshiba Corp | 半導体装置の製造方法 |
JPS63311731A (ja) * | 1987-06-12 | 1988-12-20 | Nec Corp | 半導体装置 |
-
2000
- 2000-07-31 JP JP2000230290A patent/JP2002043356A/ja active Pending
-
2001
- 2001-07-26 US US09/916,837 patent/US6563196B2/en not_active Expired - Fee Related
- 2001-07-30 CN CNB011238097A patent/CN1168133C/zh not_active Expired - Fee Related
- 2001-07-30 KR KR10-2001-0045847A patent/KR100512395B1/ko not_active IP Right Cessation
- 2001-07-31 TW TW090118710A patent/TW519727B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW519727B (en) | 2003-02-01 |
US20020038912A1 (en) | 2002-04-04 |
KR100512395B1 (ko) | 2005-09-07 |
CN1168133C (zh) | 2004-09-22 |
KR20020011098A (ko) | 2002-02-07 |
CN1336687A (zh) | 2002-02-20 |
US6563196B2 (en) | 2003-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2978861B2 (ja) | モールドbga型半導体装置及びその製造方法 | |
US5899729A (en) | Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions | |
JP2001144121A (ja) | 半導体装置およびその製造方法 | |
JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
US7115484B2 (en) | Method of dicing a wafer | |
JP3833858B2 (ja) | 半導体装置およびその製造方法 | |
JP2001060591A (ja) | 半導体装置の製造方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP4422380B2 (ja) | 半導体装置の製造方法 | |
JP2001308036A (ja) | 半導体装置の製造方法 | |
JPS62112348A (ja) | 半導体装置の製造方法 | |
JPH08255810A (ja) | 半導体装置及びその製造方法 | |
KR20050024017A (ko) | 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한bga 패키지 및 그 제조 방법 | |
JP2004253422A (ja) | 半導体装置 | |
JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
JP2000021906A (ja) | 半導体チップの製造方法 | |
JP2004221555A (ja) | フィルム付き半導体素子、半導体装置およびそれらの製造方法 | |
JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
JP2002016210A (ja) | 半導体装置 | |
JP2001085463A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
KR100591128B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030826 |