JP2002043356A - 半導体ウェーハ、半導体装置及びその製造方法 - Google Patents

半導体ウェーハ、半導体装置及びその製造方法

Info

Publication number
JP2002043356A
JP2002043356A JP2000230290A JP2000230290A JP2002043356A JP 2002043356 A JP2002043356 A JP 2002043356A JP 2000230290 A JP2000230290 A JP 2000230290A JP 2000230290 A JP2000230290 A JP 2000230290A JP 2002043356 A JP2002043356 A JP 2002043356A
Authority
JP
Japan
Prior art keywords
semiconductor
resin film
chip
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000230290A
Other languages
English (en)
Inventor
Yuichi Miyagawa
優一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000230290A priority Critical patent/JP2002043356A/ja
Priority to US09/916,837 priority patent/US6563196B2/en
Priority to CNB011238097A priority patent/CN1168133C/zh
Priority to KR10-2001-0045847A priority patent/KR100512395B1/ko
Priority to TW090118710A priority patent/TW519727B/zh
Publication of JP2002043356A publication Critical patent/JP2002043356A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体ウェーハの切断において半導体チップ裏
面のチッピングを簡便に抑制し、ボンディングワイヤの
エッジタッチを簡便に防止できるようにする。 【解決手段】半導体チップ（８）のチップ分離用の境界
領域（６に相当）の周辺に樹脂膜（１４）を形成する。
そして、上記境界領域の中心部（７に相当）に沿ってダ
イシングによる半導体ウェーハ（１）の切断を行う。ま
た、半導体基板上に半導体素子の形成された半導体装置
において、チップ分離用に設けられた境界領域の一部に
各チップのボンディングパッド（３）に対応して樹脂膜
（１４）が形成される。あるいは、上記境界領域の周辺
に沿って所定の幅の樹脂膜（１４）が形成される。そし
て、半導体チップを実装するときのボンディングワイヤ
（１６）の接続において半導体基板（９）と上記ワイヤ
が接触しないようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体ウェーハ、半
導体装置及びその製造方法に関し、特に半導体ウェーハ
のダイシング部の構造とチップ分離するためのダイシン
グ方法および半導体装置の端部構造に関する。
【０００２】
【従来の技術】絶縁ゲート電界効果トランジスタ（以
下、ＭＯＳトランジスタという）等の半導体素子の構造
の微細化は依然として精力的に推し進められている。微
細化については、現在では０．１μｍ〜０．２μｍ寸法
で形成される半導体素子が種々に検討され、この寸法を
設計基準にした１６ギガビット級のＤＲＡＭ、超高速ロ
ジックあるいはこれらの混載したＵＬＳＩの半導体装置
が研究開発されている。
【０００３】このような半導体装置の高集積化、高速
化、高機能化さらには多機能化には、上記半導体装置を
製造するための微細加工技術と共に、半導体装置を搭載
した半導体チップの高密度実装技術が重要な役割を有す
る。特に、近年では、携帯用機器に対応するために、１
パッケージに２チップ以上搭載するマルチチップパッケ
ージ（ＭＣＰ）技術、チップサイズパッケージ（ＣＳ
Ｐ）技術等を用いて半導体チップを実装し、半導体集積
回路（ＩＣ）を小型化することが重要になってきてい
る。
【０００４】上記のような高密度実装技術を進展させる
ためには、半導体装置を搭載した半導体ウェーハ上に樹
脂膜でもって保護絶縁膜を形成することが必要となる。
そこで、現在では、上記半導体ウェーハ上にポリイミド
樹脂膜のような感光性樹脂膜が形成されるようになって
きた。
【０００５】また、このような樹脂膜は、半導体ウェー
ハをダイシングし半導体チップを分離する工程におい
て、半導体チップ表面の欠損（チッピング）を防止する
役割を有するものとされている。
【０００６】このために、上述した半導体チップを保護
するための樹脂膜は、半導体ウェーハのダイシング部
（ダイシングストリート）の全面を被覆するように形成
され、このダイシングストリートに沿ってダイヤモンド
ブレードで半導体ウェーハが切断される。例えば、特開
昭６２−０６３４４６号公報、特開昭６２−１１２３４
８号公報にこの技術が記載されている。
【０００７】以下、図面を参照して従来の技術を説明す
る。図８は、半導体ウェーハの一部平面図である。ここ
では、４チップ分の端部が示されている。また、半導体
ウェーハを被覆する樹脂膜には、明確化のために斜線が
施されている。
【０００８】図８に示すように、半導体ウェーハ１０１
上に半導体チップとなる半導体素子領域１０２，１０２
ａ，１０２ｂ，１０２ｃが形成されている。ここで、各
半導体素子領域の端部にはボンディングパッド１０３が
形成されている。そして、ボンディングパッド１０３に
設けた開口１０４を除いて全面に樹脂膜１０５が形成さ
れる。ここで、半導体素子領域１０２，１０２ａ，１０
２ｂ，１０２ｃ間にはチップ分離用の境界領域であるダ
イシングストリート１０６が所定の幅に亘って形成さ
れ、このダイシングストリート１０６全面を被覆して上
記樹脂膜は形成されている。
【０００９】そして、上記半導体ウェーハをダイシング
し半導体チップを形成する場合には、半導体ウェーハ
は、図８に破線で示す分離ライン１０７に沿ってダイヤ
モンドブレードで切断される。ここで、上記のダイヤモ
ンドブレードは、ダイシングストリート１０６を被覆す
る樹脂膜上に当てられ、そして、半導体ウェーハはこの
樹脂膜を通して切断されることになる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の技術は、以下のような問題を有しているこ
とが判った。確かに、ダイシングストリート１０６上に
樹脂膜１０５が形成されていると、半導体ウェーハの切
断工程でチッピングが減少するようになる。しかし、本
発明者が半導体ウェーハ切断後の半導体チップを詳細に
調べたところ、半導体チップの裏面側に大きなチッピン
グの生じやすくなることが判明した。
【００１１】通常、半導体装置を製造するための前半工
程（拡散工程）を終えた半導体ウェーハは、その裏面が
研削され３００μｍ弱の肉厚になるようにされる。この
ようにしてから、半導体ウェーハはダイシングされる。
そして、半導体集積回路（ＩＣ）が高機能化あるいは多
機能化してくると、この研削後の半導体ウェーハの肉厚
は更に減少する。このために、上述したような切断後の
半導体チップの裏面に生じるチッピングは、上記先端の
半導体集積回路（ＩＣ）の製造において、半導体チップ
の実装工程（後半工程の一部）、例えばダイボンディン
グ工程での治具との接触不良等の問題を引き起こし易く
なる。このような問題は、上述したＭＣＰ実装において
は更に顕著になってくる。
【００１２】そこで、上述した従来の技術の課題を解決
すべく、図９（ａ）に示すように、樹脂膜１０５ａは半
導体素子領域１０２，１０２ａ，１０２ｂ，１０２ｃ上
に形成され、ダイシングストリート１０６上のものは除
去される方法が提案されている。そして、分離ライン１
０７で半導体ウェーハは切断され、半導体チップが形成
される。
【００１３】しかし、この場合には、図９（ｂ）に示す
ように、上記半導体ウェーハの切断で形成した半導体チ
ップを実装するときのボンディングワイヤの接続におい
て大きな問題が生じる。半導体チップ１０８の概略を説
明すると、図９（ｂ）に示すように、半導体素子の形成
された半導体基板１０９上に無機の絶縁膜１１０が形成
され、その上部にボンディングパッド１０３が形成さ
れ、その上に開口１０４の設けられた樹脂膜１０５ａが
形成されている。そして、テープ基板もしくは基板に設
けられたステッチ１１１と上記ボンディングパッド１０
３との間にボンディングワイヤ１１２が接続される。し
かし、このボンディングワイヤ１１２は撓みやすく変形
ワイヤ１１３となり、半導体チップ１０８の端部に接触
することが起こる。ここで、図９（ａ）で説明した方法
であると、ダイシングストリート１０６で半導体基板１
０９表面が露出しているため、上記ボンディングワイヤ
１１２は半導体基板１０９に短絡し、半導体装置の動作
が起こらなくなる。すなわち、ボンディングワイヤのエ
ッジタッチが生じやすくなり、半導体集積回路（ＩＣ）
の不良品が多発しやすい。
【００１４】本発明の目的は、半導体ウェーハのダンシ
ングによる切断において半導体チップ裏面のチッピング
を簡便に抑制できるようにすることにある。そして、本
発明の他の目的は、上記エッジタッチを簡便に防止でき
るようにすることにある。
【００１５】
【課題を解決するための手段】このために本発明の半導
体ウェーハは、複数の半導体チップとチップ分離用に設
けられた境界領域とを有し、前記境界領域の一部に各チ
ップのボンディングパッドに対応して樹脂膜パターンが
形成されている。あるいは、本発明の半導体ウェーハ
は、複数の半導体チップとチップ分離用に設けられた境
界領域とを有し、前記境界領域の周辺に沿って所定の幅
の樹脂膜パターンが形成されている。
【００１６】また、本発明の半導体装置の製造方法で
は、半導体ウェーハに設けたチップ分離用の境界領域の
周辺に樹脂膜をコーティングし、前記境界領域の中心部
に沿って半導体ウェーハを切断する。ここで、前記境界
領域の周辺幅は１０μｍを超えるようにする。
【００１７】また、本発明の半導体装置では、半導体基
板上に半導体素子の形成された半導体装置において、チ
ップ分離用に設けられた境界領域の一部に各チップのボ
ンディングパッドに対応して樹脂膜パターンが形成され
ている。あるいは、半導体基板上に半導体素子の形成さ
れた半導体装置において、チップ分離用に設けられた境
界領域の周辺に沿って所定の幅の樹脂膜パターンが形成
されている。
【００１８】そして、上記の樹脂膜パターンの幅は１０
μｍを超えるように設定される。あるいは、上記の樹脂
膜パターンの膜厚が０．１μｍ以上に設定される。
【００１９】本発明では、半導体チップのチップ分離用
の境界領域の周辺に樹脂膜が形成される。このために、
ダイシングによる半導体ウェーハの切断において、形成
された半導体チップの裏面のチッピングが大幅に減少す
る。更には、上記半導体ウェーハの切断で形成した半導
体チップを実装するときのボンディングワイヤの接続に
おいて上述したエッジタッチの問題は完全に無くなる。
このようにして、半導体チップの実装工程での歩留まり
が大幅に向上する。
【００２０】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１と図２に基づいて説明する。図１は、半導体ウェ
ーハの一部の平面図である。ここでは、図８で説明した
のと同様に、４チップ分の端部が示されている。また、
半導体ウェーハを被覆する樹脂膜には、明確化のために
斜線が施されている。
【００２１】図１に示すように、半導体ウェーハ１上に
半導体チップとなる半導体素子領域２，２ａ，２ｂ，２
ｃが形成されている。この各半導体素子領域の端部には
ボンディングパッド３が形成されている。そして、樹脂
膜パターンである樹脂膜５，５ａ，５ｂ，５ｃはそれぞ
れの半導体素子領域２，２ａ，２ｂ，２ｃを被覆し、ボ
ンディングパッド３に設けた開口４、およびチップ分離
用に設けられた境界領域であるボンディングストリート
６の中心領域、を除いて形成されている。ここで、各樹
脂膜が半導体素子領域からボンディングストリート６領
域へとまたがる量、すなわち、図１に示したはみ出し量
ｄの制御が重要となる。これについては後述する。な
お、この樹脂膜５，５ａ，５ｂ，５ｃは感光性のある樹
脂たとえばポリイミド樹脂等で構成される。
【００２２】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図１に破線で
示す分離ライン７に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、半導
体ウェーハ１の露出した半導体基板上に当てられる。こ
こで、ダイヤモンドブレードは、従来の技術のように樹
脂膜に接触することはない。従来の技術では、ポリイミ
ド等の樹脂膜がダイヤモンドブレードに付着し切断能力
を低減させていた。このために、切断時にブレードに大
きな力を加えることが必要であった。これに対して、本
発明では、上記のような付着はなく、切断時のブレード
が半導体基板に加える力は小さくてすむ。このために、
本発明では後述するようにチッピング量が低減する。
【００２３】次に、図２と表１とを参照して、上記実施
の形態での効果について説明する。ここで、図２（ａ）
は本発明の場合であり、図２（ｂ）は図８で説明した従
来方法の場合である。
【００２４】図２（ａ）に示すように、本発明の場合に
は、ダイシングによる切断で半導体チップ８，８ａが形
成される。ここで、図２（ａ）に示す破線で切断された
半導体基板９，９ａ上には無機の絶縁膜１０が形成さ
れ、その上部に樹脂膜５，５ａがそれぞれ形成されてい
る。上記の切断で、半導体チップ８，８ａの端部であっ
てその表面側に表面チッピング１１，１１ａが生じ、そ
の裏面側に裏面チッピング１２，１２ａがそれぞれ生じ
る。
【００２５】同様に、図２（ｂ）に示すように、従来方
法の場合には、ダイシングによる切断で半導体チップ１
０８，１０８ａが形成される。ここで、図２（ｂ）に示
す破線の領域の樹脂膜１０５および半導体ウェーハ１０
１が切断される。そして、半導体基板１０９，１０９ａ
上には無機の絶縁膜１１０が形成され、その上部に樹脂
膜１０５が切断され形成されている。上記の切断で、半
導体チップ１０８，１０８ａの端部であってその表面側
に表面チッピング１１４，１１４ａが生じ、その裏面側
に裏面チッピング１１５，１１５ａがそれぞれ生じる。
【００２６】このチッピングの程度について表１で説明
する。表１に示すように、本発明の場合には、裏面チッ
ピング１２，１２ａの長さが、従来方法の場合の裏面チ
ッピング１１５，１１５ａの１／１０以下と大幅に低減
する。ここで、チッピング長は、半導体チップの端から
半導体素子領域の内部へ延びたチッピングの長さであ
る。
【００２７】
【表１】
【００２８】更に、詳細に説明すると、表１に示すよう
に本発明の場合、半導体チップ表面ではチッピング長は
５〜１０μｍである。また、従来方法の場合でも半導体
チップ表面でのチッピング長は５〜１０μｍであり、本
発明の場合と同じである。このことは、本発明におい
て、半導体素子領域の端からダイシングストリート６領
域への樹脂膜５，５ａ，５ｂ，５ｃのはみ出し量ｄは１
０μｍを超える値になるようにするのがよいことを示
す。これは、上述したように表面チッピング１１，１１
ａ等の長さは１０μｍ以下であり、はみ出し量ｄがこの
値を超えるようになると、表面チッピングは半導体素子
領域に達せず半導体素子に影響を全く及ぼさないからで
ある。
【００２９】これに対して、半導体チップ裏面では、本
発明の場合の裏面チッピングの長さは１５μｍ以下であ
る。対して、従来方法の場合には、裏面チッピングの長
さは１５０μｍ〜２００μｍに達するようになる。
【００３０】この裏面チッピング長の大幅な低減によ
り、先述した先端の半導体集積回路（ＩＣ）の製造にお
いて、半導体チップの実装工程のダイボンディングでの
治具との接触不良が大幅に抑制されるようになる。
【００３１】次に、本発明の第２の実施の形態を図３乃
至図６に基づいて説明する。この第２の実施の形態で
は、先述した半導体チップのエッジタッチの問題を簡便
に回避する方法が示される。図３（ａ），図４乃至図６
は、半導体ウェーハの一部の平面図である。ここでは、
簡明にするために２チップ分の端部が示されている。ま
た、半導体ウェーハを被覆する樹脂膜には、明確化のた
めに斜線が施されている。図３（ｂ）は、図３（ａ）の
半導体ウェーハを切断した後の半導体チップを実装治具
とボンディングワイヤで接続したところの断面図であ
る。ここで、第１の実施の形態で示したものと同様のも
のは同一の符号で示される。
【００３２】図３（ａ）に示すように、半導体ウェーハ
１上に半導体素子領域２，２ａが形成されている。この
各半導体素子領域の端部にはボンディングパッド３が形
成されている。そして、樹脂膜１３，１３ａはそれぞれ
の半導体素子領域２，２ａを被覆し、ボンディングパッ
ド３に設けた開口４を除いて形成されている。
【００３３】そして、ダイシングストリート６の領域で
あって、上記の各ボンディングパッド３に対峙するよう
に樹脂膜パターンであるエッジタッチ防止膜１４がそれ
ぞれ形成されている。ここで、上記樹脂膜１３，１３ａ
とエッジタッチ防止膜１４とは感光性のポリイミド樹脂
で構成される。
【００３４】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図３（ａ）に
破線で示す分離ライン７に沿ってダイヤモンドブレード
で切断される。ここで、上記のダイヤモンドブレード
は、半導体ウェーハ１の露出した半導体基板上に当てら
れる。ここで、ダイヤモンドブレードは、従来の技術の
ように樹脂膜に接触することはない。このために第１の
実施の形態で述べたように、半導体チップのチッピング
量は低減する。
【００３５】この第２の実施の形態の場合には、図３
（ｂ）に示すように、上記半導体ウェーハの切断で形成
した半導体チップを実装するときのボンディングワイヤ
の接続においてエッジタッチの問題は完全に無くなる。
これについて、図３（ｂ）を参照して説明する。
【００３６】半導体チップ８の概略を説明すると、図３
（ｂ）に示すように、半導体素子（図示せず）の形成さ
れた半導体基板９上に無機の絶縁膜１０が形成され、そ
の上部にボンディングパッド３が形成され、その上に開
口４の設けられた樹脂膜１３が形成されている。そし
て、実装治具の外部端子に接続するステッチ１５と上記
ボンディングパッド３との間にボンディングワイヤ１６
が接続される。ここで、従来の技術で説明したように、
ボンディングワイヤ１６は撓みやすく変形ワイヤ１７と
なり、半導体チップ８の端部に接触することが生じる。
【００３７】しかし、本発明では、図３（ａ）および図
３（ｂ）に示すように、ボンディングパッド３に対峙す
るようにエッジタッチ防止膜１４がダイシングストリー
ト６の一部の領域に形成される。ここで、図３（ｂ）に
示すように、エッジタッチ防止膜１４は、上述した樹脂
膜１３と一体になるように形成されている。このエッジ
タッチ防止膜１４は、上記の変形ワイヤ１７と半導体基
板９とを絶縁するために、上述した従来の技術の場合の
ような短絡は皆無になり半導体集積回路（ＩＣ）の不良
品はなくなる。このエッジタッチ防止膜１４の膜厚は
０．１μｍ以上であればよいことを確認している。
【００３８】第２の実施の形態において、図３（ａ）に
示すエッジタッチ防止膜１４のパターン形状には種々の
バリエーションが考えられる。この樹脂膜パターン形状
について図４乃至図６を参照して説明する。以下の図の
説明では、主にエッジタッチ防止膜について説明する。
他の部分で説明しないものは、図３（ａ）で説明したも
のと同じであることに予め言及しておく。
【００３９】図４に示すように、半導体素子領域２，２
ａが形成され、この各半導体素子領域の端部にはボンデ
ィングパッド３が形成され、樹脂膜１３，１３ａはそれ
ぞれの半導体素子領域２，２ａを被覆し、ボンディング
パッド３に設けた開口４を除いて形成されている。
【００４０】そして、ダイシングストリート６の領域で
あって、半導体素子領域２の全てのボンディングパッド
３に対峙するように一体のエッジタッチ防止膜１８が形
成されている。また、半導体素子領域２ａのボンディン
グパッド３には対峙するエッジタッチ防止膜１９と２０
が形成されている。
【００４１】図５では、ダイシングストリート６の領域
であって、半導体素子領域２，２ａのボンディングパッ
ドに対峙するようにエッジタッチ防止膜２１，２２およ
び２１ａ，２２ａが形成されている。
【００４２】図６に示すように、ダイシングストリート
６の領域であって、半導体素子領域２，２ａのボンディ
ングパッドに対峙するようにエッジタッチ防止膜２３お
よび２４それぞれ形成されている。
【００４３】そして、上記半導体ウェーハをダイシング
し半導体チップを形成するする場合には、図６に破線で
示す分離ライン７に沿ってダイヤモンドブレードで切断
される。ここで、上記のダイヤモンドブレードは、エッ
ジタッチ防止膜２３および２４にも接触しこの領域を切
断することになる。しかし、この場合、ダイシングスト
リート６には、エッジタッチ防止膜で覆われない領域が
存在する。ダイヤモンドブレードは、ダイシング時にお
いて上記のエッジタッチ防止膜で覆われない領域の半導
体基板表面に接するために、この領域でリフレッシュさ
れブレードに樹脂膜が付着しても除去される。そして、
この場合でも、裏面チッピングの発生は従来の技術の場
合よりも少なくなる。
【００４４】この第２の実施の形態で説明した方法は、
実装技術であるＭＣＰにおいて大きな効果を発揮する。
図７を参照して上記のようなＭＣＰに実装した場合の１
例を説明する。図７に示すように、実装用外部端子３１
に接続する第１配線層３２が基板に形成されている。そ
して、第１熱圧着シート３３で基板に接続する第１半導
体チップ３４が形成され、この第１半導体チップ３４の
ボンディングパッドはボンディングワイヤである第１ワ
イヤ３５を通して第１配線層３２に電気接続される。
【００４５】更に、第１半導体チップ３４上に第２熱圧
着シート３６を通して第２半導体チップ３７が接着され
る。そして、第２半導体チップ３７のボンディングパッ
ドはボンディングワイヤである第２ワイヤ３８を通して
第２配線層３９に電気接続される。ここで、例えば、第
１半導体チップ３４にはＳＲＡＭが形成され、第２半導
体チップ３７にはフラッシュメモリが形成される。この
ようにして、新しいに機能を有する半導体集積回路（Ｉ
Ｃ）が出来上がる。
【００４６】このようなＭＣＰにおいては、ボンディン
グワイヤが長くなる。図７に示す場合には、第２半導体
チップ３７の接続に用いられる第２ワイヤ３８は通常の
場合より非常に長くなる。このために、上述したように
ワイヤの撓みが生じ易くなり、変形ワイヤによる第２半
導体チップ３７との間でエッジタッチが起こり易くな
る。あるいは、第１半導体チップ３４との間でもエッジ
タッチは生じる。
【００４７】ここで、半導体チップ特に第２半導体チッ
プ３７に本発明の方法が適用されると、上述したエッジ
タッチ防止膜により第２ワイヤ３８と第２半導体チップ
３７との短絡は皆無になる。
【００４８】
【発明の効果】本発明では、半導体チップのチップ分離
用の境界領域の周辺に樹脂膜を形成する。そして、上記
境界領域の中心部に沿ってダイシングによる半導体ウェ
ーハの切断を行う。このために、上記ダイシングで形成
される半導体チップの裏面のチッピングが大幅に低減す
る。
【００４９】また、半導体基板上に半導体素子の形成さ
れた半導体装置において、チップ分離用に設けられた境
界領域の一部に各チップのボンディングパッドに対応し
て樹脂膜パターンが形成される。あるいは、上記境界領
域の周辺に沿って所定の幅の樹脂膜パターンが形成され
る。このために、上記半導体ウェーハの切断で形成した
半導体チップを実装するときのボンディングワイヤの接
続において半導体基板と上記ワイヤが接触するというエ
ッジタッチの問題が完全に無くなる。
【００５０】このようにして、半導体チップの実装工程
での歩留まりが大幅に向上する。そして、本発明は半導
体装置の高密度実装による超高集積化および高密度化を
促進するようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半
導体ウェーハの平面図である。
【図２】本発明の効果を説明するための半導体ウェーハ
切断後の断面図である。
【図３】本発明の第２の実施の形態を説明するための半
導体ウェーハの平面図と半導体チップの実装を説明する
ための断面図である。
【図４】本発明の第２の実施の形態を説明するための別
の半導体ウェーハの平面図である。
【図５】本発明の第２の実施の形態を説明するための別
の半導体ウェーハの平面図である。
【図６】本発明の第２の実施の形態を説明するための別
の半導体ウェーハの平面図である。
【図７】半導体チップを実装したＭＣＰの略断面図であ
る。
【図８】従来の技術を説明するための半導体ウェーハの
平面図である。
【図９】従来の技術を説明するための半導体ウェーハの
平面図と半導体チップの実装を説明するための断面図で
ある。
【符号の説明】
１，１０１ 半導体ウェーハ ２，２ａ，２ｂ，２ｃ，１０２，１０２ａ，１０２ｂ，
１０２ｃ 半導体素子領域 ３，１０３ ボンディングパッド ４，１０４ 開口 ５，５ａ，５ｂ，５ｃ，１３，１３ａ，１０５，１０５
ａ 樹脂膜 ６，１０６ ダイシングストリート ７，１０７ 分離ライン ８，８ａ，１０８，１０８ａ 半導体チップ ９，９ａ，１０９，１０９ａ 半導体基板 １０，１１０ 絶縁膜 １１，１１ａ，１１４，１１４ａ 表面チッピング １２，１２ａ，１１５，１１５ａ 裏面チッピング １４，１８，１９，２０，２１，２１ａ，２２，２２
ａ，２３，２４ エッジタッチ防止膜 １５，１１１ ステッチ １６，１１２ ボンディングワイヤ １７，１１３ 変形ワイヤ ３１ 実装用外部端子 ３２ 第１配線層 ３３ 第１熱圧着シート ３４ 第１半導体チップ ３５ 第１ワイヤ ３６ 第２熱圧着シート ３７ 第２半導体チップ ３８ 第２ワイヤ ３９ 第２配線層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップとチップ分離用に設
    けられた境界領域とを有し、前記境界領域の一部に各チ
    ップのボンディングパッドに対応して樹脂膜パターンが
    形成されていることを特徴とする半導体ウェーハ。
  2. 【請求項２】 複数の半導体チップとチップ分離用に設
    けられた境界領域とを有し、前記境界領域の周辺に沿っ
    て所定の幅の樹脂膜パターンが形成されていることを特
    徴とする半導体ウェーハ。
  3. 【請求項３】 前記樹脂膜パターンの幅が１０μｍを超
    えるように設定されていることを特徴とする請求項２記
    載の半導体ウェーハ。
  4. 【請求項４】 半導体ウェーハに設けたチップ分離用の
    境界領域の周辺に樹脂膜をコーティングし、前記境界領
    域の中心部に沿って半導体ウェーハを切断することを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 前記境界領域の周辺幅が１０μｍを超え
    るようにすることを特徴とする請求項４記載の半導体装
    置の製造方法。
  6. 【請求項６】 半導体基板上に半導体素子の形成された
    半導体装置において、チップ分離用に設けられた境界領
    域の一部に各チップのボンディングパッドに対応して樹
    脂膜パターンが形成されていることを特徴とする半導体
    装置。
  7. 【請求項７】 半導体基板上に半導体素子の形成された
    半導体装置において、チップ分離用に設けられた境界領
    域の周辺に沿って所定の幅の樹脂膜パターンが形成され
    ていることを特徴とする半導体装置。
  8. 【請求項８】 前記樹脂膜パターンの幅が１０μｍを超
    えるように設定されていることを特徴とする請求項７記
    載の半導体装置。
  9. 【請求項９】 前記樹脂膜パターンの膜厚が０．１μｍ
    以上に設定されていることを特徴とする請求項６、請求
    項７または請求項８記載の半導体装置。
JP2000230290A 2000-07-31 2000-07-31 半導体ウェーハ、半導体装置及びその製造方法 Pending JP2002043356A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000230290A JP2002043356A (ja) 2000-07-31 2000-07-31 半導体ウェーハ、半導体装置及びその製造方法
US09/916,837 US6563196B2 (en) 2000-07-31 2001-07-26 Semiconductor wafer, semiconductor device and manufacturing method therefor
CNB011238097A CN1168133C (zh) 2000-07-31 2001-07-30 半导体晶片、半导体器件及其制造方法
KR10-2001-0045847A KR100512395B1 (ko) 2000-07-31 2001-07-30 반도체 웨이퍼, 반도체 장치 및 그 제조 방법
TW090118710A TW519727B (en) 2000-07-31 2001-07-31 Semiconductor wafer, semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000230290A JP2002043356A (ja) 2000-07-31 2000-07-31 半導体ウェーハ、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002043356A true JP2002043356A (ja) 2002-02-08

Family

ID=18723270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000230290A Pending JP2002043356A (ja) 2000-07-31 2000-07-31 半導体ウェーハ、半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6563196B2 (ja)
JP (1) JP2002043356A (ja)
KR (1) KR100512395B1 (ja)
CN (1) CN1168133C (ja)
TW (1) TW519727B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
US20060028430A1 (en) * 2004-06-21 2006-02-09 Franz Harary Video device integratable with jacket, pants, belt, badge and other clothing and accessories and methods of use thereof
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
KR20120019095A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 반도체 패키지, 이를 갖는 멀티-칩 패키지, 및 이들의 제조 방법
JP2013168624A (ja) * 2012-01-20 2013-08-29 Semiconductor Components Industries Llc 半導体装置
US9958918B2 (en) * 2016-05-23 2018-05-01 Qualcomm Incorporated Systems and methods to separate power domains in a processing device
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US20190131247A1 (en) * 2017-10-31 2019-05-02 Microchip Technology Incorporated Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112348A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
JPS63311731A (ja) * 1987-06-12 1988-12-20 Nec Corp 半導体装置

Also Published As

Publication number Publication date
TW519727B (en) 2003-02-01
US20020038912A1 (en) 2002-04-04
KR100512395B1 (ko) 2005-09-07
CN1168133C (zh) 2004-09-22
KR20020011098A (ko) 2002-02-07
CN1336687A (zh) 2002-02-20
US6563196B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US5899729A (en) Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions
JP2001144121A (ja) 半導体装置およびその製造方法
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP2001035998A (ja) ウェーハレベルスタックパッケージ及びその製造方法
US7115484B2 (en) Method of dicing a wafer
JP3833858B2 (ja) 半導体装置およびその製造方法
JP2001060591A (ja) 半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP4422380B2 (ja) 半導体装置の製造方法
JP2001308036A (ja) 半導体装置の製造方法
JPS62112348A (ja) 半導体装置の製造方法
JPH08255810A (ja) 半導体装置及びその製造方法
KR20050024017A (ko) 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
JP2004253422A (ja) 半導体装置
JP3345759B2 (ja) 半導体装置およびその製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2000021906A (ja) 半導体チップの製造方法
JP2004221555A (ja) フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP2002373909A (ja) 半導体回路装置及びその製造方法
JP2002016210A (ja) 半導体装置
JP2001085463A (ja) 半導体チップおよびそれを用いた半導体装置
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030826