JPH08222815A - 半導体レーザ装置の製造方法、及び半導体レーザ装置 - Google Patents

半導体レーザ装置の製造方法、及び半導体レーザ装置

Info

Publication number
JPH08222815A
JPH08222815A JP7247978A JP24797895A JPH08222815A JP H08222815 A JPH08222815 A JP H08222815A JP 7247978 A JP7247978 A JP 7247978A JP 24797895 A JP24797895 A JP 24797895A JP H08222815 A JPH08222815 A JP H08222815A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor laser
laser device
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7247978A
Other languages
English (en)
Inventor
Muneharu Miyashita
宗治 宮下
Hirotaka Kinetsuki
弘隆 杵築
Yasuaki Yoshida
保明 吉田
Yutaka Mihashi
豊 三橋
Yasutomo Kajikawa
靖友 梶川
Shoichi Karakida
昇市 唐木田
Yuji Okura
裕二 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7247978A priority Critical patent/JPH08222815A/ja
Priority to US08/569,881 priority patent/US5835516A/en
Priority to DE19546578A priority patent/DE19546578A1/de
Priority to GB9625053A priority patent/GB2305542B/en
Priority to KR1019950049280A priority patent/KR100251587B1/ko
Priority to GB9525429A priority patent/GB2296379B/en
Publication of JPH08222815A publication Critical patent/JPH08222815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 結晶品質の良好な電流ブロック層を備えた電
流リークの少ない半導体レーザ装置を安定に、再現性良
く製造する。 【解決手段】 リッジ部形成のためのエッチングにより
露出したｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ
層５の表面に、ｎ型ＧａＡｓ緩衝層８，及びｎ型Ａｌ0.
7 Ｇａ0.3 Ａｓ電流ブロック層９を順に成長させる。 【効果】 上記エッチングストッパ層５上にＡｌＧａＡ
ｓではなくＧａＡｓからなる緩衝層８を成長させている
ため、この緩衝層の転位等の結晶欠陥を低減できる。従
って、ＧａＡｓ緩衝層８上に成長させたＡｌ0.7 Ｇａ0.
3 Ａｓ電流ブロック層９の結晶欠陥も低減され、電流リ
ークが抑制される。これにより、しきい電流の低い高効
率な半導体レーザ装置を歩留まり良く製造することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体レーザ装
置の製造方法，及び半導体レーザ装置に関し、特にリッ
ジ埋め込み型，及びＳＡＳ型の半導体レーザ装置の製造
方法，及びそれによって作製される半導体レーザ装置に
関するものである。
【０００２】
【従来の技術】図１８は、従来のＡｌＧａＡｓ電流ブロ
ック層を有するリッジ埋め込み型半導体レーザ装置の製
造方法を示す断面図である。まず、図１８(a) に示すよ
うに、ｎ型ＧａＡｓ基板１上にｎ型Ａｌ0.5 Ｇａ0.5 Ａ
ｓ下クラッド層２、Ａｌ0.1 Ｇａ0.9 Ａｓ活性層３、ｐ
型Ａｌ0.5 Ｇａ0.5 Ａｓ第１上クラッド層４、ｐ型Ａｌ
0.7 Ｇａ0.3 Ａｓエッチングストッパ層５、ｐ型Ａｌ0.
5 Ｇａ0.5 Ａｓ第２上クラッド層６、ｐ型ＧａＡｓキャ
ップ層７を順次エピタキシャル成長させる。次に、図１
８(b) に示すように、上記ｐ型ＧａＡｓキャップ層７上
のストライプ状の領域にＳｉＯＮ膜１３を形成し、この
ＳｉＯＮ膜をマスクとして、ｐ型ＧａＡｓキャップ層７
及びｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ第２上クラッド層６をエ
ッチングする。このエッチングは、ｐ型Ａｌ0.7 Ｇａ0.
3 Ａｓエッチングストッパ層５の表面が露出した時点で
自動的に停止するようなものである。これにより、第２
上クラッド層６及びキャップ層７からなるリッジ部が形
成される。この後、図１８(c) に示すように、露出した
エッチングストッパ層５の表面及び上記リッジ部の側面
に、ｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層９をエピ
タキシャル成長させ、キャップ層７及び第２上クラッド
層６の上記エッチングで除去された部分を埋め込む。次
に、図１８(d) に示すように、上記ＳｉＯＮ膜を除去し
た後、全面にｐ型ＧａＡｓコンタクト層１０をエピタキ
シャル成長させる。最後に、ｎ型ＧａＡｓ基板裏面を研
削して基板厚を１００μｍ程度まで薄板化した後、コン
タクト層１０の表面に表面電極１１を、ＧａＡｓ基板１
の裏面に裏面電極１２を形成して、図１８(e) に示す半
導体レーザ装置が作製される。
【０００３】このリッジ埋め込み型半導体レーザ装置に
おいては、表面電極１１と裏面電極１２の間に順方向バ
イアス電圧を印加し、活性層に電子及び正孔を注入する
ことにより、レーザ光が放射されるが、この際、上記電
流ブロック層が存在するため、電流は上記リッジ部を主
に流れ、また、リッジ部領域の屈折率が電流ブロック層
領域の屈折率より大きいため、活性層から放射される光
はリッジ部領域に閉じ込められる。
【０００４】一般にＡｌ組成比の大きいＡｌＧａＡｓを
エピタキシャル成長させる場合は、Ａｌのマイグレーシ
ョン長が短いため、成長表面において３次元成長が発生
し易い。成長表面において、このような３次元成長が発
生すると、層状の成長が困難となり、成長層にはこの３
次元成長に起因した転位等の結晶欠陥が発生する。ま
た、大気に曝された後のＡｌ組成比の大きいＡｌＧａＡ
ｓ層の表面に他のエピタキシャル層を再成長させる場合
も、この再成長層は結晶欠陥を多く含むものとなる。
【０００５】上記のリッジ埋め込み型半導体レーザ装置
の製造方法においては、リッジ部形成のためのエッチン
グによって露出したｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチン
グストッパ層５の表面上に、ｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ
を再成長させることにより電流ブロック層９を形成して
いる。すなわち、リッジ部形成のための大気中での工程
を経たＡｌ組成比の大きいＡｌ0.7 Ｇａ0.3 Ａｓエッチ
ングストッパ層５の表面に、これもＡｌ組成比の大きい
Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層９を再成長させて
いる。このため、上記電流ブロック層９においては、転
位等の結晶欠陥が多数形成されることとなり、これに起
因した電流リークが発生する。これにより、リッジ部を
流れる電流が減少して、レーザ発振のしきい電流が増加
し、発光効率が低下する。
【０００６】上記の電流ブロック層の結晶品質を改善す
るため、電流ブロック層成長の際の基板側の層をＡｌ組
成比の大きいＡｌＧａＡｓではなく、ＧａＡｓ層とする
製造方法が用いられている。図１９は、この製造方法を
示す断面図である。まず、図１９(a) に示すように、ｎ
型ＧａＡｓ基板１上にｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ下クラ
ッド層２、Ａｌ0.1 Ｇａ0.9 Ａｓ活性層３、ｐ型Ａｌ0.
5 Ｇａ0.5 Ａｓ第１上クラッド層４、ｐ型ＧａＡｓ第１
エッチングストッパ層１１４、ｐ型Ａｌ0.7 Ｇａ0.3 Ａ
ｓ第２エッチングストッパ層１５、ｐ型Ａｌ0.5 Ｇａ0.
5 Ａｓ第２上クラッド層６、ｐ型ＧａＡｓキャップ層７
を順次エピタキシャル成長させる。次に、図１９(b) に
示すように、上記ｐ型ＧａＡｓキャップ層７上のストラ
イプ状の領域にＳｉＯＮ膜１３を形成し、このＳｉＯＮ
膜をマスクとして、ｐ型ＧａＡｓキャップ層７及びｐ型
Ａｌ0.5 Ｇａ0.5 Ａｓ第２上クラッド層６をエッチング
する。このエッチングは、ｐ型Ａｌ0.7 Ｇａ0.3 Ａｓ第
２エッチングストッパ層１５の表面が露出した時点で自
動的に停止するようなものである。さらに、第２エッチ
ングストッパ層１５の表面が露出した領域をエッチング
する。このエッチングは、ｐ型ＧａＡｓ第１エッチング
ストッパ層１１４の表面が露出した時点で自動的に停止
するようなものである。これにより、第２エッチングス
トッパ層１５、第２上クラッド層６、及びキャップ層７
から構成されるリッジ部が形成される。この後、図１９
(c) に示すように、露出したｐ型ＧａＡｓ第１エッチン
グストッパ層１１４の表面及び上記リッジ部の側面に、
ｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層９をエピタキ
シャル成長させ、キャップ層７、第２上クラッド層６、
及び第２エッチングストッパ層１５の上記エッチングで
除去された部分を埋め込む。次に、図１９(d) に示すよ
うに、上記ＳｉＯＮ膜を除去した後、全面にｐ型ＧａＡ
ｓコンタクト層１０をエピタキシャル成長させる。最後
に、ｎ型ＧａＡｓ基板裏面を研削して基板厚を１００μ
ｍ程度まで薄板化した後、コンタクト層１０の表面に表
面電極１１を、ＧａＡｓ基板１の裏面に裏面電極１２を
形成して、図１９(e) に示すリッジ埋め込み型半導体レ
ーザ装置が作製される。
【０００７】このリッジ埋め込み型半導体レーザ装置の
製造方法によれば、ｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブロ
ック層９は、Ａｌ組成比の大きいＡｌＧａＡｓ層表面上
ではなく、ｐ型ＧａＡｓ第１エッチングストッパ層１１
４の表面上にエピタキシャル成長させられるため、前述
の図１８に示した製造方法における電流ブロック層よ
り、結晶欠陥の低減されたＡｌ0.7 Ｇａ0.3 Ａｓ電流ブ
ロック層を得ることができる。
【０００８】また、図２０は、特許公報平7-40618 に記
載の従来のＳＡＳ型半導体レーザ装置の製造方法を示す
断面図である。ただし、この図はレーザの光導波路方向
に垂直な断面におけるものである。図２０において、１
はｎ型ＧａＡｓ基板、２２はｎ型Ａｌ0.55Ｇａ0.45Ａｓ
下クラッド層、２３はＡｌ0.12Ｇａ0.88Ａｓ活性層、２
４はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１上クラッド層、３５
はｐ型ＧａＡｓ保護層、２６はｎ型Ａｌ0.75Ｇａ0.25Ａ
ｓ電流ブロック層、２７はｐ型ＧａＡｓキャップ層、２
８はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層、２９
はｐ型ＧａＡｓコンタクト層、３０はレジスト膜であ
る。
【０００９】この図２０に従って、上記の従来のＳＡＳ
型半導体レーザ装置の製造方法を説明する。まず、図２
０(a) に示すように、ｎ型ＧａＡｓ基板１上に、ｎ型Ａ
ｌ0.55Ｇａ0.45Ａｓ下クラッド層２２、Ａｌ0.12Ｇａ0.
88Ａｓ活性層２３、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１上ク
ラッド層２４、ｐ型ＧａＡｓ保護層３５、ｎ型Ａｌ0.75
Ｇａ0.25Ａｓ電流ブロック層２６、ｐ型ＧａＡｓキャッ
プ層２７を順次結晶成長させる。次に、図２０(b) に示
すように、写真製版によりストライプ状の開口部を有す
るレジスト膜３０を形成する。次に、図２０(c) に示す
ように、レジスト膜３０をマスクとして、ｐ型ＧａＡｓ
保護層３５の表面が露出するまで、ｐ型ＧａＡｓキャッ
プ層２７とｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層２
６をエッチングして、ストライプ溝４０を形成する。さ
らに、図２０(d) に示すように、レジスト膜３０を除去
した後、全面にｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッ
ド層２８とｐ型ＧａＡｓコンタクト層２９を順次形成す
る。
【００１０】上記ｐ型ＧａＡｓ保護層３５は、ストライ
プ溝４０領域においては、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
１上クラッド層２４とｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上
クラッド層２８に挟まれ、この領域以外では、第１上ク
ラッド層２４とｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック
層２６に挟まれており、どちらの領域においてもＧａＡ
ｓよりバンドギャップが大きい半導体層に挟まれること
となる。このため、ＧａＡｓ保護層３５には量子井戸が
形成され、この量子井戸内の伝導帯，及び価電子帯に離
散的なエネルギー準位が形成される。このため、ｐ型Ｇ
ａＡｓ保護層３５のバンドギャップは、上記伝導帯，及
び価電子帯のそれぞれにおける基底準位間のエネルギー
差となり、バルクのＧａＡｓのバンドギャップより大き
なものとなる。このＧａＡｓ保護層のバンドギャップ
は、その膜厚が薄いほど大きくなる。上記ｐ型ＧａＡｓ
保護層３５は、このような量子効果により、そのバンド
ギャップが上記Ａｌ0.12Ｇａ0.88Ａｓ活性層２３と同等
以上になるような膜厚に設定されている。
【００１１】
【発明が解決しようとする課題】上記の図１８に示した
従来のリッジ埋め込み型半導体レーザ装置の製造方法に
おいては、リッジ部形成のための工程で大気に曝された
Ａｌ組成比の大きいＡｌ0.7 Ｇａ0.3 Ａｓエッチングス
トッパ層５の表面に、これもＡｌ組成比の大きいＡｌ0.
7 Ｇａ0.3 Ａｓ電流ブロック層９を再成長させているた
め、その成長界面で３次元成長が発生する。これによ
り、電流ブロック層では、この３次元成長に起因した転
位等の結晶欠陥が多数形成されることとなり、これによ
る電流リークが発生する。このため、リッジ部を流れる
電流が減少して、レーザ発振のしきい電流が増加し、発
光効率が低下する。
【００１２】一方、上記の図１９に示した従来のリッジ
埋め込み型半導体レーザ装置の製造方法においては、Ｇ
ａＡｓからなる第１エッチングストッパ層１１４上に電
流ブロック層９を成長させるため、従来の図１８に示し
た、Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層５上に
成長させる製造方法よりは、結晶品質の良好な電流ブロ
ック層が得られる。ただし、上記ｐ型ＧａＡｓ第１エッ
チングストッパ層１１４が活性層３から放射される光を
吸収しないようにするためには、発振波長が０．７８〜
０．８１μｍの半導体レーザでは、その厚さを約３ｎｍ
以下にする必要がある。しかし、層厚３ｎｍ以下の薄い
ＧａＡｓ層の成長においては、その膜厚の制御が困難と
なる。また、前述のｐ型Ａｌ0.7 Ｇａ0.3 Ａｓ第２エッ
チングストッパ層１５のエッチングにおいては、どのよ
うな選択エッチング法を用いても、ｐ型ＧａＡｓ第１エ
ッチングストッパ層１１４の表面で完全にエッチングを
停止させることは困難であり、ＧａＡｓ層の若干の表面
部分がエッチングされてしまうことは避けられないが、
このＧａＡｓ層の層厚は上記のように３ｎｍ以下と極薄
いため、その全層がエッチングされてしまうということ
が起こり易かった。
【００１３】また、上記の図２０に示した従来のＳＡＳ
型半導体レーザ装置の製造方法においては、ｐ型ＧａＡ
ｓ保護層３５は、量子効果により活性層２３と同等以上
のバンドギャップを持つ膜厚に設定する必要があること
から、発振波長が０．７８〜０．８１μｍの半導体レー
ザでは、その膜厚を約３ｎｍ以下と非常に薄くする必要
があった。しかし、ｐ型ＧａＡｓ保護層３５の膜厚を薄
くした場合、ｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層
２６をエッチング除去するときにｐ型ＧａＡｓ保護層３
５が同時にエッチング除去され、ｐ型Ａｌ0.55Ｇａ0.45
Ａｓ第１上クラッド層２４の表面が露出する可能性があ
り、この場合、このエッチング工程において大気に曝さ
れたＡｌ組成比の大きいＡｌ0.55Ｇａ0.45Ａｓ第１上ク
ラッド層２４の表面に、再現性よく結晶性の良好なｐ型
Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層８を再成長させ
ることは、前述のように難しく、このためレーザ特性の
劣化をもたらすという問題があった。
【００１４】また、前述のようにＡｌ組成比の大きいＡ
ｌＧａＡｓ層は、Ａｌ材料のマイグレーション長が短い
ので３次元成長しやすい。このため、特に上記のような
ストライプ溝４０の形成等のプロセスを経た基板上にＡ
ｌＧａＡｓを再成長させる際に、その再成長界面におい
て３次元成長が起こりやすく、このため成長層には転位
等の多くの欠陥が導入されることとなる。上記のＳＡＳ
型半導体レーザ装置の製造方法においては、Ａｌ組成比
の大きいｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２
８がｐ型ＧａＡｓ保護層３５上に直接再成長によって形
成されているため、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上ク
ラッド層２８に転位等の欠陥が発生し、レーザ特性が劣
化するという問題点があった。
【００１５】この発明は、上記のような問題に鑑みなさ
れたものであり、結晶品質の良好な電流ブロック層を備
えた電流リークの少ないリッジ埋め込み型半導体レーザ
装置を安定に、再現性よく作製することができる半導体
レーザ装置の製造方法、及びそれにより作製されたリッ
ジ埋め込み型半導体レーザ装置を提供することを目的と
する。
【００１６】また、この発明は、結晶性のよい第２上ク
ラッド層を安定に再現性よく形成することにより良好な
レーザ特性が得られるＳＡＳ型半導体レーザ装置の製造
方法，及びそれにより製造されたＳＡＳ型半導体レーザ
装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】この発明（請求項１）に
係る半導体レーザ装置の製造方法は、第１の導電型の半
導体からなる下クラッド層上に、活性層、及び上記第１
導電型と逆の第２の導電型の半導体からなる上クラッド
層を順次形成する工程と、上記上クラッド層の電流を流
す部分以外の部分を所定の深さだけエッチングにより除
去して、残された上クラッド層からストライプ状のリッ
ジ部を形成する工程と、上記上クラッド層の上記エッチ
ングにより除去され新たに露出した表面に、そのＡｌ組
成比ｘが０ないし０．３のＡｌx Ｇａ1-x Ａｓを成長さ
せて緩衝層を、つづいてこの緩衝層上に、そのＡｌ組成
比ｙが０．５以上の第１導電型のＡｌy Ｇａ1-y Ａｓを
上記上クラッド層の上記エッチングにより除去された部
分を埋め込むように成長させて電流ブロック層を形成す
る工程とを含むものである。
【００１８】この発明（請求項２）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項１）において、上記上クラッド層を形成する工
程は、上記活性層につづいて第１上クラッド層、そのＡ
ｌ組成比z が０．６以上のＡｌz Ｇａ1-z Ａｓからなる
エッチングストッパ層、及びそのＡｌ組成比ｗが０．６
以下のＡｌw Ｇａ1-w Ａｓからなる第２上クラッド層を
順次積層形成するものであり、上記ストライプ状のリッ
ジ部を形成する工程は、上記第２上クラッド層の電流を
流す部分以外の部分を上記エッチングストッパ層の表面
が露出して停止するエッチングにより除去して、残され
た第２上クラッド層から上記ストライプ状のリッジ部を
形成するものである。
【００１９】この発明（請求項３）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項１または２）において、上記緩衝層を形成する
工程は、該緩衝層を、上記リッジ部及び上記リッジ部下
における上記下クラッド層、上記活性層、上記上クラッ
ド層及び上記エッチングストッパ層の、上記活性層から
放射される光が分布する部分の屈折率が、上記下クラッ
ド層、上記活性層、上記上クラッド層、上記緩衝層及び
上記電流ブロック層の、上記活性層から放射される光が
分布する部分の両脇の部分の屈折率より０．００７以上
大きくなる厚さのうちの最大の厚さ以下の厚さに形成す
るものである。
【００２０】この発明（請求項４）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項３）において、上記緩衝層を形成する工程は、
ＧａＡｓを、２０ｎｍ以下の厚さに成長させるものであ
る。
【００２１】この発明（請求項５）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項１ないし４のいずれか）において、上記緩衝層
を形成する工程は、そのＡｌ組成比ｘが０ないし０．３
のＡｌx Ｇａ1-x Ａｓを５００℃以下の成長温度で成長
させるものである。
【００２２】この発明（請求項６）に係る半導体レーザ
装置の製造方法は、第１の導電型の半導体からなる下ク
ラッド層上に、活性層、上記第１導電型と逆の第２の導
電型のＡｌＧａＡｓからなる第１上クラッド層、そのＡ
ｌ組成比ｘが０より大きく０．３以下の上記第２導電型
のＡｌx Ｇａ1-x Ａｓからなる第１エッチングストッパ
層、そのＡｌ組成比ｙが０．６以上の上記第２導電型の
Ａｌy Ｇａ1-y Ａｓからなる第２エッチングストッパ
層、そのＡｌ組成比z が０．６以下の上記第２導電型の
Ａｌz Ｇａ1-z Ａｓからなる第２上クラッド層、及び上
記第２導電型の半導体からなるキャップ層を順次形成す
る工程と、上記第２上クラッド層の電流を流す部分以外
の部分を上記第２エッチングストッパ層の表面が露出し
て停止するエッチングにより除去した後、上記第２エッ
チングストッパ層のその表面が露出した部分を上記第１
エッチングストッパ層の表面が露出して停止するエッチ
ングにより除去して、残された第２上クラッド層及び第
２エッチングストッパ層からストライプ状のリッジ部を
形成する工程と、上記第２上クラッド層及び上記第２エ
ッチングストッパ層の上記エッチングにより除去された
部分を埋め込むように電流ブロック層を形成する工程と
を含むものである。
【００２３】この発明（請求項７）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項６）において、上記第１エッチングストッパ層
を形成する工程は、該第１エッチングストッパ層を上記
活性層から放射される光を吸収する最小の厚さより薄い
厚さに形成するものである。
【００２４】この発明（請求項８）に係る半導体レーザ
装置の製造方法は、上記の半導体レーザ装置の製造方法
（請求項７）において、上記第１エッチングストッパ層
を形成する工程は、第２導電型のＡｌ0.1 Ｇａ0.9 Ａｓ
を、１３ｎｍ以下の厚さに成長させるものである。
【００２５】この発明（請求項９）に係る半導体レーザ
装置は、第１の導電型の半導体からなる下クラッド層上
に、活性層、及び上記第１導電型と逆の第２の導電型の
半導体からなる上クラッド層を順次形成し、上記上クラ
ッド層の電流を流す部分以外の部分を所定の深さだけエ
ッチングにより除去して、残された上クラッド層からス
トライプ状のリッジ部を形成し、上記上クラッド層の上
記エッチングにより除去され新たに露出した表面に、そ
のＡｌ組成比ｘが０ないし０．３のＡｌx Ｇａ1-x Ａｓ
を成長させて緩衝層を、つづいてこの緩衝層上に、その
Ａｌ組成比ｙが０．５以上の第１導電型のＡｌy Ｇａ1-
y Ａｓを上記上クラッド層の上記エッチングにより除去
された部分を埋め込むように成長させて電流ブロック層
を形成して作製されるものである。
【００２６】この発明（請求項１０）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項９）におい
て、上記上クラッド層の形成は、上記活性層につづいて
第１上クラッド層、そのＡｌ組成比z が０．６以上のＡ
ｌz Ｇａ1-z Ａｓからなるエッチングストッパ層、及び
そのＡｌ組成比ｗが０．６以下のＡｌw Ｇａ1-w Ａｓか
らなる第２上クラッド層を順次積層形成するものであ
り、上記ストライプ状のリッジ部の形成は、上記第２上
クラッド層の電流を流す部分以外の部分を上記エッチン
グストッパ層の表面が露出して停止するエッチングによ
り除去して、残された第２上クラッド層から上記ストラ
イプ状のリッジ部を形成するものである。
【００２７】この発明（請求項１１）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項９または１
０）において、上記緩衝層は、上記リッジ部及び上記リ
ッジ部下における上記下クラッド層、上記活性層、上記
上クラッド層及び上記エッチングストッパ層の、上記活
性層から放射される光が分布する部分の屈折率が、上記
下クラッド層、上記活性層、上記上クラッド層、上記緩
衝層及び上記電流ブロック層の、上記活性層から放射さ
れる光が分布する部分の両脇の部分の屈折率より０．０
０７以上大きくなる厚さのうちの最大の厚さ以下の厚さ
に形成されるものである。
【００２８】この発明（請求項１２）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項１１）にお
いて、上記緩衝層は、ＧａＡｓからなり、２０ｎｍ以下
の厚さに形成されるものである。
【００２９】この発明（請求項１３）に係る半導体レー
ザ装置は、第１の導電型の半導体からなる下クラッド層
上に、活性層、上記第１導電型と逆の第２の導電型のＡ
ｌＧａＡｓからなる第１上クラッド層、そのＡｌ組成比
ｘが０より大きく０．３以下の上記第２導電型のＡｌx
Ｇａ1-x Ａｓからなる第１エッチングストッパ層、その
Ａｌ組成比ｙが０．６以上の上記第２導電型のＡｌy Ｇ
ａ1-y Ａｓからなる第２エッチングストッパ層、そのＡ
ｌ組成比z が０．６以下の上記第２導電型のＡｌz Ｇａ
1-z Ａｓからなる第２上クラッド層、及び上記第２導電
型の半導体からなるキャップ層を順次形成し、上記第２
上クラッド層の電流を流す部分以外の部分を上記第２エ
ッチングストッパ層の表面が露出して停止するエッチン
グにより除去した後、上記第２エッチングストッパ層の
その表面が露出した部分を上記第１エッチングストッパ
層の表面が露出して停止するエッチングにより除去し
て、残された第２上クラッド層及び第２エッチングスト
ッパ層からストライプ状のリッジ部を形成し、上記第２
上クラッド層及び上記第２エッチングストッパ層の上記
エッチングにより除去された部分を埋め込むように電流
ブロック層を形成して作製されるものである。
【００３０】この発明（請求項１４）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項１３）にお
いて、上記第１エッチングストッパ層は、該第１エッチ
ングストッパ層が上記活性層から放射される光を吸収す
る最小の厚さより薄い厚さに形成されるものである。
【００３１】この発明（請求項１５）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項１４）にお
いて、上記第１エッチングストッパ層は、第２導電型の
Ａｌ0.1 Ｇａ0.9 Ａｓからなり、１３ｎｍ以下の厚さに
形成されるものである。
【００３２】この発明（請求項１６）に係る半導体レー
ザ装置の製造方法は、ダブルヘテロ構造を有するＳＡＳ
（Self-Aligned Structure）型半導体レーザ装置の製造
方法において、第１導電型のＧａＡｓ基板上に、上記第
１導電型のＡｌＧａＡｓ下クラッド層，ＡｌＧａＡｓ活
性層，上記第１導電型と逆の第２導電型のＡｌＧａＡｓ
第１上クラッド層，そのＡｌ組成比ｘが上記第１上クラ
ッド層のＡｌ組成比より小さくかつ０＜ｘ＜０．３であ
り量子効果により上記活性層と同等以上のバンドギャッ
プを持つ膜厚に設定された上記第２導電型のＡｌx Ｇａ
1-x Ａｓ保護層，そのＡｌ組成比が上記保護層のＡｌ組
成比ｘより大きい上記第１導電型のＡｌＧａＡｓ電流ブ
ロック層，及び上記第２導電型のＧａＡｓキャップ層を
順次形成する工程と、上記ＧａＡｓキャップ層上に、ス
トライプ状の開口部を有する被覆膜を形成する工程と、
上記被覆膜をマスクとして、該被覆膜開口部領域の上記
ＧａＡｓキャップ層，及び上記ＡｌＧａＡｓ電流ブロッ
ク層を上記Ａｌx Ｇａ1-xＡｓ保護層の表面が露出する
までエッチングしてストライプ溝を形成し、この後上記
被覆膜を除去する工程と、上記ストライプ溝を含む全面
に、そのＡｌ組成比が上記保護層のＡｌ組成比ｘより大
きい上記第２導電型のＡｌＧａＡｓ第２上クラッド層，
及び上記第２導電型のＧａＡｓコンタクト層を順次形成
する工程とを含むものである。
【００３３】この発明（請求項１７）に係る半導体レー
ザ装置の製造方法は、ダブルヘテロ構造を有するＳＡＳ
型半導体レーザ装置の製造方法において、第１導電型の
ＧａＡｓ基板上に、上記第１導電型のＡｌＧａＡｓ下ク
ラッド層、ＡｌＧａＡｓ活性層，上記第１導電型とは逆
の第２導電型のＡｌＧａＡｓ第１上クラッド層，そのＡ
ｌ組成比ｘが上記第１上クラッド層のＡｌ組成比より小
さくかつ０＜ｘ＜０．３であり量子効果により上記活性
層と同等以上のバンドギャップを持つ膜厚に設定された
上記第２導電型のＡｌx Ｇａ1-x Ａｓ保護層，そのＡｌ
組成比が上記保護層のＡｌ組成比ｘより大きい上記第２
導電型のＡｌＧａＡｓエッチングストッパ層，上記第１
導電型のＧａＡｓ電流ブロック層，及び上記第２導電型
のＧａＡｓキャップ層を順次形成する工程と、上記Ｇａ
Ａｓキャップ層上に、ストライプ状の開口部を有する被
覆膜を形成する工程と、上記被覆膜をマスクとして、該
被覆膜開口部領域の上記ＧａＡｓキャップ層，及び上記
ＧａＡｓ電流ブロック層を上記ＡｌＧａＡｓエッチング
ストッパ層の表面が露出するまでエッチングし、さらに
上記ＡｌＧａＡｓエッチングストッパ層を上記Ａｌx Ｇ
ａ1-x Ａｓ保護層の表面が露出するまでエッチングして
ストライプ溝を形成し、この後上記被覆膜を除去する工
程と、上記ストライプ溝を含む全面に、そのＡｌ組成比
が上記保護層のＡｌ組成比ｘより大きい上記第２導電型
のＡｌＧａＡｓ第２上クラッド層、上記第２導電型のＧ
ａＡｓコンタクト層を順次形成する工程とを含むもので
ある。
【００３４】この発明（請求項１８）に係る半導体レー
ザ装置の製造方法は、上記の半導体レーザ装置の製造方
法（請求項１６または１７）において、上記被覆膜が、
レジスト膜であるものである。
【００３５】この発明（請求項１９）に係る半導体レー
ザ装置の製造方法は、上記の半導体レーザ装置の製造方
法（請求項１６または１７）において、上記ストライプ
溝を形成する工程の後、上記ＡｌＧａＡｓ第２上クラッ
ド層，及び上記ＧａＡｓコンタクト層を形成する工程の
前に、上記ＡｌＧａＡｓ第２上クラッド層よりＡｌ組成
比の小さい上記第２導電型のＡｌＧａＡｓバッファ層を
形成する工程を含むものである。
【００３６】この発明（請求項２０）に係る半導体レー
ザ装置の製造方法は、上記の半導体レーザ装置の製造方
法（請求項１６または１７）において、上記ストライプ
溝を形成する工程の後、上記ＡｌＧａＡｓ第２上クラッ
ド層，及び上記ＧａＡｓコンタクト層を形成する工程の
前に、気相中で上記Ａｌ1-x Ｇａx Ａｓ保護層表面をク
リーニングする工程を含むものである。
【００３７】この発明（請求項２１）に係る半導体レー
ザ装置の製造方法は、上記の半導体レーザ装置の製造方
法（請求項１９）において、上記ストライプ溝を形成す
る工程の後、上記ＡｌＧａＡｓバッファ層を形成する工
程の前に、気相中で上記Ａｌ1-x Ｇａx Ａｓ保護層表面
をクリーニングする工程を含むものである。
【００３８】この発明（請求項２２）に係る半導体レー
ザ装置は、ダブルヘテロ構造を有するＳＡＳ型半導体レ
ーザ装置において、第１導電型のＧａＡｓ基板上に、第
１導電型のＡｌＧａＡｓ下クラッド層，ＡｌＧａＡｓ活
性層，上記第１導電型とは逆の第２導電型のＡｌＧａＡ
ｓ第１上クラッド層，そのＡｌ組成比ｘが上記第１上ク
ラッド層のＡｌ組成比より小さくかつ０＜ｘ＜０．３で
あり量子効果により上記活性層と同等以上のバンドギャ
ップを持つ膜厚に設定された上記第２導電型のＡｌx Ｇ
ａ1-x Ａｓ保護層，そのＡｌ組成比が上記保護層のＡｌ
組成比ｘより大きい上記第１導電型のＡｌＧａＡｓ電流
ブロック層，及び上記第２導電型のＧａＡｓキャップ層
を順次形成し、ストライプ状の領域の上記ＧａＡｓキャ
ップ層，及び上記ＡｌＧａＡｓ電流ブロック層を上記Ａ
ｌx Ｇａ1-x Ａｓ保護層表面が露出するまでエッチング
してストライプ溝を形成し、上記ストライプ溝を含む全
面に、そのＡｌ組成比が上記保護層のＡｌ組成比ｘより
大きい上記第２導電型のＡｌＧａＡｓ第２上クラッド
層，及び上記第２導電型のＧａＡｓコンタクト層を順次
形成して作製されるものである。
【００３９】この発明（請求項２３）に係る半導体レー
ザ装置は、ダブルヘテロ構造を有するＳＡＳ型半導体レ
ーザ装置において、第１導電型のＧａＡｓ基板上に、上
記第１導電型のＡｌＧａＡｓ下クラッド層，ＡｌＧａＡ
ｓ活性層，上記第１導電型とは逆の第２導電型のＡｌＧ
ａＡｓ第１上クラッド層，そのＡｌ組成比ｘが上記第１
上クラッド層のＡｌ組成比より小さくかつ０＜ｘ＜０．
３であり量子効果により上記活性層と同等以上のバンド
ギャップを持つ膜厚に設定された上記第２導電型のＡｌ
x Ｇａ1-x Ａｓ保護層，そのＡｌ組成比が上記保護層の
Ａｌ組成比ｘより大きい上記第２導電型のＡｌＧａＡｓ
エッチングストッパ層，上記第１導電型のＧａＡｓ電流
ブロック層，及び上記第２導電型のＧａＡｓキャップ層
を形成し、ストライプ状の領域の上記ＧａＡｓキャップ
層，及び上記ＡｌＧａＡｓ電流ブロック層を上記ＡｌＧ
ａＡｓエッチングストッパ層表面が露出するまでエッチ
ングし、さらに上記ＡｌＧａＡｓエッチングストッパ層
を上記Ａｌx Ｇａ1-x Ａｓ保護層表面までエッチングし
てストライプ溝を形成し、上記ストライプ溝を含む全面
に、そのＡｌ組成比が上記保護層のＡｌ組成比ｘより大
きい上記第２導電型のＡｌＧａＡｓ第２上クラッド層，
及び上記第２導電型のＧａＡｓコンタクト層を順次形成
して作製されるものである。
【００４０】この発明（請求項２４）に係る半導体レー
ザ装置は、上記の半導体レーザ装置（請求項２２または
２３）において、上記ストライプ溝を形成した後、上記
ＡｌＧａＡｓ第２上クラッド層を形成する前に、上記Ａ
ｌＧａＡｓ第２上クラッド層よりＡｌ組成比の小さい上
記第２導電型のＡｌＧａＡｓバッファ層を形成する工程
を含む工程により作製されるものである。
【００４１】
【発明の実施の形態】
実施の形態１． 構成１．この発明の実施の形態１における半導体レーザ
装置の製造方法（請求項１）は、図１に示すように、下
クラッド層２上に活性層３，及び上クラッド層４，５，
６を順に積層形成し、この上クラッド層４，５，６にエ
ッチングによりストライプ状のリッジ部を形成した後、
上記上クラッド層４，５，６の上記エッチングにより除
去され新たに露出した表面に、そのＡｌ組成比ｘが０な
いし０．３のＡｌx Ｇａ1-x Ａｓを成長させて緩衝層８
を形成し、つづいてこの緩衝層８上に、そのＡｌ組成比
ｙが０．５以上の第１導電型のＡｌy Ｇａ1-y Ａｓを上
記上クラッド層４，５，６の上記エッチングにより除去
された部分を埋め込むように成長させて電流ブロック層
９を形成するものである。これにより、リッジ部形成の
ためのエッチングによって新たに露出した上クラッド層
４，５，６の表面に最初に成長させる層はＡｌ組成比の
小さい（０〜０．３）ＡｌＧａＡｓまたはＧａＡｓとな
り、成長表面における３次元成長が抑制され、結晶欠陥
の少ない緩衝層８が形成される。従って、これにつづけ
て成長させるＡｌＧａＡｓ電流ブロック層９も、結晶欠
陥の少ない、良好な品質の結晶層となる。このため、電
流リークが抑制され、しきい電流の低い高効率な半導体
レーザ装置を歩留まり良く製造することができる。
【００４２】構成２．この発明の実施の形態１における
半導体レーザ装置の製造方法（請求項２）は、図１に示
すように、上記の構成１の半導体レーザ装置の製造方法
において、上記上クラッド層４，５，６が、上記活性層
３につづいて第１上クラッド層４、そのＡｌ組成比ｚが
０．６以上のＡｌz Ｇａ1-z Ａｓからなるエッチングス
トッパ層５、及びそのＡｌ組成比ｗが０．６以下のＡｌ
w Ｇａ1-w Ａｓからなる第２上クラッド層６を順次積層
することにより形成されており、上記ストライプ状のリ
ッジ部が、上記第２上クラッド層６の電流を流す部分以
外の部分を上記エッチングストッパ層５の表面が露出し
て停止する選択的なエッチングにより除去して形成され
るものである。これにより、リッジ部形成のためのエッ
チングの再現性、安定性が増すとともに、上記エッチン
グストッパ層５の表面，及び上記リッジ部側面に最初に
成長させる層はＡｌ組成比の小さい（０〜０．３）Ａｌ
ＧａＡｓまたはＧａＡｓとなり、成長表面における３次
元成長が抑制され、結晶欠陥の少ない緩衝層８が形成さ
れる。従って、これにつづけて成長させるＡｌＧａＡｓ
電流ブロック層９も、結晶欠陥の少ない、良好な品質の
結晶層となる。このため、電流リークが抑制され、しき
い電流の低い高効率な半導体レーザ装置を歩留まり良く
製造することができる。
【００４３】構成３．この発明の実施の形態１における
半導体レーザ装置の製造方法（請求項３）は、図１に示
すように、上記の構成１または２の半導体レーザ装置に
おいて、上記緩衝層８が、上記リッジ部，及び上記リッ
ジ部下における上記下クラッド層２、上記活性層３、上
記上クラッド層４，６、及び上記エッチングストッパ層
５の、上記活性層３から放射される光が分布する部分の
屈折率が、上記下クラッド層２、上記上クラッド層４，
６、上記緩衝層８，及び上記電流ブロック層９の、上記
活性層３から放射される光が分布する部分の両脇の部分
の屈折率より０．００７以上大きくなる厚さのうちの最
大の厚さ以下の厚さに形成されているものである。これ
により、活性層３から放射される光をリッジ部領域に有
効に閉じこめることができ、安定な横モードを有する半
導体レーザ装置を製造することができる。また、上記の
ように結晶欠陥の低減された緩衝層８が得られ、この緩
衝層８上に成長させる電流ブロック層９の結晶品質も向
上する。従って、電流リークが抑制され、しきい電流の
低い高効率な半導体レーザ装置を歩留まり良く製造する
ことができる。
【００４４】構成４．この発明の実施の形態１における
半導体レーザ装置の製造方法（請求項４）は、図１に示
すように、上記の構成３の半導体レーザ装置の製造方法
において、上記緩衝層８が、ＧａＡｓを２０ｎｍ以下の
厚さに成長させて形成されるものである。Ｇａのマイグ
レーション長はＡｌのそれより長いため、上記のように
緩衝層８にＧａＡｓを用いることにより、この層にＡｌ
ＧａＡｓを用いる場合より、この緩衝層の成長表面にお
ける３次元成長は抑制され、より結晶欠陥の低減された
緩衝層８が得られる。これにより、この緩衝層８上に成
長させる電流ブロック層９の結晶品質もさらに向上す
る。このため、電流リークが抑制され、しきい電流の低
い高効率な半導体レーザ装置を歩留まり良く製造するこ
とができる。また、上記ＧａＡｓ緩衝層８の厚さは、２
０ｎｍ以下であるから、上記活性層３から放射される光
が分布する部分の屈折率が、この部分の両脇の部分の屈
折率より０．００７以上大きくなり、このため、活性層
３から放射される光をリッジ部領域に有効に閉じこめる
ことができ、安定な横モードを有する半導体レーザ装置
を製造することができる。
【００４５】構成５．この発明の実施の形態１における
半導体レーザ装置の製造方法（請求項５）は、図１に示
すように、上記の構成１ないし４のいずれかの半導体レ
ーザ装置の製造方法において、上記緩衝層８が、そのＡ
ｌ組成比ｘが０ないし０．３のＡｌxＧａ1-x Ａｓを５
００℃以下の低い成長温度で成長させて形成されるもの
である。これにより、上記緩衝層８の成長に際して、そ
の成長表面における３次元成長をより抑制することがで
き、結晶欠陥の少ない緩衝層８が形成される。従って、
これにつづけて成長させるＡｌＧａＡｓ電流ブロック層
９も、結晶欠陥の少ない、良好な品質の結晶層となる。
このため、電流リークが抑制され、しきい電流の低い高
効率な半導体レーザ装置を歩留まり良く製造することが
できる。
【００４６】構成６．この発明の実施の形態１における
半導体レーザ装置（請求項９）は、図１，２に示すよう
に、下クラッド層２上に活性層３，及び上クラッド層
４，５，６を順に積層形成し、この上クラッド層４，
５，６にエッチングによりストライプ状のリッジ部を形
成した後、上記上クラッド層４，５，６の上記エッチン
グにより除去され新たに露出した表面に、そのＡｌ組成
比ｘが０ないし０．３のＡｌx Ｇａ1-x Ａｓを成長させ
て緩衝層８を形成し、つづいてこの緩衝層８上に、その
Ａｌ組成比ｙが０．５以上の第１導電型のＡｌy Ｇａ1-
y Ａｓを上記上クラッド層４，５，６の上記エッチング
により除去された部分を埋め込むように成長させて電流
ブロック層９を形成して作製されるものである。これに
より、リッジ部形成のためのエッチングによって新たに
露出した上クラッド層４，５，６の表面に最初に成長さ
せる層はＡｌ組成比の小さい（０〜０．３）ＡｌＧａＡ
ｓまたはＧａＡｓとなり、成長表面における３次元成長
が抑制され、結晶欠陥の少ない緩衝層８が形成される。
従って、これにつづけて成長させるＡｌＧａＡｓ電流ブ
ロック層９も、結晶欠陥の少ない、良好な品質の結晶層
となる。このため、電流リークが抑制され、しきい電流
の低い高効率な半導体レーザ装置を得ることができる。
【００４７】構成７．この発明の実施の形態１における
半導体レーザ装置（請求項１０）は、図１，２に示すよ
うに、上記の構成６の半導体レーザ装置において、上記
上クラッド層４，５，６が、上記活性層３につづいて第
１上クラッド層４、そのＡｌ組成比ｚが０．６以上のＡ
ｌz Ｇａ1-z Ａｓからなるエッチングストッパ層５、及
びそのＡｌ組成比ｗが０．６以下のＡｌw Ｇａ1-w Ａｓ
からなる第２上クラッド層６を順次積層することにより
形成されており、上記ストライプ状のリッジ部が、上記
第２上クラッド層６の電流を流す部分以外の部分を上記
エッチングストッパ層５の表面が露出して停止する選択
的なエッチングにより除去して形成されているものであ
る。これにより、上記エッチングストッパ層５の表面，
及び上記リッジ部側面に最初に成長させる層は、Ａｌ組
成比の小さい（０〜０．３）ＡｌＧａＡｓまたはＧａＡ
ｓとなり、成長表面における３次元成長が抑制され、結
晶欠陥の少ない緩衝層８が形成される。従って、これに
つづけて成長させるＡｌＧａＡｓ電流ブロック層９も、
結晶欠陥の少ない、良好な品質の結晶層となる。このた
め、電流リークが抑制され、しきい電流の低い高効率な
半導体レーザ装置を得ることができる。
【００４８】構成８．この発明の実施の形態１における
半導体レーザ装置（請求項１１）は、図１，２に示すよ
うに、上記の構成６または７の半導体レーザ装置におい
て、上記緩衝層８が、上記リッジ部及び上記リッジ部下
における上記下クラッド層２、上記活性層３、上記上ク
ラッド層４，６、及び上記エッチングストッパ層５の、
上記活性層３から放射される光が分布する部分の屈折率
が、上記下クラッド層２、上記活性層３、上記上クラッ
ド層４，６、上記緩衝層８、及び上記電流ブロック層９
の、上記活性層３から放射される光が分布する部分の両
脇の部分の屈折率より０．００７以上大きくなる厚さの
うちの最大の厚さ以下の厚さに形成されているものであ
る。これにより、活性層３から放射される光をリッジ部
領域に有効に閉じこめることができ、安定な横モードを
有する半導体レーザ装置を得ることができる。また、上
記のように結晶欠陥の低減された緩衝層８が得られ、こ
の緩衝層８上に成長させる電流ブロック層９の結晶品質
も向上する。従って、電流リークが抑制され、しきい電
流の低い高効率な半導体レーザ装置を得ることができ
る。
【００４９】構成９．この発明の実施の形態１における
半導体レーザ装置（請求項１２）は、図１，２に示すよ
うに、上記の構成８の半導体レーザ装置において、上記
緩衝層が、ＧａＡｓを２０ｎｍ以下の厚さに成長させて
形成されたものである。Ｇａのマイグレーション長はＡ
ｌのそれより長いため、上記のように緩衝層８にＧａＡ
ｓを用いることにより、この層にＡｌＧａＡｓを用いた
場合より、この緩衝層の成長表面における３次元成長は
抑制され、より結晶欠陥の低減された緩衝層８が得られ
る。これにより、この緩衝層８上に成長させる電流ブロ
ック層９の結晶品質もさらに向上する。このため、電流
リークが抑制され、しきい電流の低い高効率な半導体レ
ーザ装置を得ることができる。また、上記ＧａＡｓ緩衝
層８の厚さは、２０ｎｍ以下であるから、上記活性層３
から放射される光が分布する部分の屈折率が、この部分
の両脇の部分の屈折率より０．００７以上大きくなり、
このため、活性層３から放射される光をリッジ部領域に
有効に閉じこめることができ、安定な横モードを有する
半導体レーザ装置を得ることができる。
【００５０】実施例１．この発明の実施の形態１におけ
る一実施例について説明する。図１は本実施例１による
リッジ埋め込み型半導体レーザ装置の製造方法を示す断
面図である。まず、図１(a) に示すように、ｎ型ＧａＡ
ｓ基板１上に、有機金属気相成長（以後、ＭＯＣＶＤと
略記する）法により、厚さ１．５μｍのｎ型Ａｌ0.5 Ｇ
ａ0.5 Ａｓ下クラッド層２、厚さ１５ｎｍのＡｌ0.1 Ｇ
ａ0.9 Ａｓ活性層３、厚さ０．１μｍのｐ型Ａｌ0.5 Ｇ
ａ0.5 Ａｓ第１上クラッド層４、厚さ２０ｎｍのｐ型Ａ
ｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層５、厚さ１．
４μｍのｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ第２上クラッド層
６、厚さ０．５μｍのｐ型ＧａＡｓキャップ層７を順次
エピタキシャル成長させる。次に、上記ｐ型ＧａＡｓキ
ャップ層７上の全面に厚さ５０ｎｍのＳｉＯＮ膜をＣＶ
Ｄ法等を用いて被着させた後、写真製版とエッチングに
よりストライプ状の領域にＳｉＯＮ膜１３を残す。さら
に、図１(b) に示すように、このＳｉＯＮ膜をマスクと
して、酒石酸と過酸化水素の混合液からなるエッチング
液を用いて、ｐ型ＧａＡｓキャップ層７，及びｐ型Ａｌ
0.5 Ｇａ0.5 Ａｓ第２上クラッド層６を選択的にエッチ
ングする。このエッチングは、ｐ型Ａｌ0.7 Ｇａ0.3 Ａ
ｓエッチングストッパ層５の表面が露出した時点で自動
的に停止する。これにより、第２上クラッド層６，及び
キャップ層７からなるリッジ部が形成される。この後、
図１(c) に示すように、露出したエッチングストッパ層
５の表面，及び上記リッジ部の側面に、ＭＯＣＶＤ法に
より、厚さ２０ｎｍのｎ型ＧａＡｓ緩衝層８を成長さ
せ、つづけて厚さ１．９μｍのｎ型Ａｌ0.7 Ｇａ0.3 Ａ
ｓ電流ブロック層９を成長させて、キャップ層７，及び
第２上クラッド層６の上記エッチングで除去された部分
を埋め込む。次に、図１(d) に示すように、上記ＳｉＯ
Ｎ膜を除去した後、ＭＯＣＶＤ法により、全面に厚さ
２．５μｍのｐ型ＧａＡｓコンタクト層１０をエピタキ
シャル成長させる。最後に、ｎ型ＧａＡｓ基板裏面を研
削して基板厚を１００μｍ程度まで薄板化した後、コン
タクト層１０の表面に表面電極１１を、ＧａＡｓ基板１
の裏面に裏面電極１２を形成して、劈開等の方法でレー
ザ端面形成とチップ分離を行うことにより、図２に示す
リッジ埋め込み型半導体レーザ装置が作製される。
【００５１】本実施例１においては、Ａｌ0.7 Ｇａ0.3
Ａｓエッチングストッパ層５の表面にＧａＡｓ緩衝層８
を成長させており、前述のようにエピタキシャル成長表
面におけるＧａのマイグレーション長はＡｌのそれより
長いため、ＧａＡｓ緩衝層８は、従来のＡｌ0.7 Ｇａ0.
3 Ａｓ電流ブロック層より転位等の結晶欠陥の少ない、
良好な結晶品質を有する成長層となる。さらに、ｎ型Ｇ
ａＡｓ緩衝層８は、Ａｌを含んでおらず、その表面が大
気に曝されることもないため、この緩衝層上にｎ型Ａｌ
0.7 Ｇａ0.3 Ａｓ電流ブロック層９を成長させる際に
は、その成長表面における３次元成長の発生が抑制さ
れ、転位等の結晶欠陥の少ない良好な結晶品質を有する
電流ブロック層が得られる。
【００５２】上記の効果を直接確認するため、図３に示
す、ＧａＡｓ基板１上にｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッ
チングストッパ層５を成長させ、この層の表面を大気に
曝した後、本実施例のようにこの表面上にｎ型ＧａＡｓ
緩衝層８，及びｎ型Ａｌ0.7Ｇａ0.3 Ａｓ電流ブロック
層９を順次成長させ、さらにつづけて転位密度評価用Ｇ
ａＡｓ層１１０を成長させた試料(a) と、上記と同様に
大気に曝されたｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングス
トッパ層５の表面に、従来の図９に示した製造方法のよ
うに直接ｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層９を
成長させ、さらにつづけて転位密度評価用ＧａＡｓ層１
１０を成長させた試料(b) について、その表面（すなわ
ち転位密度評価用ＧａＡｓ層１１０の表面）モフォロジ
と、溶融ＫＯＨによって表面をエッチングすることによ
り生じたエッチピットを光学顕微鏡を用いて観察した。
エッチピットは結晶表面に現れた転位端に対応してお
り、単位面積当たりのエッチピットの数を計測すること
により、転位密度を知ることができる。転位密度評価用
ＧａＡｓ層１１０の表面モフォロジ，及びエッチピット
は、電流ブロック層９の表面モフォロジ，及び転位密度
を反映していると考えられる。この光学顕微鏡による観
察の結果を図４に示し、図４(a) は、本実施例の製造方
法により形成された図３(a) の試料の電流ブロック層の
表面モフォロジ，及びエッチピットを、図４(b) は、従
来の図９に示した製造方法により形成された図３(b) の
試料のそれを示す。この図から、これらの試料の電流ブ
ロック層の表面モフォロジ，及びエッチピット（転位密
度）は大きく異なることが確認できる。すなわち、従来
のものより本実施例の方が表面モフォロジは改善されて
おり、転位密度も従来のものは１×１０8 ｃｍ-2以上で
あるのに対して、本実施例によるものは１×１０5 ｃｍ
-2程度に低減されている。
【００５３】以上のように、本実施例の製造方法を用い
ることにより、電流ブロック層９の転位等の結晶欠陥が
低減され、この格子欠陥に起因するリーク電流を抑制す
ることができ、しきい電流の低い高効率な半導体レーザ
装置を作製することが可能となる。
【００５４】また、上記ＧａＡｓ緩衝層８を成長温度５
００℃以下で低温成長させることによって、その成長表
面での３次元成長をさらに抑制することができる。これ
により、ＧａＡｓ緩衝層，及びこの緩衝層上に成長させ
るＡｌＧａＡｓ電流ブロック層の転位等の結晶欠陥を低
減でき、これに起因する電流リークをさらに抑制でき
る。
【００５５】活性層から放射される光をリッジ部領域に
有効に閉じ込めるためには、リッジ部，及びリッジ部下
の下クラッド層、活性層、上クラッド層、及びエッチン
グストッパ層の、上記活性層から放射される光が分布す
る部分（以後、リッジ部領域と記す）の屈折率が、上記
下クラッド層、上記活性層、上記上クラッド層、上記緩
衝層、及び上記電流ブロック層の上記光が分布する部分
の両脇の部分（以後、リッジ部領域以外の領域と記す）
の屈折率より０．００７以上大きい必要がある。本実施
例においては、リッジ部の両脇にＧａＡｓ緩衝層８が形
成されており、上記のリッジ部領域以外の領域の屈折率
は、このＧａＡｓ緩衝層の層厚に依存する。リッジ部領
域の屈折率とリッジ部領域以外の領域の屈折率の差のＧ
ａＡｓ緩衝層厚依存性を図５に示す。（図におけるＡｌ
組成比ｘ＝０の曲線）この図からわかるように、上記の
リッジ部領域内外の屈折率の差が０．００７以上である
ためには、ＧａＡｓ緩衝層の層厚が２０ｎｍ以下である
ことが必要である。本実施例においては、ｎ型ＧａＡｓ
緩衝層８の厚さは２０ｎｍであり、上記の屈折率の条件
を満たしている。このため、活性層から放射される光を
有効にリッジ部領域に閉じ込めることができ、安定な横
モードを有する半導体レーザ装置を得ることができる。
【００５６】なお、緩衝層８にはＧａＡｓではなくＡｌ
組成比ｘが０＜ｘ≦０．３のＡｌxＧａ1-x Ａｓを用い
ても良い。この場合も、電流ブロック層の成長に関して
は上記と同様の効果が得られる。ただし、この場合のリ
ッジ部領域以外の領域の屈折率は緩衝層にＧａＡｓを用
いた場合より小さくなるため、リッジ部領域に光を有効
に閉じ込めるための最大の緩衝層厚は、上記の２０ｎｍ
より厚くなる。例えば、Ａｌ組成比ｘ＝０．２の場合、
図５（図中の破線）に示すように、この最大層厚は約２
８ｎｍとなる。これにより、緩衝層成長工程における層
厚の制御が容易となる。
【００５７】また、この緩衝層８は、導電型がｎ型でな
くｐ型であっても良く、さらに高抵抗層であっても良
い。
【００５８】また、上下クラッド層はＡｌ0.5 Ｇａ0.5
Ａｓからなるものとしたが、これはＩｎＧａＰ等の他の
半導体からなるものでも良い。また、活性層はＡｌ0.1
Ｇａ0.9 Ａｓからなるものとしたが、ＧａＡｓやＩｎＧ
ａＡｓ等の他の半導体からなるものでも良く、その構造
も単層ではなく、（多重）量子井戸構造等の多層構造で
あっても良い。
【００５９】また、エッチングストッパ層はＡｌ0.7 Ｇ
ａ0.3 Ａｓからなるものとしたが、これは他の半導体で
あっても、同様の機能を有する半導体であれば良い。さ
らに、エッチングストッパ層を用いない半導体レーザ装
置の製造方法に対しても、電流ブロック層がＡｌ組成比
ｘ≧０．５のＡｌx Ｇａ1-x Ａｓからなるものであれ
ば、本実施例で示した緩衝層を用いることにより同様の
効果が得られる。
【００６０】なお、リッジ部を形成するためのエッチン
グに用いるエッチング液は、酒石酸と過酸化水素の混合
液ではなく、クエン酸等の他の有機酸と過酸化水素の混
合液でもよい。
【００６１】実施の形態２． 構成１．この発明の実施の形態２における半導体レーザ
装置の製造方法（請求項６）は、図６に示すように、下
クラッド層２上に、活性層３、ＡｌＧａＡｓからなる第
１上クラッド層４、そのＡｌ組成比ｘが０より大きく
０．３以下のＡｌx Ｇａ1-x Ａｓからなる第１エッチン
グストッパ層１４、そのＡｌ組成比ｙが０．６以上のＡ
ｌy Ｇａ1-y Ａｓからなる第２エッチングストッパ層１
５、そのＡｌ組成比ｚが０．６以下のＡｌz Ｇａ1-z Ａ
ｓからなる第２上クラッド層６、及びキャップ層７を積
層形成した後、上記第２上クラッド層６の電流を流す部
分以外の部分を上記第２エッチングストッパ層１５の表
面が露出して停止する選択エッチングにより除去し、上
記第２エッチングストッパ層１５のその表面が露出した
部分を上記第１エッチングストッパ層１４の表面が露出
して停止する選択エッチングにより除去して、残された
第２上クラッド層６，及び第２エッチングストッパ層１
５からなるストライプ状のリッジ部を形成し、上記第２
上クラッド層６，及び上記第２エッチングストッパ層１
５の上記エッチングにより除去された部分を埋め込むよ
うに電流ブロック層９を形成するものである。これによ
り、この電流ブロック層９はＡｌ組成比の小さい（０よ
り大きく０．３以下）ＡｌＧａＡｓ第１エッチングスト
ッパ層１４上に成長することとなり、３次元成長が抑制
され、結晶欠陥の少ない、良好な品質の結晶層となる。
このため、電流リークが抑制され、しきい電流の低い高
効率な半導体レーザ装置を歩留まり良く製造することが
できる。
【００６２】構成２．この発明の実施の形態２における
半導体レーザ装置の製造方法（請求項７）は、図６に示
すように、上記の構成１の半導体レーザ装置の製造方法
において、上記第１エッチングストッパ層１４が、上記
活性層３から放射される光を吸収する最小の厚さより薄
い厚さに形成されているものである。これにより、上記
のように電流ブロック層９が結晶欠陥の少ない、良好な
品質の結晶層となり、電流リークが抑制されるととも
に、この第１エッチングストッパ層１４が活性層３から
の光を吸収することによるレーザ効率の低下，及びしき
い電流の増加を防止することができ、しきい電流の低い
高効率な半導体レーザ装置を、歩留まり良く製造するこ
とができる。
【００６３】構成３．この発明の実施の形態２における
半導体レーザ装置の製造方法（請求項８）は、図６に示
すように、上記の構成２の半導体レーザ装置の製造方法
において、上記第１エッチングストッパ層１４が、第２
導電型のＡｌ0.1 Ｇａ0.9 Ａｓを、１３ｎｍ以下の厚さ
に成長させて形成されたものである。これにより、上記
のように電流ブロック層９が結晶欠陥の少ない、良好な
品質の結晶層となり、電流リークが抑制されるととも
に、この第１エッチングストッパ層１４が活性層３から
の光を吸収することを防止することができ、これによる
レーザ効率の低下，及びしきい電流の増加を抑制するこ
とができる。また、第１エッチングストッパ層１４の厚
さを、従来のこの層にＧａＡｓを用いた場合の最大の厚
さ３ｎｍより厚い１３ｎｍ程度にすることができるた
め、上記第２エッチングストッパ層１５のエッチングに
おいて、この第１エッチングストッパ層１４の表層部分
がエッチングされても、それの全層がエッチング除去さ
れることにはならず、リッジ部の両脇の全領域において
第１エッチングストッパ層１４を保持することができ
る。また、第１エッチングストッパ層１４の層厚を上記
のように従来より厚くできるため、この層の成長工程に
おける層厚の制御は容易となる。これにより、しきい電
流の低い高効率な半導体レーザ装置を歩留まり良く製造
することができる。
【００６４】構成４．この発明の実施の形態２における
半導体レーザ装置（請求項１３）は、図６，７に示すよ
うに、下クラッド層２上に、活性層３、ＡｌＧａＡｓか
らなる第１上クラッド層４、そのＡｌ組成比ｘが０より
大きく０．３以下のＡｌx Ｇａ1-x Ａｓからなる第１エ
ッチングストッパ層１４、そのＡｌ組成比ｙが０．６以
上のＡｌy Ｇａ1-y Ａｓからなる第２エッチングストッ
パ層１５、そのＡｌ組成比ｚが０．６以下のＡｌz Ｇａ
1-z Ａｓからなる第２上クラッド層６、及びキャップ層
７を積層形成した後、上記第２上クラッド層６の電流を
流す部分以外の部分を上記第２エッチングストッパ層１
５の表面が露出して停止する選択エッチングにより除去
し、上記第２エッチングストッパ層１５のその表面が露
出した部分を上記第１エッチングストッパ層１４の表面
が露出して停止する選択エッチングにより除去して、残
された第２上クラッド層６，及び第２エッチングストッ
パ層１５からなるストライプ状のリッジ部を形成し、上
記第２上クラッド層６，及び上記第２エッチングストッ
パ層１４の上記エッチングにより除去された部分を埋め
込むように電流ブロック層９を形成して作製されるもの
である。これにより、この電流ブロック層９はＡｌ組成
比の小さい（０より大きく０．３以下）ＡｌＧａＡｓ第
１エッチングストッパ層１４上に成長することとなり、
３次元成長が抑制され、結晶欠陥の少ない、良好な品質
の結晶層となる。このため、電流リークが抑制され、し
きい電流の低い高効率な半導体レーザ装置を得ることが
できる。
【００６５】構成５．この発明の実施の形態２における
半導体レーザ装置（請求項１４）は、図６，７に示すよ
うに、上記の構成４の半導体レーザ装置において、上記
第１エッチングストッパ層１４が、上記活性層３から放
射される光を吸収する最小の厚さより薄い厚さに形成さ
れているものである。これにより、上記のように電流ブ
ロック層９が結晶欠陥の少ない、良好な品質の結晶層と
なり、電流リークが抑制されるとともに、この第１エッ
チングストッパ層１４が活性層からの光を吸収すること
を防止でき、これによる発光効率の低下，及びしきい電
流の増加を抑制することができる。このため、しきい電
流の低い高効率な半導体レーザ装置を得ることができ
る。
【００６６】構成６．この発明の実施の形態２における
半導体レーザ装置（請求項１５）は、図６，７に示すよ
うに、上記の構成５の半導体レーザ装置において、上記
第１エッチングストッパ層１４が、第２導電型のＡｌ0.
1 Ｇａ0.9 Ａｓを、１３ｎｍ以下の厚さに成長させて形
成されているものである。これにより、上記のように電
流ブロック層９が結晶欠陥の少ない、良好な品質の結晶
層となり、電流リークが抑制されるとともに、この第１
エッチングストッパ層１４が活性層からの光を吸収する
ことを防止でき、これによる発光効率の低下，及びしき
い電流の増加を防止することができる。これによって、
しきい電流の低い高効率な半導体レーザ装置を得ること
ができる。
【００６７】実施例２．この発明の実施の形態２におけ
る一実施例について説明する。図６は本実施例によるリ
ッジ埋め込み型半導体レーザ装置の製造方法を示す断面
図である。まず、図６(a) に示すように、ｎ型ＧａＡｓ
基板１上に、ＭＯＣＶＤ法により、厚さ１．５μｍのｎ
型Ａｌ0.5 Ｇａ0.5 Ａｓ下クラッド層２、厚さ１５ｎｍ
のＡｌ0.1 Ｇａ0.9 Ａｓ活性層３、厚さ０．１μｍのｐ
型Ａｌ0.5 Ｇａ0.5 Ａｓ第１上クラッド層４、厚さ１０
ｎｍのｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ第１エッチングストッ
パ層１４、厚さ２０ｎｍのｐ型Ａｌ0.7 Ｇａ0.3 Ａｓ第
２エッチングストッパ層１５、厚さ１．４μｍのｐ型Ａ
ｌ0.5 Ｇａ0.5 Ａｓ第２上クラッド層６、厚さ０．５μ
ｍのｐ型ＧａＡｓキャップ層７を順次エピタキシャル成
長させる。次に、上記ｐ型ＧａＡｓキャップ層７上の全
面に厚さ５０ｎｍのＳｉＯＮ膜をＣＶＤ法等を用いて被
着させた後、写真製版とエッチングによりストライプ状
の領域にＳｉＯＮ膜１３を残す。さらに、図６(b) に示
すように、このＳｉＯＮ膜をマスクとして、酒石酸と過
酸化水素の混合液からなるエッチング液を用いて、ｐ型
ＧａＡｓキャップ層７，及びｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ
第２上クラッド層６を選択的にエッチングする。このエ
ッチングは、ｐ型Ａｌ0.7 Ｇａ0.3 Ａｓ第２エッチング
ストッパ層１５の表面が露出した時点で自動的に停止す
る。次に、図６(c) に示すように、塩酸を用いてｐ型Ａ
ｌ0.7 Ｇａ0.3 Ａｓ第２エッチングストッパ層１５の露
出した領域を選択的にエッチングする。このエッチング
は、ｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ第１エッチングストッパ
層１４の表面が露出した時点で自動的に停止する。これ
により、第２エッチングストッパ層１５、第２上クラッ
ド層６、及びキャップ層７からなるリッジ部が形成され
る。この後、露出した第１エッチングストッパ層１４の
表面，及び上記リッジ部の側面に、ＭＯＣＶＤ法によ
り、厚さ１．９μｍのｎ型Ａｌ0.7 Ｇａ0.3 Ａｓ電流ブ
ロック層９を成長させて、キャップ層７、第２上クラッ
ド層６、及び第２エッチングストッパ層１５の上記エッ
チングで除去された部分を埋め込む。次に、図６(d) に
示すように、上記ＳｉＯＮ膜を除去した後、ＭＯＣＶＤ
法により、全面に厚さ２．５μｍのｐ型ＧａＡｓコンタ
クト層１０をエピタキシャル成長させる。最後に、ｎ型
ＧａＡｓ基板裏面を研削して基板厚を１００μｍ程度ま
で薄板化した後、コンタクト層１０の表面に表面電極１
１を、ＧａＡｓ基板１の裏面に裏面電極１２を形成し
て、劈開等の方法でレーザ端面形成とチップ分離を行う
ことにより、図７に示すリッジ埋め込み型半導体レーザ
装置が作製される。
【００６８】本実施例２においては、ｎ型Ａｌ0.7 Ｇａ
0.3 Ａｓ電流ブロック層９は、リッジ部形成のためのエ
ッチングにより露出したｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ第１
エッチングストッパ層１４の表面，及び上記リッジ部の
側面に成長する。この第１エッチングストッパ層のＡｌ
組成比は０．１であり、従来の図９に示した製造方法に
おけるエッチングストッパ層５のＡｌ組成比０．７と比
較して十分に小さい。従って、リッジ部形成のためのエ
ッチング時に大気に曝された後、Ａｌ0.1 Ｇａ0.9 Ａｓ
第１エッチングストッパ層１４上に電流ブロック層を再
成長させる際の成長表面における３次元成長は、従来の
図９に示した製造方法による場合より抑制され、転位等
の結晶欠陥の低減された電流ブロック層が得られる。す
なわち、この点に関しては、従来の図１０に示した製造
方法と同様の効果が得られる。しかし、従来の図１０に
示した製造方法においては、第１エッチングストッパ層
にＧａＡｓを用いているのに対して、本実施例において
は、これよりバンドギャップの広いＡｌ0.1 Ｇａ0.9 Ａ
ｓを用いているため、活性層から放射される光を吸収し
ない最大の第１エッチングストッパ層厚が、従来は３ｎ
ｍであったものが、本実施例では１３ｎｍと厚くなる。
すなわち、本実施例においては、第１エッチングストッ
パ層の層厚を従来より厚い１３ｎｍ程度にすることがで
きるため、上記第２エッチングストッパ層のエッチング
において、この第１エッチングストッパ層が若干エッチ
ングされても、従来の図１０に示した製造方法を用いた
場合に発生し易かった、第１エッチングストッパ層の全
層がエッチング除去されるという現象はほとんど起き
ず、リッジ部の両脇の全領域において第１エッチングス
トッパ層を保持することができる。さらに、このように
第１エッチングストッパ層の最大層厚が厚いため、この
層の成長工程における層厚の制御が従来より容易とな
る。以上述べたように、本実施例によれば、電流ブロッ
ク層における転位等の結晶欠陥に起因した電流リークが
低減され、第１電流ブロック層による光の吸収の無い半
導体レーザ装置を安定な工程により作製することが可能
となる。すなわち、しきい電流の低い高効率な半導体レ
ーザ装置を歩留まり良く製造することができる。
【００６９】なお、第１エッチングストッパ層にはＡｌ
0.1 Ｇａ0.9 Ａｓ層を用いているが、この層はＡｌ組成
比ｘが０＜ｘ≦０．３のＡｌx Ｇａ1-x Ａｓ層であれば
良い。ただし、この際、第１エッチングストッパ層厚
は、図８に示すように、そのＡｌ組成比ｘによって決ま
る、活性層からの光を吸収しない最大層厚以下となるよ
うにする。
【００７０】また、電流ブロック層はＡｌ0.7 Ｇａ0.3
Ａｓからなるものとしたが、これはＩｎＧａＰ等の他の
半導体からなるものでも良い。また、活性層はＡｌ0.1
Ｇａ0.9 Ａｓからなるものとしたが、ＧａＡｓやＩｎＧ
ａＡｓ等の他の半導体からなるものでも良く、その構造
も単層ではなく、（多重）量子井戸構造等の多層構造で
あっても良い。
【００７１】なお、リッジ部を形成するためのエッチン
グに用いるエッチング液は、酒石酸と過酸化水素の混合
液ではなく、クエン酸等の他の有機酸と過酸化水素の混
合液でもよい。
【００７２】実施の形態３． 構成１．この発明の実施の形態３における半導体レーザ
装置の製造方法（請求項１６）は、図９に示すように、
ダブルヘテロ構造を有するＳＡＳ（Self-Aligned Struc
ture）型半導体レーザ装置の製造方法において、第１導
電型のＧａＡｓ基板１上に、上記第１導電型のＡｌＧａ
Ａｓ下クラッド層２２，ＡｌＧａＡｓ活性層２３，上記
第１導電型と逆の第２導電型のＡｌＧａＡｓ第１上クラ
ッド層２４，そのＡｌ組成比ｘが上記第１上クラッド層
のＡｌ組成比より小さくかつ０＜ｘ＜０．３であり量子
効果により上記活性層と同等以上のバンドギャップを持
つ膜厚に設定された上記第２導電型のＡｌx Ｇａ1-x Ａ
ｓ保護層２５，そのＡｌ組成比が上記保護層のＡｌ組成
比ｘより大きい上記第１導電型のＡｌＧａＡｓ電流ブロ
ック層２６，及び上記第２導電型のＧａＡｓキャップ層
２７を順次形成し、この後、上記ＧａＡｓキャップ層２
７上に、ストライプ状の開口部を有する被覆膜３０を形
成し、この被覆膜３０をマスクとして、該被覆膜開口部
領域の上記ＧａＡｓキャップ層２７，及び上記ＡｌＧａ
Ａｓ電流ブロック層２６を上記Ａｌx Ｇａ1-xＡｓ保護
層２５の表面が露出するまでエッチングしてストライプ
溝４０を形成し、この後上記被覆膜３０を除去し、さら
に上記ストライプ溝４０を含む全面に、そのＡｌ組成比
が上記保護層２５のＡｌ組成比ｘより大きい上記第２導
電型のＡｌＧａＡｓ第２上クラッド層２８，及び上記第
２導電型のＧａＡｓコンタクト層２９を順次形成するも
のである。これにより、Ａｌx Ｇａ1-x Ａｓ保護層２５
を、量子効果により活性層と同等以上のバンドギャップ
を有する膜厚まで薄くしても、その膜厚を従来のＧａＡ
ｓ保護層（図２０の３５）の膜厚より厚くすることがで
き、ＡｌＧａＡｓ電流ブロック層２６のエッチング除去
の後にも、制御性よくＡｌＧａＡｓ保護層２５を残すこ
とができ、その上に転位の少ない結晶性の良好なＡｌＧ
ａＡｓ第２上クラッド層２８を再現性よく再成長させる
ことができる。従って、ＡｌＧａＡｓ第２上クラッド層
２８における転位等の欠陥の発生を抑制することがで
き、このような欠陥に起因するレーザ特性の劣化を防止
することができる。
【００７３】構成２．この発明の実施の形態３における
半導体レーザ装置（請求項２２）は、図９，１０に示す
ように、ダブルヘテロ構造を有するＳＡＳ型半導体レー
ザ装置において、第１導電型のＧａＡｓ基板１上に、第
１導電型のＡｌＧａＡｓ下クラッド層２２，ＡｌＧａＡ
ｓ活性層２３，上記第１導電型とは逆の第２導電型のＡ
ｌＧａＡｓ第１上クラッド層２４，そのＡｌ組成比ｘが
上記第１上クラッド層のＡｌ組成比より小さくかつ０＜
ｘ＜０．３であり量子効果により上記活性層と同等以上
のバンドギャップを持つ膜厚に設定された上記第２導電
型のＡｌx Ｇａ1-x Ａｓ保護層２５，そのＡｌ組成比が
上記保護層のＡｌ組成比ｘより大きい上記第１導電型の
ＡｌＧａＡｓ電流ブロック層２６，及び上記第２導電型
のＧａＡｓキャップ層２７を順次形成し、ストライプ状
の領域の上記ＧａＡｓキャップ層２７，及び上記ＡｌＧ
ａＡｓ電流ブロック層２６を上記Ａｌx Ｇａ1-x Ａｓ保
護層２５表面が露出するまでエッチングしてストライプ
溝４０を形成し、上記ストライプ溝４０を含む全面に、
そのＡｌ組成比が上記保護層２５のＡｌ組成比ｘより大
きい上記第２導電型のＡｌＧａＡｓ第２上クラッド層２
８，及び上記第２導電型のＧａＡｓコンタクト層２９を
順次形成して作製されるものである。これにより、Ａｌ
x Ｇａ1-x Ａｓ保護層２５を、量子効果により活性層２
３と同等以上のバンドギャップを有する膜厚まで薄くし
ても、その膜厚を従来のＧａＡｓ保護層（図２０の３
５）の膜厚より厚くすることができ、ＡｌＧａＡｓ電流
ブロック層２６のエッチング除去の後にも、制御性よく
ＡｌＧａＡｓ保護層２５を残すことができ、その上に転
位の少ない結晶性の良好なＡｌＧａＡｓ第２上クラッド
層２８を再現性よく再成長させることができる。従っ
て、ＡｌＧａＡｓ第２上クラッド層２８における転位等
の欠陥の発生を抑制することができ、このような欠陥に
起因するレーザ特性の劣化を防止することができる。
【００７４】実施例３．この発明の実施の形態３におけ
る一実施例について説明する。図９は、本実施例３によ
るダブルヘテロ構造を有する発振波長が０．７８〜０．
８１μｍ近傍のＳＡＳ型半導体レーザ装置の製造工程を
示す断面図である。図９において、１はｎ型ＧａＡｓ基
板、２２はｎ型Ａｌ0.55Ｇａ0.45Ａｓ下クラッド層
（１．５μｍ）、２３はＡｌ0.12Ｇａ0.88Ａｓ活性層
（１２ｎｍ）、２４はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１上
クラッド層（０．２μｍ）、２５はｐ型Ａｌ0.15Ｇａ0.
85Ａｓ保護層（５ｎｍ）、２６はｎ型Ａｌ0.75Ｇａ0.25
Ａｓ電流ブロック層（１．０μｍ）、２７はｐ型ＧａＡ
ｓキャップ層（０．１μｍ）、２８はｐ型Ａｌ0.55Ｇａ
0.45Ａｓ第２上クラッド層（１．３μｍ）、２９はｐ型
ＧａＡｓコンタクト層（２μｍ）、３０はレジスト膜、
４０はストライプ溝である。ここで、（）内は各層の膜
厚である。
【００７５】次に図９に従って本実施例３によるＳＡＳ
型半導体レーザ装置の製造方法について説明する。ま
ず、図９(a) に示すように、ｎ型ＧａＡｓ基板１上に、
ｎ型Ａｌ0.55Ｇａ0.45Ａｓ下クラッド層２２、Ａｌ0.12
Ｇａ0.88Ａｓ活性層２３、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
１上クラッド層２４、ｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層
２５、ｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層２６、
ｐ型ＧａＡｓキャップ層２７を順次有機金属気相成長
（ＭＯＣＶＤ）法等の結晶成長法により形成する。ここ
で、ｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５は、例えば５
ｎｍと前述の量子効果によりＡｌ0.12Ｇａ0.88Ａｓ活性
層２３と同等以上のバンドギャップを持つ膜厚に設定さ
れている。次に、図９(b) に示すように、写真製版によ
りストライプ状の開口部を有するレジスト膜３０を形成
する。次に、図９(c) に示すように、レジスト膜３０を
マスクにして、上記レジスト膜の開口部領域のｐ型Ｇａ
Ａｓキャップ層２７とｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブ
ロック層２６をｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５の
表面が露出するまでエッチングして、ストライプ溝４０
を形成する。ここで、ｐ型ＧａＡｓキャップ層２７のエ
ッチングは、例えば、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ＝１：３０
の混合液のようにＧａＡｓ＞＞ＡｌＧａＡｓのエッチン
グレートを有するエッチング液で、ｎ型Ａｌ0.75Ｇａ0.
25Ａｓ電流ブロック層２６のエッチングは、例えば、Ｈ
ＣｌのようにＡｌＧａＡｓ＞＞ＧａＡｓのエッチングレ
ートを有するエッチング液で行なうことにより、上記ｐ
型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５の表面が露出する深
さに制御性よくストライプ溝４０を形成することができ
る。次に、図９(d) に示すように、レジスト膜３０を除
去した後、全面にｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラ
ッド層２８とｐ型ＧａＡｓコンタクト層２９を順次ＭＯ
ＣＶＤ法等の結晶成長法により形成する。最後に、ｎ型
ＧａＡｓ基板１の裏面を研削して基板厚を１００μｍ程
度まで薄板化した後、コンタクト層２９の表面に表面電
極１１を、ＧａＡｓ基板１の裏面に裏面電極１２を形成
して、劈開等の方法でレーザ端面形成とチップ分離を行
うことにより、図１０に示すＳＡＳ型半導体レーザ装置
が作製される。
【００７６】なお、上記の半導体レーザ装置の製造方法
において、ストライプ溝４０形成のためのエッチングマ
スクとしてレジスト膜３０を用いたが、これにはＳｉＯ
Ｎ膜等の絶縁膜を用いてもよい。
【００７７】また、ストライプ溝４０を形成するための
エッチング液として、ＧａＡｓキャップ層２７のエッチ
ングには、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ＝１：３０の混合液を
用いたが、これはエッチングレートがＧａＡｓ＞＞Ａｌ
ＧａＡｓの条件を満たせば他のエッチング液であっても
よい。また、Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層２６
のエッチングには、ＨＣｌを用いたが、これもエッチン
グレートがＡｌＧａＡｓ＞＞ＧａＡｓの条件を満たせば
他のエッチング液であってもよい。
【００７８】また、ストライプ溝４０を形成するための
エッチングとしては、上記のようなウェットエッチング
でなく、ドライエッチングを用いてもよい。
【００７９】図１１は、ＧａＡｓ基板１上に上記第１上
クラッド層２４に相当するｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ
層、上記保護層２５に相当するｐ型Ａｌx Ｇａ1-x Ａｓ
層、上記電流ブロック層２６に相当するｎ型Ａｌ0.7 Ｇ
ａ0.3 Ａｓを順次形成し、ＨＣｌによりｎ型Ａｌ0.7 Ｇ
ａ0.3 Ａｓを除去した後、ＧａＡｓ層を再成長させ、こ
のＧａＡｓ再成長層の表面を溶融ＫＯＨによりエッチン
グ処理して、ＥＰＤ評価（エッチピット密度の評価）の
ための光学顕微鏡観察を行なった結果を示す図である。
上記のｐ型Ａｌx Ｇａ1-x Ａｓ層としては、ＧａＡｓ：
膜厚２ｎｍ、Ａｌ0.15Ｇａ0.85Ａｓ：膜厚５ｎｍ、Ａｌ
0.20Ｇａ0.80Ａｓ：膜厚１０ｎｍの３種類の層を用い
た。上記３種類のＡｌx Ｇａ1-x Ａｓ層の膜厚は、前述
の量子効果により、波長が０．７８μｍのレーザ光を吸
収しないように設定されている。図１１において、(a)
がＧａＡｓ：２ｎｍを用いた場合、(b) がＡｌ0.15Ｇａ
0.85Ａｓ：５ｎｍを用いた場合、(c) がＡｌ0.20Ｇａ0.
80Ａｓ：１０ｎｍを用いた場合の観察結果を示してい
る。図からわかるように、ｐ型Ａｌx Ｇａ1-x Ａｓ層と
してＡｌ0.15Ｇａ0.85Ａｓ：５ｎｍとＡｌ0.20Ｇａ0.80
Ａｓ：１０ｎｍを用いた場合には、ＧａＡｓ再成長層の
ＥＰＤ（エッチピット密度）は２０００／ｃｍ2 以下で
あったが、ｐ型Ａｌx Ｇａ1-x Ａｓ層としてＧａＡｓ：
２ｎｍを用いた場合には、ＥＰＤは４×１０4 ／ｃｍ2
とＡｌ0.5 Ｇａ0.5 Ａｓ層上に直接再成長した場合と同
等であった。以上のことから、３ｎｍ以下の非常に膜厚
が薄いｐ型ＧａＡｓ保護層２５を用いた場合には、ｎ型
Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層２６をエッチング
除去する際に、ＧａＡｓ保護層２５が同時に除去されて
しまうことがあるが、膜厚５ｎｍ程度のｐ型Ａｌ0.15Ｇ
ａ0.85Ａｓ保護層２５を用いた場合には、ｎ型Ａｌ0.75
Ｇａ0.25Ａｓ電流ブロック層２６のエッチング除去の後
にも、制御性よくｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５
を残すことができ、その上に転位の少ない結晶性のよい
ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２８を制御
性よく形成することができることがわかる。
【００８０】本実施例３においては、保護層２５とし
て、膜厚３ｎｍ以下の従来のＧａＡｓ保護層より厚い膜
厚５ｎｍのｐ型Ａｌ0.15Ｇａ0.85Ａｓ層を用いているた
め、ｎ型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層２６のエ
ッチング除去の後にも、制御性よくｐ型Ａｌ0.15Ｇａ0.
85Ａｓ保護層２５を残すことができ、その上に転位の少
ない結晶性の良好なｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上ク
ラッド層２８を再現性よく再成長させることができる。
これにより、Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２
８における転位等の欠陥の発生を抑制することができ、
レーザ特性の劣化を防止することができる。
【００８１】なお、Ａｌx Ｇａ1-x Ａｓ保護層２５のＡ
ｌ組成比ｘを０．１５としたが、これは上クラッド層２
４に比べて小さい，０＜ｘ＜０．３，の範囲に設定すれ
ばよい。
【００８２】また、保護層２５以外のＡｌＧａＡｓ層の
Ａｌ組成比も、上記の値以外であってもよい。
【００８３】また、Ａｌx Ｇａ1-x Ａｓ保護層２５の膜
厚を５ｎｍとしたが、これは量子効果によりＡｌＧａＡ
ｓ活性層２３と同等以上のバンドギャップを持つ膜厚に
設定すればよい。
【００８４】実施の形態４． 構成１．この発明の実施の形態４における半導体レーザ
装置の製造方法（請求項１７）は、図１２に示すよう
に、ダブルヘテロ構造を有するＳＡＳ型半導体レーザ装
置の製造方法において、第１導電型のＧａＡｓ基板１上
に、上記第１導電型のＡｌＧａＡｓ下クラッド層２２、
ＡｌＧａＡｓ活性層２３，上記第１導電型とは逆の第２
導電型のＡｌＧａＡｓ第１上クラッド層２３，そのＡｌ
組成比ｘが上記第１上クラッド層のＡｌ組成比より小さ
くかつ０＜ｘ＜０．３であり量子効果により上記活性層
と同等以上のバンドギャップを持つ膜厚に設定された上
記第２導電型のＡｌx Ｇａ1-x Ａｓ保護層２５，そのＡ
ｌ組成比が上記保護層のＡｌ組成比ｘより大きい上記第
２導電型のＡｌＧａＡｓエッチングストッパ層３２，上
記第１導電型のＧａＡｓ電流ブロック層３３，及び上記
第２導電型のＧａＡｓキャップ層２７を順次形成し、さ
らに上記ＧａＡｓキャップ層２７上に、ストライプ状の
開口部を有する被覆膜３０を形成した後、上記被覆膜３
０をマスクとして、該被覆膜開口部領域の上記ＧａＡｓ
キャップ層２７，及び上記ＧａＡｓ電流ブロック層３３
を上記ＡｌＧａＡｓエッチングストッパ層３２の表面が
露出するまでエッチングし、さらに上記ＡｌＧａＡｓエ
ッチングストッパ層３２を上記Ａｌx Ｇａ1-x Ａｓ保護
層２５の表面が露出するまでエッチングしてストライプ
溝４０を形成し、この後上記被覆膜３０を除去して、上
記ストライプ溝４０を含む全面に、そのＡｌ組成比が上
記保護層２５のＡｌ組成比ｘより大きい上記第２導電型
のＡｌＧａＡｓ第２上クラッド層２８、上記第２導電型
のＧａＡｓコンタクト層２９を順次形成するものであ
る。このように、電流ブロック層３３をＧａＡｓ層と
し、この層をＡｌＧａＡｓエッチングストッパ層３２上
に形成するようにしたため、ＧａＡｓ電流ブロック層３
３をＡｌＧａＡｓエッチングストッパ層３２に対して十
分に大きな選択比を有するエッチングにより選択的に除
去することが可能となり、このエッチングの再現性、安
定性を向上させることができる。また、上記の実施の形
態３と同様に保護層２５の膜厚を従来のＧａＡｓ保護層
（図２０の３５）の膜厚より厚くすることができるだけ
でなく、ＡｌＧａＡｓエッチングストッパ層３２の膜厚
を電流ブロック層３３の膜厚に対して十分薄くすること
により、このエッチングストッパ層３２をこの層よりＡ
ｌ組成比の小さいＡｌＧａＡｓ保護層２５に対して選択
的にエッチングする際に、そのエッチング時間を短くす
ることができ、このエッチングに際して、保護層２５を
も同時にエッチングする可能性を上記の実施の形態３よ
りさらに小さくすることができる。このため、エッチン
グストッパ層３２のエッチング除去の後にも、制御性よ
くＡｌＧａＡｓ保護層２５を残すことができ、その上に
転位の少ない結晶性の良好なＡｌＧａＡｓ第２上クラッ
ド層２８を再現性よく再成長させることができる。これ
により、上記の実施の形態３よりさらに、ＡｌＧａＡｓ
第２上クラッド層２８における転位等の欠陥の発生を抑
制することができ、このような欠陥に起因するレーザ特
性の劣化を防止することができる。
【００８５】構成２．この発明の実施の形態４における
半導体レーザ装置（請求項２３）は、図１２，１３に示
すように、ダブルヘテロ構造を有するＳＡＳ型半導体レ
ーザ装置において、第１導電型のＧａＡｓ基板１上に、
上記第１導電型のＡｌＧａＡｓ下クラッド層２２，Ａｌ
ＧａＡｓ活性層２３，上記第１導電型とは逆の第２導電
型のＡｌＧａＡｓ第１上クラッド層２４，そのＡｌ組成
比ｘが上記第１上クラッド層のＡｌ組成比より小さくか
つ０＜ｘ＜０．３であり量子効果により上記活性層と同
等以上のバンドギャップを持つ膜厚に設定された上記第
２導電型のＡｌx Ｇａ1-x Ａｓ保護層２５，そのＡｌ組
成比が上記保護層のＡｌ組成比ｘより大きい上記第２導
電型のＡｌＧａＡｓエッチングストッパ層３２，上記第
１導電型のＧａＡｓ電流ブロック層３３，及び上記第２
導電型のＧａＡｓキャップ層２７を形成し、ストライプ
状の領域の上記ＧａＡｓキャップ層２７，及び上記Ａｌ
ＧａＡｓ電流ブロック層３３を上記ＡｌＧａＡｓエッチ
ングストッパ層３２表面が露出するまでエッチングし、
さらに上記ＡｌＧａＡｓエッチングストッパ層３２を上
記Ａｌx Ｇａ1-x Ａｓ保護層２５表面が露出するまでエ
ッチングしてストライプ溝４０を形成し、上記ストライ
プ溝４０を含む全面に、そのＡｌ組成比が上記保護層の
Ａｌ組成比ｘより大きい上記第２導電型のＡｌＧａＡｓ
第２上クラッド層２８，及び上記第２導電型のＧａＡｓ
コンタクト層２９を順次形成して作製されるものであ
る。このように、電流ブロック層３３をＧａＡｓ層と
し、この層をＡｌＧａＡｓエッチングストッパ層３２上
に形成するようにしたため、ＧａＡｓ電流ブロック層３
３をＡｌＧａＡｓエッチングストッパ層３２に対して十
分に大きな選択比を有するエッチングにより選択的に除
去することが可能となり、このエッチングの再現性、安
定性を向上させることができる。また、上記の実施の形
態３と同様に保護層２５の膜厚を従来のＧａＡｓ保護層
（図２０の３５）の膜厚より厚くすることができるだけ
でなく、ＡｌＧａＡｓエッチングストッパ層３２の膜厚
を電流ブロック層３３の膜厚に対して十分薄くすること
により、このエッチングストッパ層３２をこの層よりＡ
ｌ組成比の小さいＡｌＧａＡｓ保護層２５に対して選択
的にエッチングする際に、そのエッチング時間を短くす
ることができ、このエッチングに際して、保護層２５を
も同時にエッチングする可能性を上記の実施の形態３よ
りさらに小さくすることができる。このため、エッチン
グストッパ層３２のエッチング除去の後にも、制御性よ
くＡｌＧａＡｓ保護層２５を残すことができ、その上に
転位の少ない結晶性の良好なＡｌＧａＡｓ第２上クラッ
ド層２８を再現性よく再成長させることができる。これ
により、上記の実施の形態３よりさらに、ＡｌＧａＡｓ
第２上クラッド層２８における転位等の欠陥の発生を抑
制することができ、このような欠陥に起因するレーザ特
性の劣化を防止することができる。
【００８６】実施例４．この発明の実施の形態４におけ
る一実施例について説明する。図１２は、本実施例４に
よるダブルヘテロ構造を有する発振波長が０．７８〜
０．８１μｍ近傍のＳＡＳ型半導体レーザ装置の製造工
程を示す断面図である。図１２において、１はｎ型Ｇａ
Ａｓ基板、２２はｎ型Ａｌ0.55Ｇａ0.45Ａｓ下クラッド
層（１．５μｍ）、２３はＡｌ0.12Ｇａ0.88Ａｓ活性層
（１２ｎｍ）、２４はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１上
クラッド層（０．２μｍ）、２５はｐ型Ａｌ0.15Ｇａ0.
85Ａｓ保護層（５ｎｍ）、２７はｐ型ＧａＡｓキャップ
層（０．１μｍ）、２８はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
２上クラッド層（１．３μｍ）、２９はｐ型ＧａＡｓコ
ンタクト層（２μｍ）、３０はレジスト膜、３２はｐ型
Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層（５ｎ
ｍ）、３３はｎ型ＧａＡｓ電流ブロック層（１．０μ
ｍ）である。ここで、（）内は各層の膜厚である。
【００８７】次に図１２に従って、本実施例４によるＳ
ＡＳ型半導体レーザ装置の製造方法を説明する。まず、
図１２(a) に示すように、ｎ型ＧａＡｓ基板１上に、ｎ
型Ａｌ0.55Ｇａ0.45Ａｓ下クラッド層２２、Ａｌ0.12Ｇ
ａ0.88Ａｓ活性層２３、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１
上クラッド層２４、ｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２
５、ｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層３
２、ｎ型ＧａＡｓ電流ブロック層３３、ｐ型ＧａＡｓキ
ャップ層２７を順次ＭＯＣＶＤ法等の結晶成長法により
形成する。ここで、ｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２
５の膜厚は、例えば５ｎｍと量子効果によりＡｌ0.12Ｇ
ａ0.88Ａｓ活性層２３と同等以上のバンドギャップを持
つ値に設定されている。次に、図１２(b) に示すよう
に、写真製版によりストライプ状の開口部を有するレジ
スト膜３０を形成する。次に、図１２(c) に示すよう
に、レジスト膜３０をマスクにして、ｐ型Ａｌ0.15Ｇａ
0.85Ａｓ保護層２５の表面が露出するまでｐ型ＧａＡｓ
キャップ層２７，ｎ型ＧａＡｓ電流ブロック層３３，及
びｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層３２
をエッチングする。ここで、ｐ型ＧａＡｓキャップ層２
７とｎ型ＧａＡｓ電流ブロック層３３のエッチングは、
例えば、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ＝１：３０の混合液のよ
うにＧａＡｓ＞＞ＡｌＧａＡｓのエッチングレートを有
するエッチング液で行い、ｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエ
ッチングストッパ層３２のエッチングは、例えば、ＨＣ
ｌのようにＡｌＧａＡｓ＞＞ＧａＡｓのエッチングレー
トを有するエッチング液で行なうことにより、上記ｐ型
Ａｌ0.15Ｇａ0.85Ａｓ保護層２５が露出する深さに制御
性よくストライプ溝４０を形成することができる。次
に、図１２(d) に示すように、レジスト膜３０を除去し
た後、全面にｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド
層２８とｐ型ＧａＡｓコンタクト層２９を順次ＭＯＣＶ
Ｄ法等の結晶成長法により形成する。最後に、ｎ型Ｇａ
Ａｓ基板１の裏面を研削して基板厚を１００μｍ程度ま
で薄板化した後、コンタクト層２９の表面に表面電極１
１を、ＧａＡｓ基板１の裏面に裏面電極１２を形成し
て、劈開等の方法でレーザ端面形成とチップ分離を行う
ことにより、図１３に示すＳＡＳ型半導体レーザ装置が
作製される。
【００８８】なお、上記の半導体レーザ装置の製造方法
において、ストライプ溝４０形成のためのエッチングマ
スクとしてレジスト膜３０を用いたが、これにはＳｉＯ
Ｎ膜等の絶縁膜を用いてもよい。
【００８９】また、ストライプ溝４０を形成するための
エッチング液として、ＧａＡｓキャップ層２７，及びＧ
ａＡｓ電流ブロック層３３のエッチングには、ＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ2 ＝１：３０の混合液を用いたが、これはエ
ッチングレートがＧａＡｓ＞＞ＡｌＧａＡｓの条件を満
たせば他のエッチング液であってもよい。また、Ａｌ0.
7 Ｇａ0.3 Ａｓエッチングストッパ層３２のエッチング
には、ＨＣｌを用いたが、これはエッチングレートがＡ
ｌＧａＡｓ＞＞ＧａＡｓの条件を満たせば他のエッチン
グ液であってもよい。
【００９０】また、ストライプ溝４０を形成するための
エッチングとしては、上記のようなウェットエッチング
でなく、ドライエッチングを用いてもよい。
【００９１】本実施例４においては、電流ブロック層３
３をｎ型ＧａＡｓ層とし、このＧａＡｓ電流ブロック層
３３をＡｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層３２
上に形成するようにしたため、上記のようにＧａＡｓ電
流ブロック層３３は、Ａｌの組成比の大きなＡｌ0.7 Ｇ
ａ0.3 Ａｓエッチングストッパ層３２に対して十分に大
きな選択比を有するエッチングにより選択的に除去する
ことが可能となり、このエッチングの再現性、安定性を
向上させることができる。また、保護層２５として従来
の膜厚３ｎｍ以下のＧａＡｓ保護層より厚い膜厚５ｎｍ
のｐ型Ａｌ0.15Ｇａ0.85Ａｓ層を用いているだけでな
く、Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層３２
は、その膜厚が５ｎｍと電流ブロック層３３の膜厚１．
０μｍと比較して十分薄いため、このエッチングストッ
パ層３２をｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５に対し
て選択的にエッチングする際に、そのエッチング時間が
短くて済み、このエッチングに際して、保護層２５をも
同時にエッチングする可能性を上記実施例３よりさらに
小さくすることができる。従って、エッチングストッパ
層３２のエッチング除去の後にも、制御性よくｐ型Ａｌ
0.15Ｇａ0.85Ａｓ保護層２５を残すことができ、その上
に転位の少ない結晶性の良好なｐ型Ａｌ0.55Ｇａ0.45Ａ
ｓ第２上クラッド層２８を再現性よく再成長させること
ができる。これにより、上記実施例３よりさらに、Ａｌ
0.55Ｇａ0.45Ａｓ第２上クラッド層２８における転位等
の欠陥の発生を抑制することができ、このような欠陥に
起因するレーザ特性の劣化を防止することができる。
【００９２】なお、Ａｌx Ｇａ1-x Ａｓ保護層２５のＡ
ｌ組成比ｘを０．１５としたが、これは上クラッド層２
４に比べて小さい，０＜ｘ＜０．３，の範囲に設定すれ
ばよい。
【００９３】また、保護層２５以外のＡｌＧａＡｓ層の
Ａｌ組成比も、上記の値以外であってもよい。
【００９４】また、Ａｌx Ｇａ1-x Ａｓ保護層２５の膜
厚を５ｎｍとしたが、これは量子効果によりＡｌＧａＡ
ｓ活性層２３と同等以上のバンドギャップを持つ膜厚に
設定すればよい。
【００９５】実施の形態５． 構成１．この発明の実施の形態５における半導体レーザ
装置の製造方法（請求項１９）は、図１４に示すよう
に、上記の実施の形態３の構成１の半導体レーザ装置の
製造方法において、上記ストライプ溝４０を形成した
後、上記ＡｌＧａＡｓ第２上クラッド層２８，及び上記
ＧａＡｓコンタクト層２９を形成する前に、上記ＡｌＧ
ａＡｓ第２上クラッド層２８よりＡｌ組成比の小さい上
記第２導電型のＡｌＧａＡｓバッファ層３４を形成する
ようにしたものである。このように、ＡｌＧａＡｓ保護
層２５上に、マイグレーション長が短いＡｌの組成比が
この保護層２５より大きいＡｌＧａＡｓ第２上クラッド
層２８を直接再成長するのではなく、まずこの第２上ク
ラッド層よりＡｌ組成比の小さいＡｌＧａＡｓバッファ
層３４を再成長させ、このバッファ層３４上に上記第２
上クラッド層２８を成長させるようにしているため、バ
ッファ層３４における転位の発生を第２上クラッド層２
８を直接保護層２５上に再成長させた場合の第２上クラ
ッド層における転位の発生より抑制することができる。
従って、上記の実施の形態３よりさらに効果的に、この
バッファ層３４上に成長させるＡｌＧａＡｓ第２上クラ
ッド層２８とＧａＡｓコンタクト層２９における転位等
の欠陥の発生を抑制することができ、このような欠陥に
起因するレーザ特性の劣化を防止することができる。
【００９６】構成２．この発明の実施の形態５における
半導体レーザ装置（請求項２４）は、図１４，１５に示
すように、上記の実施の形態３の構成２の半導体レーザ
装置において、上記ストライプ溝４０を形成した後、上
記ＡｌＧａＡｓ第２上クラッド層２８を形成する前に、
上記ＡｌＧａＡｓ第２上クラッド層２８よりＡｌ組成比
の小さい上記第２導電型のＡｌＧａＡｓバッファ層３４
を形成する工程を含む工程により作製されるものであ
る。このように、ＡｌＧａＡｓ保護層２５上に、マイグ
レーション長が短いＡｌの組成比がこの保護層２５より
大きいＡｌＧａＡｓ第２上クラッド層２８を直接再成長
するのではなく、まずこの第２上クラッド層２８よりＡ
ｌ組成比の小さいＡｌＧａＡｓバッファ層３４を再成長
させ、このバッファ層３４上に上記第２上クラッド層２
８を成長させるようにしているため、バッファ層３４に
おける転位の発生を第２上クラッド層２８を直接保護層
２５上に再成長させた場合の第２上クラッド層における
転位発生より抑制することができる。従って、上記の実
施の形態３よりさらに効果的に、このバッファ層３４上
に成長させるＡｌＧａＡｓ第２上クラッド層２８とＧａ
Ａｓコンタクト層２９における転位等の欠陥の発生を抑
制することができ、このような欠陥に起因するレーザ特
性の劣化を防止することができる。
【００９７】実施例５．この発明の実施の形態５におけ
る一実施例について説明する。図１４は、本実施例５に
よるダブルヘテロ構造を有する発振波長が０．７８〜
０．８１μｍ近傍のＳＡＳ型半導体レーザ装置の製造工
程を示す断面構造図である。図１４において、１はｎ型
ＧａＡｓ基板、２２はｎ型Ａｌ0.55Ｇａ0.45Ａｓ下クラ
ッド層（１．５μｍ）、２３はＡｌ0.12Ｇａ0.88Ａｓ活
性層（１２ｎｍ）、２４はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
１上クラッド層（０．２μｍ）、２５はｐ型Ａｌ0.15Ｇ
ａ0.85Ａｓ保護層（５ｎｍ）、２６はｎ型Ａｌ0.75Ｇａ
0.25Ａｓ電流ブロック層（１．０μｍ）、２７はｐ型Ｇ
ａＡｓキャップ層（０．１μｍ）、２８はｐ型Ａｌ0.55
Ｇａ0.45Ａｓ第２上クラッド層（１．３μｍ）、２９は
ｐ型ＧａＡｓコンタクト層（２μｍ）、３０はレジスト
膜、３４はｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ層（５ｎ
ｍ）である。ここで、（）内は各層の膜厚である。
【００９８】次に図１４に従って、本実施例５によるＳ
ＡＳ型半導体レーザ装置の製造方法を説明する。図１４
(a) 〜(c) に示す工程は、上記実施例３の図９(a) 〜
(c) に示す工程と同様であり、図１４(c) において、そ
の底にｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２５が露出した
ストライプ溝４０がエッチングにより形成されている。
そして、図１４(d) に示すように、レジスト膜３０を除
去した後、全面にｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ層
３４、ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２
８、及びｐ型ＧａＡｓコンタクト層２９を順次ＭＯＣＶ
Ｄ法等の結晶成長法により形成する。ここで、ｐ型Ａｌ
0.15Ｇａ0.85Ａｓ保護層５とｐ型Ａｌ0.25Ｇａ0.75Ａｓ
バッファ層３４の膜厚は、ともに前述の量子効果等によ
りＡｌ0.12Ｇａ0.88Ａｓ活性層２３と同等以上のバンド
ギャップを持つ膜厚に設定されている。最後に、ｎ型Ｇ
ａＡｓ基板１の裏面を研削して基板厚を１００μｍ程度
まで薄板化した後、コンタクト層２９の表面に表面電極
１１を、ＧａＡｓ基板１の裏面に裏面電極１２を形成し
て、劈開等の方法でレーザ端面形成とチップ分離を行う
ことにより、図１５に示すＳＡＳ型半導体レーザ装置が
作製される。
【００９９】本実施例５においては、ｐ型Ａｌ0.15Ｇａ
0.85Ａｓ保護層２５上に、マイグレーション長が短いＡ
ｌの組成比の大きいｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上ク
ラッド層２８を直接再成長するのではなく、まずＡｌ組
成比の小さいｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ層３４
を再成長させ、このバッファ層３４上に上記第２上クラ
ッド層２８を成長させるようにしているため、バッファ
層３４における転位の発生を第２上クラッド層２８を直
接保護層２５上に再成長させた場合の第２上クラッド層
における転位の発生より抑制することができる。従っ
て、上記実施例３よりさらに効果的に、このバッファ層
３４上に成長させるｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上ク
ラッド層２８とｐ型ＧａＡｓコンタクト層２９における
転位等の欠陥の発生を抑制することができ、このような
欠陥に起因するレーザ特性の劣化を防止することができ
る。
【０１００】なお、Ａｌx Ｇａ1-x Ａｓ保護層２５のＡ
ｌ組成比ｘを０．１５としたが、これは上クラッド層２
４に比べて小さい，０＜ｘ＜０．３，の範囲に設定すれ
ばよい。
【０１０１】また、ＡｌＧａＡｓバッファ層３４のＡｌ
組成比を０．２５としたが、これはＡｌＧａＡｓ第２上
クラッド層２８のＡｌ組成比より小さければよい。
【０１０２】また、保護層２５，バッファ層３４以外の
ＡｌＧａＡｓ層のＡｌ組成比も、上記の値以外であって
もよい。
【０１０３】また、Ａｌx Ｇａ1-x Ａｓ保護層２５の膜
厚を５ｎｍとしたが、これは量子効果によりＡｌＧａＡ
ｓ活性層２３と同等以上のバンドギャップを持つ膜厚に
設定すればよい。
【０１０４】また、ＡｌＧａＡｓバッファ層３４の膜厚
も５ｎｍとしたが、これも量子効果によりＡｌＧａＡｓ
活性層２３と同等以上のバンドギャップを持つ膜厚に設
定すればよい。
【０１０５】実施の形態６． 構成１．この発明の実施の形態６における半導体レーザ
装置の製造方法（請求項１９）は、図１６に示すよう
に、上記の実施の形態４の構成１の半導体レーザ装置の
製造方法において、上記ストライプ溝４０を形成した
後、上記ＡｌＧａＡｓ第２上クラッド層２８，及び上記
ＧａＡｓコンタクト層２９を形成する前に、上記ＡｌＧ
ａＡｓ第２上クラッド層２８よりＡｌ組成比の小さい上
記第２導電型のＡｌＧａＡｓバッファ層３４を形成する
ようにしたものである。このため、上記の実施の形態４
と同様に、ＡｌＧａＡｓエッチングストッパ層３２を用
いることにより、ストライプ溝４０形成のためのエッチ
ング後に再現性よくＡｌＧａＡｓ保護層２５を残すこと
ができるだけでなく、ＡｌＧａＡｓ保護層２５上に、第
２上クラッド層２８よりＡｌ組成比の小さいＡｌＧａＡ
ｓバッファ層３４を再成長させ、このバッファ層３４上
に上記第２上クラッド層２８を成長させるようにしてい
るため、バッファ層３４における転位の発生を第２上ク
ラッド層２８を直接保護層２５上に再成長させた場合の
第２上クラッド層における転位の発生より抑制すること
ができる。従って、上記の実施の形態４よりさらに効果
的に、このバッファ層３４上に成長させるＡｌ0.55Ｇａ
0.45Ａｓ第２上クラッド層２８とｐ型ＧａＡｓコンタク
ト層２９における転位等の欠陥の発生を抑制することが
でき、このような欠陥に起因するレーザ特性の劣化を防
止することができる。
【０１０６】構成２．この発明の実施の形態６における
半導体レーザ装置（請求項２４）は、図１６，１７に示
すように、上記の実施の形態４の構成２の半導体レーザ
装置において、上記ストライプ溝４０を形成した後、上
記ＡｌＧａＡｓ第２上クラッド層２８を形成する前に、
上記ＡｌＧａＡｓ第２上クラッド層２８よりＡｌ組成比
の小さい上記第２導電型のＡｌＧａＡｓバッファ層３４
を形成する工程を含む工程により作製されるものであ
る。このため、上記の実施の形態４と同様に、ＡｌＧａ
Ａｓエッチングストッパ層３２を用いることにより、ス
トライプ溝４０形成のためのエッチング後に再現性よく
ＡｌＧａＡｓ保護層２５を残すことができるだけでな
く、ＡｌＧａＡｓ保護層２５上に、第２上クラッド層２
８よりＡｌ組成比の小さいＡｌＧａＡｓバッファ層３４
を再成長させ、このバッファ層３４上に上記第２上クラ
ッド層２８を成長させるようにしているため、バッファ
層３４における転位の発生を第２上クラッド層２８を直
接保護層２５上に再成長させた場合の第２上クラッド層
における転位の発生より抑制することができる。従っ
て、上記の実施の形態４よりさらに効果的に、このバッ
ファ層３４上に成長させたＡｌＧａＡｓ第２上クラッド
層２８とＧａＡｓコンタクト層２９における転位等の欠
陥の発生を抑制することができ、このような欠陥に起因
するレーザ特性の劣化を防止することができる。
【０１０７】実施例６．この発明の実施の形態６におけ
る一実施例について説明する。図１６は、本実施例６に
よるダブルヘテロ構造を有する発振波長が０．７８〜
０．８１μｍ近傍のＳＡＳ型半導体レーザ装置の製造工
程を示す断面構造図である。図１６において、１はｎ型
ＧａＡｓ基板、２２はｎ型Ａｌ0.55Ｇａ0.45Ａｓ下クラ
ッド層（１．５μｍ）、２３はＡｌ0.12Ｇａ0.88Ａｓ活
性層（１２ｎｍ）、２４はｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
１上クラッド層（０．２μｍ）、２５はｐ型Ａｌ0.15Ｇ
ａ0.85Ａｓ保護層（５ｎｍ）、２７はｐ型ＧａＡｓキャ
ップ層（０．１μｍ）、２８はｐ型Ａｌ0.55Ｇａ0.45Ａ
ｓ第２上クラッド層（１．３μｍ）、２９はｐ型ＧａＡ
ｓコンタクト層（２μｍ）、３０はレジスト膜、３２は
ｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層（５ｎ
ｍ）、３３はｎ型ＧａＡｓ電流ブロック層（１．０μ
ｍ）、３４はｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ層（５
ｎｍ）である。ここで、（）内は各層の膜厚である。
【０１０８】次に図１６に従って、本実施例６によるＳ
ＡＳ型半導体レーザ装置の製造方法を説明する。図１６
(a) 〜(c) に示す工程は、上記実施例４の図１２(a) 〜
(c)に示す工程と同様のものであり、図１６(c) に示す
工程においては、その底にｐ型Ａｌ0.15Ｇａ0.85Ａｓ保
護層２５が露出した前述のストライプ溝４０が形成され
る。次に、図１６(d) に示すように、レジスト膜３０を
除去した後、全面にｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ
層３４，ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２
８，及びｐ型ＧａＡｓコンタクト層２９を順次ＭＯＣＶ
Ｄ法等の結晶成長法により形成する。ここで、ｐ型Ａｌ
0.15Ｇａ0.85Ａｓ保護層２５とｐ型Ａｌ0.25Ｇａ0.75Ａ
ｓバッファ層３４の膜厚は、ともに量子効果等によりＡ
ｌ0.12Ｇａ0.88Ａｓ活性層３と同等以上のバンドギャッ
プを持つ膜厚に設定されている。最後に、ｎ型ＧａＡｓ
基板１の裏面を研削して基板厚を１００μｍ程度まで薄
板化した後、コンタクト層２９の表面に表面電極１１
を、ＧａＡｓ基板１の裏面に裏面電極１２を形成して、
劈開等の方法でレーザ端面形成とチップ分離を行うこと
により、図１７に示すＳＡＳ型半導体レーザ装置が作製
される。
【０１０９】本実施例６においては、上記実施例４と同
様にｐ型Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層３
２を用いることにより、ストライプ溝４０形成のための
エッチング後に再現性よくＡｌ0.15Ｇａ0.85Ａｓ保護層
２５を残すことができ、Ａｌ0.55Ｇａ0.45Ａｓ第１上ク
ラッド層２４が露出することを防止することができるだ
けでなく、上記実施例５と同様に、Ａｌ0.15Ｇａ0.85Ａ
ｓ保護層２５上に、Ａｌ組成比の小さいＡｌ0.25Ｇａ0.
75Ａｓバッファ層３４を再成長させ、このバッファ層３
４上に上記第２上クラッド層２８を成長させるようにし
ているため、バッファ層３４における転位の発生を第２
上クラッド層２８を直接保護層２５上に再成長させた場
合の第２上クラッド層における転位の発生より抑制する
ことができる。すなわち、上記実施例４，５よりさらに
効果的に、Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２８
とｐ型ＧａＡｓコンタクト層２９における転位等の欠陥
の発生を抑制することができ、このような欠陥に起因す
るレーザ特性の劣化を防止することができる。
【０１１０】なお、Ａｌx Ｇａ1-x Ａｓ保護層２５のＡ
ｌ組成比ｘを０．１５としたが、これは上クラッド層２
４に比べて小さい，０＜ｘ＜０．３，の範囲に設定すれ
ばよい。
【０１１１】また、ＡｌＧａＡｓバッファ層３４のＡｌ
組成比を０．２５としたが、これはＡｌＧａＡｓ第２上
クラッド層２８のＡｌ組成比より低ければよい。
【０１１２】また、保護層２５，バッファ層３４以外の
ＡｌＧａＡｓ層のＡｌ組成比も、上記の値以外であって
もよい。
【０１１３】また、Ａｌx Ｇａ1-x Ａｓ保護層２５の膜
厚を５ｎｍとしたが、これは量子効果によりＡｌＧａＡ
ｓ活性層２３と同等以上のバンドギャップを持つ膜厚に
設定すればよい。
【０１１４】また、ＡｌＧａＡｓバッファ層３４の膜厚
も５ｎｍとしたが、これも量子効果によりＡｌＧａＡｓ
活性層２３と同等以上のバンドギャップを持つ膜厚に設
定すればよい。
【０１１５】実施の形態７． 構成１．この発明の実施の形態７における半導体レーザ
装置の製造方法（請求項２０）は、図９，１２に示した
上記の実施の形態３または４の半導体レーザ装置の製造
方法において、上記ストライプ溝４０を形成した後、上
記ＡｌＧａＡｓ第２上クラッド層２８，及び上記ＧａＡ
ｓコンタクト層２９を形成する前に、気相中で上記Ａｌ
1-x Ｇａx Ａｓ保護層２５表面をクリーニングするよう
にしたものである。このため、この保護層２５表面に存
在する不純物層を除去することができ、これにより、こ
のクリーニングを行わない場合と比較して、より効果的
に、保護層２５上に成長するＡｌＧａＡｓ第２上クラッ
ド層２８，及びＧａＡｓコンタクト層２９における転位
等の欠陥の発生を抑制することができ、このような欠陥
に起因するレーザ特性の劣化を防止することができる。
【０１１６】構成２．この発明の実施の形態７における
半導体レーザ装置の製造方法（請求項２１）は、図１
４，１６に示した上記の実施の形態５，６の半導体レー
ザ装置の製造方法において、上記ストライプ溝４０を形
成した後、上記ＡｌＧａＡｓバッファ層３４を形成する
前に、気相中で上記Ａｌ1-x Ｇａx Ａｓ保護層２５表面
をクリーニングするようにしたものである。このため、
この保護層２５表面に存在する不純物層を除去すること
ができ、これにより、このクリーニングを行わない場合
と比較して、より効果的に、保護層２５上に成長するＡ
ｌＧａＡｓバッファ層３４，ＡｌＧａＡｓ第２上クラッ
ド層２８，及びＧａＡｓコンタクト層２９における転位
等の欠陥の発生を抑制することができ、このような欠陥
に起因するレーザ特性の劣化を防止することができる。
【０１１７】実施例７．この発明の実施の形態７におけ
る一実施例について説明する。本実施例７によるダブル
ヘテロ構造を有する発振波長が０．７８〜０．８１μｍ
近傍のＳＡＳ型半導体レーザ装置の製造方法は、上記実
施例３〜６において、ストライプ溝４０形成のためのエ
ッチングの後、ＨＣｌガスにより気相中でストライプ溝
４０の底に露出したｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層２
５表面をクリーニングし、続いてこの保護層２５上にｐ
型Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２８もしくは
ｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ層３４を成長させる
ものである。
【０１１８】本実施例７においては、上記のようにＡｌ
0.15Ｇａ0.85Ａｓ保護層２５表面をＨＣｌガスによりク
リーニングしているため、この保護層表面に存在する不
純物層を除去することができる。これにより、このクリ
ーニングを行わない場合と比較して、より効果的に、保
護層２５上に成長するＡｌ0.25Ｇａ0.75Ａｓバッファ層
３４，Ａｌ0.55Ｇａ0.45Ａｓ第２上クラッド層２８，及
びｐ型ＧａＡｓコンタクト層２９における転位等の欠陥
の発生を抑制することができ、このような欠陥に起因す
るレーザ特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施例１によるリッジ埋め込み型
半導体レーザ装置の製造方法を示す断面図である。
【図２】 この発明の実施例１によるリッジ埋め込み型
半導体レーザ装置を示す断面図である。
【図３】 Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層
の大気に曝された表面上に成長したＧａＡｓ緩衝層／Ａ
ｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層／転位密度評価用Ｇ
ａＡｓ層積層構造（図３(a) ），及びＡｌ0.7 Ｇａ0.3
Ａｓ電流ブロック層／転位密度評価用ＧａＡｓ層積層構
造（図３(b) ）の断面図である。
【図４】 電流ブロック層の表面モフォロジ，及びこの
層の表面を溶融ＫＯＨでエッチングした後のエッチピッ
トを光学顕微鏡により観察した結果を示す図で、実施例
１の製造方法により形成された図３(a) の試料について
の観察結果（図４(a) ），及び従来の図９に示した製造
方法により形成された図３(b) の試料についての観察結
果（図４(b) ）を示す図である。
【図５】 この発明の実施例１における、Ａｌx Ｇａ1-
x Ａｓ緩衝層のＡｌ組成比x が０，及び０．２の場合の
層厚と、リッジ部領域の屈折率とリッジ部領域以外の領
域の屈折率の差との関係を示す図である。
【図６】 この発明の実施例２によるリッジ埋め込み型
半導体レーザ装置の製造方法を示す断面図である。
【図７】 この発明の実施例２によるリッジ埋め込み型
半導体レーザ装置を示す断面図である。
【図８】 この発明の実施例２におけるＡｌx Ｇａ1-x
Ａｓ第１エッチングストッパ層のＡｌ組成比x と活性層
からの光を吸収しない最大の層厚との関係を示す図であ
る。
【図９】 この発明の実施例３によるＳＡＳ型半導体レ
ーザ装置の製造方法を示す断面図である。
【図１０】 この発明の実施例３によるＳＡＳ型半導体
レーザ装置を示す断面図である。
【図１１】 ＧａＡｓ基板上に第１上クラッド層に相当
するｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ層、保護層に相当するｐ
型Ａｌx Ｇａ1-x Ａｓ層、電流ブロック層に相当するｎ
型Ａｌ0.7 Ｇａ0.3 Ａｓを順次形成し、ＨＣｌによりｎ
型Ａｌ0.7 Ｇａ0.3 Ａｓを除去した後、ＧａＡｓ層を再
成長させ、このＧａＡｓ再成長層の表面を溶融ＫＯＨに
よりエッチングした後のエッチピットを光学顕微鏡によ
り観察した結果を示す図で、上記のｐ型Ａｌx Ｇａ1-x
Ａｓ層として、膜厚２ｎｍのＧａＡｓ層を用いた試料に
ついての観察結果（図１１(a) ）、膜厚５ｎｍのＡｌ0.
15Ｇａ0.85Ａｓ層を用いた試料についての観察結果（図
１１(b) ）、膜厚１０ｎｍのＡｌ0.20Ｇａ0.80Ａｓを用
いた試料についての観察結果（図１１(c) ）を示す図で
ある。
【図１２】 この発明の実施例４によるＳＡＳ型半導体
レーザ装置の製造方法を示す断面図である。
【図１３】 この発明の実施例４によるＳＡＳ型半導体
レーザ装置を示す断面図である。
【図１４】 この発明の実施例５によるＳＡＳ型半導体
レーザ装置の製造方法を示す断面図である。
【図１５】 この発明の実施例５によるＳＡＳ型半導体
レーザ装置を示す断面図である。
【図１６】 この発明の実施例６によるＳＡＳ型半導体
レーザ装置の製造方法を示す断面図である。
【図１７】 この発明の実施例６によるＳＡＳ型半導体
レーザ装置を示す断面図である。
【図１８】 従来のリッジ埋め込み型半導体レーザ装置
の製造方法を示す断面図である。
【図１９】 従来のＧａＡｓ第１エッチングストッパ層
を有するリッジ埋め込み型半導体レーザ装置の製造方法
を示す断面図である。
【図２０】 従来のＳＡＳ型半導体レーザ装置の製造方
法を示す断面図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板、２ ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ
下クラッド層、３ Ａｌ0.1 Ｇａ0.9 Ａｓ活性層、４
ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ第１上クラッド層、５ ｐ型
Ａｌ0.7 Ｇａ0.3 Ａｓエッチングストッパ層、６ ｐ型
Ａｌ0.5 Ｇａ0.5 Ａｓ第２上クラッド層、７ ｐ型Ｇａ
Ａｓキャップ層、８ ｎ型ＧａＡｓ緩衝層、９ ｎ型Ａ
ｌ0.7 Ｇａ0.3 Ａｓ電流ブロック層、１０ ｐ型ＧａＡ
ｓコンタクト層、１１ 表面電極、１２ 裏面電極、１
３ ＳｉＯＮ膜、１４ ｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ第１
エッチングストッパ層、１５ ｐ型Ａｌ0.7 Ｇａ0.3 Ａ
ｓ第２エッチングストッパ層、２２ ｎ型Ａｌ0.55Ｇａ
0.45Ａｓ下クラッド層、２３ Ａｌ0.12Ｇａ0.88Ａｓ活
性層、２４ ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第１上クラッド
層、２５ ｐ型Ａｌ0.15Ｇａ0.85Ａｓ保護層、２６ ｎ
型Ａｌ0.75Ｇａ0.25Ａｓ電流ブロック層、２７ ｐ型Ｇ
ａＡｓキャップ層、２８ ｐ型Ａｌ0.55Ｇａ0.45Ａｓ第
２上クラッド層、２９ ｐ型ＧａＡｓコンタクト層、３
０ レジスト膜（被覆膜）、３２ ｐ型Ａｌ0.7 Ｇａ0.
3 Ａｓエッチングストッパ層、３３ｎ型ＧａＡｓ電流ブ
ロック層、３４ ｐ型Ａｌ0.25Ｇａ0.75Ａｓバッファ
層、３５ ｐ型ＧａＡｓ保護層、４０ ストライプ溝、
１１０ 転位密度評価用ＧａＡｓ層、１１４ ｐ型Ｇａ
Ａｓ第１エッチングストッパ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三橋 豊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 梶川 靖友 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 唐木田 昇市 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 大倉 裕二 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電型の半導体からなる下クラッ
    ド層上に、活性層、及び上記第１導電型と逆の第２の導
    電型の半導体からなる上クラッド層を順次形成する工程
    と、 上記上クラッド層の電流を流す部分以外の部分を所定の
    深さだけエッチングにより除去して、残された上クラッ
    ド層からストライプ状のリッジ部を形成する工程と、 上記上クラッド層の上記エッチングにより除去され新た
    に露出した表面に、そのＡｌ組成比ｘが０ないし０．３
    のＡｌx Ｇａ1-x Ａｓを成長させて緩衝層を、つづいて
    この緩衝層上に、そのＡｌ組成比ｙが０．５以上の第１
    導電型のＡｌyＧａ1-y Ａｓを上記上クラッド層の上記
    エッチングにより除去された部分を埋め込むように成長
    させて電流ブロック層を形成する工程とを含むことを特
    徴とする半導体レーザ装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体レーザ装置の製
    造方法において、 上記上クラッド層を形成する工程は、上記活性層につづ
    いて第１上クラッド層、そのＡｌ組成比z が０．６以上
    のＡｌz Ｇａ1-z Ａｓからなるエッチングストッパ層、
    及びそのＡｌ組成比ｗが０．６以下のＡｌw Ｇａ1-w Ａ
    ｓからなる第２上クラッド層を順次積層形成するもので
    あり、 上記ストライプ状のリッジ部を形成する工程は、上記第
    ２上クラッド層の電流を流す部分以外の部分を上記エッ
    チングストッパ層の表面が露出して停止するエッチング
    により除去して、残された第２上クラッド層から上記ス
    トライプ状のリッジ部を形成するものであることを特徴
    とする半導体レーザ装置の製造方法。
  3. 【請求項３】 請求項１または２に記載の半導体レーザ
    装置の製造方法において、 上記緩衝層を形成する工程は、該緩衝層を、上記リッジ
    部及び上記リッジ部下における上記下クラッド層、上記
    活性層、上記上クラッド層及び上記エッチングストッパ
    層の、上記活性層から放射される光が分布する部分の屈
    折率が、上記下クラッド層、上記活性層、上記上クラッ
    ド層、上記緩衝層及び上記電流ブロック層の、上記活性
    層から放射される光が分布する部分の両脇の部分の屈折
    率より０．００７以上大きくなる厚さのうちの最大の厚
    さ以下の厚さに形成するものであることを特徴とする半
    導体レーザ装置の製造方法。
  4. 【請求項４】 請求項３に記載の半導体レーザ装置の製
    造方法において、 上記緩衝層を形成する工程は、ＧａＡｓを、２０ｎｍ以
    下の厚さに成長させるものであることを特徴とする半導
    体レーザ装置の製造方法。
  5. 【請求項５】 請求項１ないし４のいずれかに記載の半
    導体レーザ装置の製造方法において、 上記緩衝層を形成する工程は、そのＡｌ組成比ｘが０な
    いし０．３のＡｌx Ｇａ1-x Ａｓを５００℃以下の成長
    温度で成長させるものであることを特徴とする半導体レ
    ーザ装置の製造方法。
  6. 【請求項６】 第１の導電型の半導体からなる下クラッ
    ド層上に、活性層、上記第１導電型と逆の第２の導電型
    のＡｌＧａＡｓからなる第１上クラッド層、そのＡｌ組
    成比ｘが０より大きく０．３以下の上記第２導電型のＡ
    ｌx Ｇａ1-xＡｓからなる第１エッチングストッパ層、
    そのＡｌ組成比ｙが０．６以上の上記第２導電型のＡｌ
    y Ｇａ1-y Ａｓからなる第２エッチングストッパ層、そ
    のＡｌ組成比z が０．６以下の上記第２導電型のＡｌz
    Ｇａ1-z Ａｓからなる第２上クラッド層、及び上記第２
    導電型の半導体からなるキャップ層を順次形成する工程
    と、 上記第２上クラッド層の電流を流す部分以外の部分を上
    記第２エッチングストッパ層の表面が露出して停止する
    エッチングにより除去した後、上記第２エッチングスト
    ッパ層のその表面が露出した部分を上記第１エッチング
    ストッパ層の表面が露出して停止するエッチングにより
    除去して、残された第２上クラッド層及び第２エッチン
    グストッパ層からストライプ状のリッジ部を形成する工
    程と、 上記第２上クラッド層及び上記第２エッチングストッパ
    層の上記エッチングにより除去された部分を埋め込むよ
    うに電流ブロック層を形成する工程とを含むことを特徴
    とする半導体レーザ装置の製造方法。
  7. 【請求項７】 請求項６に記載の半導体レーザ装置の製
    造方法において、 上記第１エッチングストッパ層を形成する工程は、該第
    １エッチングストッパ層を上記活性層から放射される光
    を吸収する最小の厚さより薄い厚さに形成するものであ
    ることを特徴とする半導体レーザ装置の製造方法。
  8. 【請求項８】 請求項７に記載の半導体レーザ装置の製
    造方法において、 上記第１エッチングストッパ層を形成する工程は、第２
    導電型のＡｌ0.1 Ｇａ0.9 Ａｓを、１３ｎｍ以下の厚さ
    に成長させるものであることを特徴とする半導体レーザ
    装置の製造方法。
  9. 【請求項９】 第１の導電型の半導体からなる下クラッ
    ド層上に、活性層、及び上記第１導電型と逆の第２の導
    電型の半導体からなる上クラッド層を順次形成し、 上記上クラッド層の電流を流す部分以外の部分を所定の
    深さだけエッチングにより除去して、残された上クラッ
    ド層からストライプ状のリッジ部を形成し、 上記上クラッド層の上記エッチングにより除去され新た
    に露出した表面に、そのＡｌ組成比ｘが０ないし０．３
    のＡｌx Ｇａ1-x Ａｓを成長させて緩衝層を、つづいて
    この緩衝層上に、そのＡｌ組成比ｙが０．５以上の第１
    導電型のＡｌyＧａ1-y Ａｓを上記上クラッド層の上記
    エッチングにより除去された部分を埋め込むように成長
    させて電流ブロック層を形成して作製されることを特徴
    とする半導体レーザ装置。
  10. 【請求項１０】 請求項９に記載の半導体レーザ装置に
    おいて、 上記上クラッド層の形成は、上記活性層につづいて第１
    上クラッド層、そのＡｌ組成比z が０．６以上のＡｌz
    Ｇａ1-z Ａｓからなるエッチングストッパ層、及びその
    Ａｌ組成比ｗが０．６以下のＡｌw Ｇａ1-w Ａｓからな
    る第２上クラッド層を順次積層形成するものであり、 上記ストライプ状のリッジ部の形成は、上記第２上クラ
    ッド層の電流を流す部分以外の部分を上記エッチングス
    トッパ層の表面が露出して停止するエッチングにより除
    去して、残された第２上クラッド層から上記ストライプ
    状のリッジ部を形成するものであることを特徴とする半
    導体レーザ装置。
  11. 【請求項１１】 請求項９または１０に記載の半導体レ
    ーザ装置において、 上記緩衝層は、上記リッジ部及び上記リッジ部下におけ
    る上記下クラッド層、上記活性層、上記上クラッド層及
    び上記エッチングストッパ層の、上記活性層から放射さ
    れる光が分布する部分の屈折率が、上記下クラッド層、
    上記活性層、上記上クラッド層、上記緩衝層及び上記電
    流ブロック層の、上記活性層から放射される光が分布す
    る部分の両脇の部分の屈折率より０．００７以上大きく
    なる厚さのうちの最大の厚さ以下の厚さに形成されるこ
    とを特徴とする半導体レーザ装置。
  12. 【請求項１２】 請求項１１に記載の半導体レーザ装置
    において、 上記緩衝層は、ＧａＡｓからなり、２０ｎｍ以下の厚さ
    に形成されることを特徴とする半導体レーザ装置。
  13. 【請求項１３】 第１の導電型の半導体からなる下クラ
    ッド層上に、活性層、上記第１導電型と逆の第２の導電
    型のＡｌＧａＡｓからなる第１上クラッド層、そのＡｌ
    組成比ｘが０より大きく０．３以下の上記第２導電型の
    Ａｌx Ｇａ1-x Ａｓからなる第１エッチングストッパ
    層、そのＡｌ組成比ｙが０．６以上の上記第２導電型の
    Ａｌy Ｇａ1-y Ａｓからなる第２エッチングストッパ
    層、そのＡｌ組成比z が０．６以下の上記第２導電型の
    Ａｌz Ｇａ1-z Ａｓからなる第２上クラッド層、及び上
    記第２導電型の半導体からなるキャップ層を順次形成
    し、 上記第２上クラッド層の電流を流す部分以外の部分を上
    記第２エッチングストッパ層の表面が露出して停止する
    エッチングにより除去した後、上記第２エッチングスト
    ッパ層のその表面が露出した部分を上記第１エッチング
    ストッパ層の表面が露出して停止するエッチングにより
    除去して、残された第２上クラッド層及び第２エッチン
    グストッパ層からストライプ状のリッジ部を形成し、 上記第２上クラッド層及び上記第２エッチングストッパ
    層の上記エッチングにより除去された部分を埋め込むよ
    うに電流ブロック層を形成して作製されることを特徴と
    する半導体レーザ装置。
  14. 【請求項１４】 請求項１３に記載の半導体レーザ装置
    において、 上記第１エッチングストッパ層は、該第１エッチングス
    トッパ層が上記活性層から放射される光を吸収する最小
    の厚さより薄い厚さに形成されることを特徴とする半導
    体レーザ装置。
  15. 【請求項１５】 請求項１４に記載の半導体レーザ装置
    において、 上記第１エッチングストッパ層は、第２導電型のＡｌ0.
    1 Ｇａ0.9 Ａｓからなり、１３ｎｍ以下の厚さに形成さ
    れることを特徴とする半導体レーザ装置。
  16. 【請求項１６】 ダブルヘテロ構造を有するＳＡＳ（Se
    lf-Aligned Structure）型半導体レーザ装置の製造方法
    において、 第１導電型のＧａＡｓ基板上に、上記第１導電型のＡｌ
    ＧａＡｓからなる下クラッド層，ＡｌＧａＡｓからなる
    活性層，上記第１導電型とは逆の第２導電型のＡｌＧａ
    Ａｓからなる第１上クラッド層，そのＡｌ組成比ｘが上
    記第１上クラッド層のＡｌ組成比より小さくかつ０＜ｘ
    ＜０．３であり量子効果により上記活性層と同等以上の
    バンドギャップを持つ膜厚に設定された上記第２導電型
    のＡｌxＧａ1-x Ａｓからなる保護層，そのＡｌ組成比
    が上記保護層のＡｌ組成比より大きい上記第１導電型の
    ＡｌＧａＡｓからなる電流ブロック層，及び上記第２導
    電型のＧａＡｓからなるキャップ層を順次形成する工程
    と、 上記ＧａＡｓキャップ層上に、ストライプ状の開口部を
    有する被覆膜を形成する工程と、 上記被覆膜をマスクとして、該被覆膜開口部領域の上記
    ＧａＡｓキャップ層，及び上記ＡｌＧａＡｓ電流ブロッ
    ク層を上記Ａｌx Ｇａ1-x Ａｓ保護層の表面が露出する
    までエッチングしてストライプ溝を形成し、この後上記
    被覆膜を除去する工程と、 上記ストライプ溝を含む全面に、そのＡｌ組成比が上記
    保護層のＡｌ組成比ｘより大きい上記第２導電型のＡｌ
    ＧａＡｓからなる第２上クラッド層，及び上記第２導電
    型のＧａＡｓからなるコンタクト層を順次形成する工程
    とを含むことを特徴とする半導体レーザ装置の製造方
    法。
  17. 【請求項１７】 ダブルヘテロ構造を有するＳＡＳ型半
    導体レーザ装置の製造方法において、 第１導電型のＧａＡｓ基板上に、上記第１導電型のＡｌ
    ＧａＡｓからなる下クラッド層，ＡｌＧａＡｓからなる
    活性層，上記第１導電型とは逆の第２導電型のＡｌＧａ
    Ａｓからなる第１上クラッド層，そのＡｌ組成比ｘが上
    記第１上クラッド層のＡｌ組成比より小さくかつ０＜ｘ
    ＜０．３であり量子効果により上記活性層と同等以上の
    バンドギャップを持つ膜厚に設定された上記第２導電型
    のＡｌxＧａ1-x Ａｓからなる保護層，そのＡｌ組成比
    が上記保護層のＡｌ組成比より大きい上記第２導電型の
    ＡｌＧａＡｓからなるエッチングストッパ層，上記第１
    導電型のＧａＡｓからなる電流ブロック層，及び上記第
    ２導電型のＧａＡｓからなるキャップ層を順次形成する
    工程と、 上記ＧａＡｓキャップ層上に、ストライプ状の開口部を
    有する被覆膜を形成する工程と、 上記被覆膜をマスクとして、該被覆膜開口部領域の上記
    ＧａＡｓキャップ層，及び上記ＧａＡｓ電流ブロック層
    を上記ＡｌＧａＡｓエッチングストッパ層の表面が露出
    するまでエッチングし、さらに上記ＡｌＧａＡｓエッチ
    ングストッパ層を上記Ａｌx Ｇａ1-x Ａｓ保護層の表面
    が露出するまでエッチングしてストライプ溝を形成し、
    この後上記被覆膜を除去する工程と、 上記ストライプ溝を含む全面に、そのＡｌ組成比が上記
    保護層のＡｌ組成比ｘより大きい上記第２導電型のＡｌ
    ＧａＡｓからなる第２上クラッド層、上記第２導電型の
    ＧａＡｓからなるコンタクト層を順次形成する工程とを
    含むことを特徴とする半導体レーザ装置の製造方法。
  18. 【請求項１８】 請求項１６または１７に記載の半導体
    レーザ装置の製造方法において、 上記被覆膜は、レジスト膜であることを特徴とする半導
    体レーザ装置の製造方法。
  19. 【請求項１９】 請求項１６または１７に記載の半導体
    レーザ装置の製造方法において、 上記ストライプ溝を形成する工程の後、上記ＡｌＧａＡ
    ｓ第２上クラッド層，及び上記ＧａＡｓコンタクト層を
    形成する工程の前に、上記ストライプ溝を含む全面に、
    上記ＡｌＧａＡｓ第２上クラッド層よりＡｌ組成比の小
    さい上記第２導電型のＡｌＧａＡｓからなるバッファ層
    を形成する工程を含むことを特徴とする半導体レーザ装
    置の製造方法。
  20. 【請求項２０】 請求項１６または１７に記載の半導体
    レーザ装置の製造方法において、 上記ストライプ溝を形成する工程の後、上記ＡｌＧａＡ
    ｓ第２上クラッド層，及び上記ＧａＡｓコンタクト層を
    形成する工程の前に、気相中で上記Ａｌ1-x Ｇａx Ａｓ
    保護層表面をクリーニングする工程を含むことを特徴と
    する半導体レーザ装置の製造方法。
  21. 【請求項２１】 請求項１９に記載の半導体レーザ装置
    の製造方法において、 上記ストライプ溝を形成する工程の後、上記ＡｌＧａＡ
    ｓバッファ層を形成する工程の前に、気相中で上記Ａｌ
    1-x Ｇａx Ａｓ保護層表面をクリーニングする工程を含
    むことを特徴とする半導体レーザ装置の製造方法。
  22. 【請求項２２】 ダブルヘテロ構造を有するＳＡＳ型半
    導体レーザ装置において、 第１導電型のＧａＡｓ基板上に、第１導電型のＡｌＧａ
    Ａｓからなる下クラッド層，ＡｌＧａＡｓからなる活性
    層，上記第１導電型とは逆の第２導電型のＡｌＧａＡｓ
    からなる第１上クラッド層，そのＡｌ組成比ｘが上記第
    １上クラッド層のＡｌ組成比より小さくかつ０＜ｘ＜
    ０．３であり量子効果により上記活性層と同等以上のバ
    ンドギャップを持つ膜厚に設定された上記第２導電型の
    Ａｌx Ｇａ1-x Ａｓからなる保護層，そのＡｌ組成比が
    上記保護層のＡｌ組成比より大きい上記第１導電型のＡ
    ｌＧａＡｓからなる電流ブロック層，及び上記第２導電
    型のＧａＡｓからなるキャップ層を順次形成し、 ストライプ状の領域の上記ＧａＡｓキャップ層，及び上
    記ＡｌＧａＡｓ電流ブロック層を上記Ａｌx Ｇａ1-x Ａ
    ｓ保護層表面が露出するまでエッチングしてストライプ
    溝を形成し、 上記ストライプ溝を含む全面に、そのＡｌ組成比が上記
    保護層のＡｌ組成比ｘより大きい上記第２導電型のＡｌ
    ＧａＡｓからなる第２上クラッド層，及び上記第２導電
    型のＧａＡｓからなるコンタクト層を順次形成して作製
    されることを特徴とする半導体レーザ装置。
  23. 【請求項２３】 ダブルヘテロ構造を有するＳＡＳ型半
    導体レーザ装置において、 第１導電型のＧａＡｓ基板上に、上記第１導電型のＡｌ
    ＧａＡｓからなる下クラッド層，ＡｌＧａＡｓからなる
    活性層，上記第１導電型とは逆の第２導電型のＡｌＧａ
    Ａｓからなる第１上クラッド層，そのＡｌ組成比ｘが上
    記第１上クラッド層のＡｌ組成比より小さくかつ０＜ｘ
    ＜０．３であり量子効果により上記活性層と同等以上の
    バンドギャップを持つ膜厚に設定された上記第２導電型
    のＡｌxＧａ1-x Ａｓからなる保護層，そのＡｌ組成比
    が上記保護層のＡｌ組成比ｘより大きい上記第２導電型
    のＡｌＧａＡｓからなるエッチングストッパ層，上記第
    １導電型のＧａＡｓからなる電流ブロック層，及び上記
    第２導電型のＧａＡｓからなるキャップ層を順次形成
    し、 ストライプ状の領域の上記ＧａＡｓキャップ層，及び上
    記ＡｌＧａＡｓ電流ブロック層を上記ＡｌＧａＡｓエッ
    チングストッパ層表面までエッチングし、さらに上記Ａ
    ｌＧａＡｓエッチングストッパ層を上記Ａｌx Ｇａ1-x
    Ａｓ保護層表面が露出するまでエッチングしてストライ
    プ溝を形成し、 上記ストライプ溝を含む全面に、そのＡｌ組成比が上記
    保護層のＡｌ組成比より大きい上記第２導電型のＡｌＧ
    ａＡｓからなる第２上クラッド層，及び上記第２導電型
    のＧａＡｓからなるコンタクト層を順次形成して作製さ
    れることを特徴とする半導体レーザ装置。
  24. 【請求項２４】 請求項２２または２３に記載の半導体
    レーザ装置において、 上記ストライプ溝を形成した後、上記ＡｌＧａＡｓ第２
    上クラッド層を形成する前に、上記ＡｌＧａＡｓ第２上
    クラッド層よりＡｌ組成比の小さい上記第２導電型のＡ
    ｌＧａＡｓからなるバッファ層を形成する工程を含む工
    程により作製されることを特徴とする半導体レーザ装
    置。
JP7247978A 1994-12-13 1995-09-26 半導体レーザ装置の製造方法、及び半導体レーザ装置 Pending JPH08222815A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7247978A JPH08222815A (ja) 1994-12-13 1995-09-26 半導体レーザ装置の製造方法、及び半導体レーザ装置
US08/569,881 US5835516A (en) 1994-12-13 1995-12-08 Semiconductor laser device and method of fabricating semiconductor laser device
DE19546578A DE19546578A1 (de) 1994-12-13 1995-12-13 Halbleiterlaservorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
GB9625053A GB2305542B (en) 1994-12-13 1995-12-13 Semiconductor laser device and fabricating method of semiconductor laser device
KR1019950049280A KR100251587B1 (ko) 1994-12-13 1995-12-13 반도체레이저장치 및 반도체레이저장치의 제조방법(semiconductor laser device and fabricationg method of semiconductor laser device)
GB9525429A GB2296379B (en) 1994-12-13 1995-12-13 Semiconductor laser device and fabricating method of semiconductor laser devic e

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30902194 1994-12-13
JP6-309021 1994-12-13
JP7247978A JPH08222815A (ja) 1994-12-13 1995-09-26 半導体レーザ装置の製造方法、及び半導体レーザ装置

Publications (1)

Publication Number Publication Date
JPH08222815A true JPH08222815A (ja) 1996-08-30

Family

ID=26538516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7247978A Pending JPH08222815A (ja) 1994-12-13 1995-09-26 半導体レーザ装置の製造方法、及び半導体レーザ装置

Country Status (5)

Country Link
US (1) US5835516A (ja)
JP (1) JPH08222815A (ja)
KR (1) KR100251587B1 (ja)
DE (1) DE19546578A1 (ja)
GB (1) GB2296379B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190647A (ja) * 2000-12-22 2002-07-05 Rohm Co Ltd 半導体レーザおよびその製造方法
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
JP2007194326A (ja) * 2006-01-18 2007-08-02 Toshiba Corp エッチング液及び半導体装置の製造方法
JP2008187201A (ja) * 2008-04-24 2008-08-14 Mitsubishi Electric Corp 半導体レーザダイオード

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787195B2 (ja) * 1996-09-06 2006-06-21 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP3923192B2 (ja) * 1998-09-02 2007-05-30 三菱電機株式会社 半導体レーザ素子のスクリーニング方法
JP3459607B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP4423699B2 (ja) * 1999-05-27 2010-03-03 ソニー株式会社 半導体レーザ素子及びその作製方法
JP2002134838A (ja) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2002374040A (ja) * 2001-06-15 2002-12-26 Sharp Corp 半導体レーザ素子およびその製造方法
TW554601B (en) * 2001-07-26 2003-09-21 Matsushita Electric Ind Co Ltd Semiconductor laser device and method for fabricating the same
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6888867B2 (en) * 2001-08-08 2005-05-03 Nobuhiko Sawaki Semiconductor laser device and fabrication method thereof
JP2003152282A (ja) * 2001-11-14 2003-05-23 Fuji Photo Film Co Ltd 半導体レーザ素子
JP4480948B2 (ja) * 2002-07-15 2010-06-16 日本オプネクスト株式会社 半導体レーザ素子及びその製造方法
JP2005252229A (ja) * 2004-02-06 2005-09-15 Sharp Corp 半導体装置、半導体レーザ装置、半導体装置の製造方法、半導体レーザ装置の製造方法、光ディスク装置および光伝送システム
DE102005036820A1 (de) * 2004-08-31 2006-03-09 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper für einen vertikal emittierenden Laser und Verfahren zu dessen Herstellung
KR20140133250A (ko) * 2013-05-10 2014-11-19 한국전자통신연구원 분포 궤환형 레이저 다이오드 및 그의 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2263708A1 (de) * 1972-12-27 1974-07-04 Menzel Maschf Karl Vorrichtung zur nassbehandlung von warenbahnen in ausgebreitetem zustand
JPS60110188A (ja) * 1983-11-18 1985-06-15 Sharp Corp 半導体レ−ザ素子
JPH0722214B2 (ja) * 1985-07-18 1995-03-08 シャープ株式会社 半導体レーザ素子の製造方法
JP2585230B2 (ja) * 1986-09-16 1997-02-26 株式会社日立製作所 半導体レ−ザ装置
JPS63269593A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体レ−ザ装置とその製造方法
JPS63287082A (ja) * 1987-05-19 1988-11-24 Sharp Corp 半導体レ−ザ素子
JPH01217990A (ja) * 1988-02-25 1989-08-31 Mitsubishi Electric Corp 半導体レーザ装置と製造方法
JPH02228089A (ja) * 1989-02-28 1990-09-11 Omron Tateisi Electron Co リッジ導波路型半導体レーザ
JP2547464B2 (ja) * 1990-04-13 1996-10-23 シャープ株式会社 半導体レーザ素子の製造方法
JPH04116993A (ja) * 1990-09-07 1992-04-17 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
US5210767A (en) * 1990-09-20 1993-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JP2656397B2 (ja) * 1991-04-09 1997-09-24 三菱電機株式会社 可視光レーザダイオードの製造方法
US5216704A (en) * 1991-06-12 1993-06-01 Coherent Communications Systems Corp. Method for remote power fail detection and maintaining continuous operation for data and voice devices operating over local loops
JPH0530436A (ja) * 1991-07-22 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> 撮像装置
US5212704A (en) * 1991-11-27 1993-05-18 At&T Bell Laboratories Article comprising a strained layer quantum well laser
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
JP2863677B2 (ja) * 1992-02-13 1999-03-03 三菱電機株式会社 半導体レーザ及びその製造方法
US5383214A (en) * 1992-07-16 1995-01-17 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and a method for producing the same
JP2914833B2 (ja) * 1992-09-14 1999-07-05 シャープ株式会社 半導体レーザ
JP3119554B2 (ja) * 1993-03-03 2000-12-25 日本電気株式会社 半導体レーザ
JPH0750445A (ja) * 1993-06-02 1995-02-21 Rohm Co Ltd 半導体レーザの製法
JPH0740618A (ja) * 1993-07-27 1995-02-10 Canon Inc 記録装置
US5386428A (en) * 1993-11-02 1995-01-31 Xerox Corporation Stacked active region laser array for multicolor emissions
TW291585B (ja) * 1994-07-04 1996-11-21 Mitsubishi Chem Corp

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190647A (ja) * 2000-12-22 2002-07-05 Rohm Co Ltd 半導体レーザおよびその製造方法
JP4597357B2 (ja) * 2000-12-22 2010-12-15 ローム株式会社 半導体レーザおよびその製造方法
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
JP2007194326A (ja) * 2006-01-18 2007-08-02 Toshiba Corp エッチング液及び半導体装置の製造方法
JP2008187201A (ja) * 2008-04-24 2008-08-14 Mitsubishi Electric Corp 半導体レーザダイオード

Also Published As

Publication number Publication date
DE19546578A1 (de) 1996-06-20
KR960027091A (ko) 1996-07-22
GB2296379B (en) 1997-11-12
GB9525429D0 (en) 1996-02-14
US5835516A (en) 1998-11-10
GB2296379A (en) 1996-06-26
KR100251587B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
JPH08222815A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JPH0794833A (ja) 半導体レーザおよびその製造方法
US5757835A (en) Semiconductor laser device
US5656539A (en) Method of fabricating a semiconductor laser
JP3510305B2 (ja) 半導体レーザの製造方法，及び半導体レーザ
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JPH07162086A (ja) 半導体レーザの製造方法
US5786234A (en) Method of fabricating semiconductor laser
JP3864634B2 (ja) 半導体発光装置及びその製造方法
JP2863677B2 (ja) 半導体レーザ及びその製造方法
JPH0856045A (ja) 半導体レーザ装置
JPH0964452A (ja) 半導体レーザ装置，及びその製造方法
JPH05259574A (ja) 半導体レーザ装置及びその製造方法
JPH0983071A (ja) 半導体レーザ
KR970011146B1 (ko) 반도체 레이저 다이오드 제조방법
JP2001057459A (ja) 半導体レーザ
US6414977B1 (en) Semiconductor laser device
JP3523432B2 (ja) 半導体レーザ装置の製造方法
JPS59145590A (ja) 半導体レ−ザ装置
JPH0766992B2 (ja) ＡｌＧａＩｎＰ系半導体レーザとその製造方法
JPH0745902A (ja) 半導体レーザおよびその製造方法
JP3277711B2 (ja) 半導体レーザ及びその製造方法
JP2586826B2 (ja) ＡｌＧａＩｎＰ系半導体レーザとその製法
JPH11126945A (ja) 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法
JPH08204277A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810