JP4480948B2 - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4480948B2 JP4480948B2 JP2003076698A JP2003076698A JP4480948B2 JP 4480948 B2 JP4480948 B2 JP 4480948B2 JP 2003076698 A JP2003076698 A JP 2003076698A JP 2003076698 A JP2003076698 A JP 2003076698A JP 4480948 B2 JP4480948 B2 JP 4480948B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- ridge
- contact layer
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02251—Out-coupling of light using optical fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造技術、並び半導体レーザ装置に関する。
【0002】
【従来の技術】
半導体レーザ装置は、光通信用光源や情報機器用光源として多用されている。この半導体レーザ装置においては、様々なパッケージ構造のものが製品化されている。また、半導体レーザ装置に組み込まれる半導体レーザ素子(半導体レーザチップ)においても、様々な構造のものが製品化されており、その中の一つに例えばリッジ型と呼ばれる半導体レーザ素子が知られている。
【0003】
リッジ型半導体レーザ素子は、例えば、化合物半導体からなる半導体基板と、前記半導体基板の主面上に設けられた第1クラッド層と、前記第1クラッド層上に設けられた活性層と、前記活性層上に設けられた第2クラッド層と、前記第2クラッド層上に設けられたエッチングストップ層と、前記エッチングストップ層上に設けられたストライプ状のリッジと、前記リッジの側面及び上面を覆うようにして前記エッチングストップ層上に設けられた絶縁膜とを有する構造になっている。前記リッジは、前記エッチングストップ層上に設けられた第3クラッド層と、前記第3クラッド層上に設けられたコンタクト層とを有する構造になっている。前記コンタクト層には、前記絶縁膜に形成された開口を通して第1電極(例えばアノード電極)が電気的に接続されており、前記半導体基板の主面と反対側の裏面には、この半導体基板と電気的に接続された第2電極(例えばカソード電極)が設けられている。
【0004】
前記第1電極は、例えば、前記絶縁膜側からTi膜、Pt膜、Au膜を順次積層した構造になっている。Ti膜は、主にAu膜の原子がリッジに入り込む拡散現象を抑制する目的として設けられ、Pt膜は、主にTi膜とAu膜との接着性を高める目的として設けられ、Au膜は、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【0005】
なお、リッジ型半導体レーザ素子については、例えば伊藤良一、中村道治共編半導体レーザ、培風館、(1991)、5章(茅根)に記載されている。
【0006】
また、第1電極にTi/Pt/Au構造を用いたリッジ型半導体レーザ素子については、例えば、IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.46,NO.8,AUGUST 1999〔High-Temperature,Low Threshold Current,and Uniform Operation 1×12 Monolithic AlGaInAs/InP Strain-Compensated Multiple Quantum Well Laser Array in 1.5μm〕に記載されている。
【0007】
【非特許文献1】
伊藤良一、中村道治共編「半導体レーザ」、培風館、1991年、5章(茅根)
【非特許文献2】
IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.46,NO.8,AUGUST 1999
【0008】
【発明が解決しようとする課題】
リッジ型半導体レーザ素子において、高信頼度を得るためには、リッジの側面(リッジの幅方向において互いに反対側に位置する2つの側面)から露出するクラッド層を絶縁膜で完全に覆う必要がある。一方、リッジにおけるコンタクト抵抗及び熱抵抗を下げるためには、リッジのコンタクト層と電極との接触面積をできるだけ大きくする必要がある。しかしながら、従来のリッジ型半導体レーザ素子では、リッジ上の絶縁膜に、リッジ幅(光軸に対して交差する方向と同一方向の幅)よりも開口幅(リッジ幅と同一方向の幅)が狭い開口部を形成し、この開口部を通してリッジのコンタクト層に電極を接続しているため、リッジにおけるコンタクト抵抗及び熱抵抗が高い。
【0009】
また、第1電極にTi/Pt/Au構造を用いるリッジ型半導体レーザ素子では、リッジのX方向(光軸と直交する方向)における側面が絶縁膜で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はAuの拡散に対してバリア効果があるため、リッジのX方向の側面が絶縁膜によって完全に覆われている場合は、リッジの側面におけるTi膜のカバレッジが不完全であっても、リッジの側面を通して第1電極のAu膜からリッジに入り込むAuの拡散を阻止できるが、リッジのX方向の側面が完全に覆われていない場合は、リッジの側面におけるTi膜のカバレッジが不完全であると、Au膜からリッジにAuが拡散してしまう。Auは結晶に対して拡散し易いため、リッジに入り込んだAuは時間の経過と共に更に拡散し、リッジの直下における活性層の部分に設けられた共振領域(発光部)に到達する。Auが拡散した拡散領域は光を吸収してしまうため、共振領域にAuが入り込むことにより、電流を光に変換する変換効率が低くなる。
【0010】
Ti膜は例えば蒸着法によって形成されるが、このようなTi膜は、平坦部と比較してリッジの側面でのカバレッジが悪いため、リッジの側面でのTi膜の膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジの側面でのTi膜の膜厚が薄くなる。
【0011】
従って、リッジのX方向における側面は絶縁膜によって完全に覆う必要がある。特に、Auは、InGaAs層よりもInP層の方が拡散し易いため、InPからなる第3クラッド層のX方向における側面は、絶縁膜で完全に覆う必要がある。
【0012】
本発明の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供することにある。
【0013】
本発明の他の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度を両立した半導体レーザ装置を提供することにある。
【0014】
本発明の目的は、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供することにある。
【0015】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0017】
手段(1):
本発明の半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【0018】
手段(2):
本発明の半導体レーザ装置(半導体レーザモジュール)は、半導体レーザ素子を有し、
前記半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【0019】
手段(3):
本発明の半導体レーザ素子の製造は、半導体基板上に複数の半導体層を形成する工程(a)と、前記複数の半導体層上に第1半導体層を形成する工程(b)と、前記複数の半導体層上に、第2半導体層からなるコンタクト層を形成する工程(c)と、前記コンタクト層の一部を選択的に除去する工程(d)と、前記第1半導体層の一部を選択的に除去する工程(e)とを有し、
前記工程(c)の後、前記コンタクト層上面の第1方向の幅は、前記第1半導体層の前記第1方向の幅よりも広くなっている。
【0020】
手段(4):
前記手段(3)に記載の半導体レーザ素子の製造において、
前記工程(c)の後、さらに、前記半導体基板上に絶縁膜を形成する工程(f)と、前記コンタクト層上の前記絶縁膜を除去する工程(g)とを有する。
【0021】
手段(5):
前記手段(4)に記載の半導体レーザ素子の製造において、
前記工程(e)の後、さらに、前記コンタクト層と電気的に接続する、Auからなる電極を形成する工程(h)を有する。
【0022】
手段(6):
前記手段(5)に記載の半導体レーザ素子の製造において、
前記工程(e)の後、前記複数の半導体層の側壁および前記コンタクト層の側壁に前記絶縁膜が残されている。
【0023】
手段(7):
前記手段(3)に記載の半導体レーザ素子の製造において、
前記工程(c)の後、前記コンタクト層上面の前記第1方向の幅は前記コンタクト層下面の前記第1方向の幅よりも広くなっている。
【0024】
手段(8):
前記手段(4)に記載の半導体レーザ素子の製造において、
前記工程(a)は、半導体基板上にn型クラッド層を形成する工程(a1)と、前記n型クラッド層上に活性層を形成する工程(a2)と、前記活性層上に第1p型クラッド層を形成する工程(a3)とを含む。
【0025】
手段(9):
前記手段(8)に記載の半導体レーザ素子の製造において、
前記工程(b)の第1半導体層は、第2p型クラッド層である。
【0026】
手段(10):
前記手段(3)に記載の半導体レーザ素子の製造において、
前記コンタクト層は、InGaAsからなり、
前記第1半導体層は、InPからなり、
前記工程(d)においては、H3PO4、H2O2を1%以上含むエッチング液を用いたウエットエッチング法で行い、
前記工程(e)においては、前記コンタクト層に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。
【0027】
手段(11):
前記手段(3)に記載の半導体レーザ素子の製造において、
前記第1半導体層はリッジ形状を有する。
【0028】
手段(12):
本発明の半導体レーザ素子は、半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第1半導体層、及び前記第1半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第1方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第1方向の幅は、前記コンタクト層の下面の第1方向の幅よりも広くなっている。
【0029】
手段(13):
本発明の半導体レーザ素子は
半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第1半導体層、及び前記第1半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第1方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第1方向の幅は、前記コンタクト層の下面の第1方向の幅、及び前記第1半導体層の前記第1方向の幅よりも広くなっている。
【0030】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0031】
(実施形態1)
本実施形態では、バタフライ型半導体レーザ装置に本発明を適用した例について説明する。
【0032】
図1は、本実施形態1の半導体レーザ装置の内部構造を示す斜視図であり、
図2は、本実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の概略構成を示す斜視図であり、
図3は、本実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図であり、
図4乃至図10は本実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【0033】
図1に示すように、半導体レーザ装置1は、封止体2、台座3、コイル素子4、受光素子(PD:Photo Diode)5、半導体レーザ素子(LD:Laser Diode)6、複数のボンディングワイヤ7、複数のリード8、及び光ファイバ9等を有する構成になっている。台座3、コイル素子4、受光素子5、半導体レーザ素子6、複数のボンディングワイヤ7等は封止体2の中に配置され、複数のリード8、光ファイバ9は、封止体2の内外に亘って延在している。
【0034】
台座3は、例えばシリコンからなる基板を主体に構成されている。台座3の主面には、複数の配線が形成されており、更に光ファイバ9の位置決めに使用される溝が形成されている。
【0035】
コイル素子4、受光素子5、半導体レーザ素子6は、台座3の主面上に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。これらの素子の主面側の電極は、ボンディングワイヤ7を介して、対応する台座3の配線又はリード8と夫々電気的に接続され、これらの素子の裏面側の電極は、導電性の接着材を介在して、対応する台座3の配線と電気的に接続されている。また、台座3の各配線は、ボンディングワイヤ7を介して、対応するリード9と電気的に接続されている。
【0036】
図2及び図3に示すように、半導体レーザ素子6は、化合物半導体、例えばInPからなる半導体基板10の主面上に、InAlAsからなる第1クラッド層11、InGaAlAsからなるSCH層(セパレート・コンファイメント・ヘテロストラクチャー:光閉じ込め層)12、InGaAlAsからなる活性層13、InGaAlAsからなるSCH層14、InAlAsからなる第2クラッド層15、InGaAlAsからなるエッチングストップ層16を順次積層した構造になっている。
【0037】
活性層13上であってエッチングストップ層16上にはストライプ状のリッジ19が設けられ、リッジ19は、エッチングストップ層16上に設けられた第3クラッド層17、及び第3クラッド層17上に設けられたコンタクト層18を有する構造になっている。第3クラッド層17は例えばInPからなり、コンタクト層18は例えばInGaAsからなる。
【0038】
本実施形態において、図3に示すように、コンタクト層18の上面18xの幅(光軸又はリッジの長手方向(X方向)に対して交差する方向(Y方向)と同一方向の幅)18w1は、その下面18yの幅(Y方向と同一方向の幅)18w2よりも広くなっており、更に第3クラッド層17の幅(Y方向と同一方向の幅)17wよりも広くなっている。
【0039】
活性層13上であってエッチングストップ層16上には、リッジ19の2つの側面(Y方向において互いに反対側に位置する2つの側面)、及びリッジ19の両脇のエッチングストップ層16を覆うようにして、例えば酸化シリコン(SiO2)からなる絶縁膜20が設けられている。
【0040】
リッジ19において、コンタクト層18は、その上面18xの全域が絶縁膜20から露出され(絶縁膜20で覆われておらず)、第3クラッド層17は、その側面が絶縁膜20によって完全に覆われている。絶縁膜20は、リッジ19の厚さ方向における端部20aがコンタクト層18の上面18xと下面18yとの間に位置している。
【0041】
絶縁膜20上には、リッジ19を覆うようにして電極(例えばアノード電極)25が設けられており、電極25はリッジ19上においてコンタクト層18と電気的に接続されている。電極25は、これに限定されないが、例えば絶縁膜20側からTi膜22、Pt膜23、Au膜24を順次積層した構造になっている。Ti膜22は、例えばAu膜24の原子がリッジ19の第3クラッド層17に拡散するのを抑制する目的として設けられ、Pt膜23は、例えばTi膜22とAu膜24との接着性を高める目的として設けられ、Au膜24は、例えば酸化の抑制及び導電率を高める目的として設けられている。
【0042】
半導体基板10の主面と反対側の裏面には、この半導体基板10と電気的に接続された電極(例えばカソード電極)26が設けられている。
【0043】
半導体レーザ素子6は、リッジ19の長手方向に対して垂直に劈開され、図2に示すように、対面する劈開端面6a及び劈開端面6bを有している。図示していないが、端面6aの表面は低反射率の膜または、高反射率の膜で覆われており、端面6bの表面は高反射率の膜で覆われている。
【0044】
半導体レーザ素子6の発光部(共振領域)は、リッジ19下の活性層13の部分に構成されている。電極25及び電極26に所定の電圧を印加すると、電流はほとんどリッジ19を通りリッジ19下の発光部に流れる。この電流による電気的エネルギーは、活性層13の発光部で光に変換され、対面する劈開端面6a、6bで共振される。そして、劈開端面6aからレーザ光として出力される。
【0045】
ここで、InP系のリッジ型半導体レーザ素子6の信頼性を確保するためには、リッジ19の側面における絶縁膜20のカバレッジが重要であり、絶縁膜20でInPからなる第3クラッド層17の側面を完全に覆う必要がある。また、コンタクト抵抗及び熱抵抗を低減するためには、コンタクト層18と電極25との接触面積をできるだけ大きくする必要がある。本実施形態において、絶縁膜20は、リッジ19の厚さ方向における端部20aがコンタクト層18の上面18xと下面18yとの間に位置する構成になっている。このような構成にすることにより、第3クラッド層17の側面を絶縁膜20によって完全に覆うことができ、コンタクト層18の上面の全域に電極25を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【0046】
また、コンタクト層18の上面18xの幅18w1は、その下面18yの幅18w2及び第3クラッド層17の幅17wよりも広くなっているため、更にコンタクト層18と電極25との接触面積を大きくすることができる。
【0047】
次に、半導体レーザ素子6の製造について、図4乃至図10を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子(半導体レーザチップ)を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【0048】
まず、化合物半導体、例えばInPからなる半導体基板(以下、単に基板と呼ぶ)10を用意し、その後、図4に示すように、基板10の主面上に、InAlAsからなる第1クラッド層11、InGaAlAsからなるSCH層12、InGaAlAsからなる活性層13、InGaAlAsからなるSCH層14、InAlAsからなる第2クラッド層15、InGaAlAsからなるエッチングストップ層16、InPからなる第3クラッド層17、及びInGaAsからなるコンタクト層18を順次形成する。これらの層は、MOCVD(Metalorganic Chemical Vapor Deposition)法や、MBE(Molecular Beam Epitaxy)法で形成する。
【0049】
次に、図5に示すように、コンタクト層18の上面に、常用のホトエッチング技術によってストライプ状のマスクM1を形成し、その後、マスクM1をエッチングマスクにして、コンタクト層18をエッチングする。コンタクト層18のエッチングは、図6に示すように、マスクM1で覆われたコンタクト層18の上面の幅がその下面の幅よりも広くなるように、即ち逆メサ形状となるようにウエットエッチング法を用いて行う。
【0050】
次に、マスクM1をエッチングマスクにして、第3クラッド層17をエッチングする。第3クラッド層17のエッチングは、図7に示すように、マスクM1で覆われた第3クラッド層17の幅がその上面から下面に亘ってコンタクト層18の下面18Yの幅18w2とほぼ同じになるように、ウエットエッチング法を用いて行う。この工程により、エッチングストップ層16上に設けられた第3クラッド層17、及び第3クラッド層17上に設けられたコンタクト層18を有するストライプ状のリッジ19が形成される。
【0051】
次に、マスクM1を除去し、その後、図8に示すように、リッジ19上を含むエッチングストップ層16上の全面に例えば酸化シリコンからなる絶縁膜20をCVD法で形成する。この工程において、リッジ19の上面及び側面、即ちコンタクト層18の上面及び側面、並びに第3クラッド層17の側面は、絶縁膜20によって完全に覆われる。
【0052】
次に、図9に示すように、リッジ19の両脇に絶縁膜20を覆うようにして例えばレジストからなるマスク21を形成する。マスク21の形成は、リッジ19上の絶縁膜19が露出する程度の厚さとなるようにスピンコート法で行う。
【0053】
次に、マスク21を硬化させ、その後、図10に示すように、マスク21をエッチングマスクとして使用し、RIE(Reactive Ion Etching)等の異方性ドライエッチング法を用いてリッジ19上の絶縁膜20を除去する。この工程において、コンタクト層18は、その上面18xの幅18w1がその下面18yの幅18w2及び第3クラッド層17の幅17wよりも広くなっているため、リッジ19の側面における絶縁膜20の端部20aがコンタクト層18の上面18xと下面18yとの間に位置する状態でコンタクト層18上の絶縁膜20を除去することができる。
【0054】
次に、マスク21を除去し、その後、リッジ19上を含む絶縁膜20上の全面に、Ti膜22、Pt膜23、Au膜24の夫々を順次形成し、その後、Au膜24、Pt膜23、Ti膜22の夫々に順次パターンニングを施して電極25を形成する。この工程において、電極25は、コンタクト層18の上面18xの全域に接続される。
【0055】
次に、基板10の裏面を研磨して厚さを薄くし、その後、基板10の裏面に電極26を形成し、その後、コンタクト層18と電極25とのオーミックコンタクト特性、並びに基板10と電極26とのオーミックコンタクト特性を高める熱処理を施し、その後、基板10を縦横に分断することによって、図2及び図3に示す半導体レーザ素子6が形成される。
【0056】
このように、本実施形態のリッジ型半導体レーザ素子6において、リッジ19の側面を覆う絶縁膜20の端部20aは、コンタクト層18の上面18xと下面18yとの間に位置する構成になっていることから、第3クラッド層17の側面を絶縁膜20によって完全に覆うことができ、コンタクト層18の上面の全域に電極25を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【0057】
また、コンタクト層18の上面18xの幅18w1は、その下面18yの幅18w2及び第3クラッド層17の幅17wよりも広くなっているため、更にコンタクト層18と電極25との接触面積を大きくすることができる。
【0058】
(実施形態2)
図11は、本実施形態2の半導体レーザ素子の一部を示す断面図であり、
図12乃至図14は、本実施形態2の半導体レーザ素子の製造工程中における断面図である。
【0059】
本実施形態2のリッジ型半導体レーザ素子は、図11に示すように、前述の実施形態1とほぼ同様の構成になっているが、その製造工程が若干異なっている。以下、本実施形態2の半導体レーザ素子の製造について、図12乃至図14を用いて説明する。
【0060】
まず、実施形態1と同様に、基板10の主面上に、第1クラッド層11、SCH層12、活性層13、SCH層14、第2クラッド層15、エッチングストップ層16、第3クラッド層17、及びコンタクト層18を順次形成する。
【0061】
次に、コンタクト層18の上面に、常用のホトエッチング技術によってストライプ状のマスクM1を形成し、その後、マスクM1をエッチングマスクにして、コンタクト層18、第3クラッド層17を順次エッチングする。コンタクト層18及び第3クラッド層17のエッチングは、図12に示すように、マスクM1で覆われたコンタクト層18から第3クラッド層17の下面に亘って幅がほぼ一定となるようにウエットエッチング法を用いて行う。この工程により、エッチングストップ層16上にストライプ状のリッジ19が形成される。
【0062】
次に、マスクM1を除去し、その後、リッジ19上を含むエッチングストップ層16上の全面に例えば酸化シリコン膜からなる絶縁膜20を形成し、その後、図13に示すように、リッジ19の両脇に絶縁膜20を覆うようにして例えばレジストからなるマスク21を形成する。マスク21の形成は、リッジ19上の絶縁膜20が露出する程度の厚さとなるようにスピンコート法で行う。
【0063】
次に、マスク21を硬化させ、その後、図14に示すように、マスク21をエッチングマスクとして使用し、RIE(Reactive Ion Etching)等の異方性ドライエッチング法を用いてリッジ19上の絶縁膜20を除去する。この工程において、リッジ19の側面における絶縁膜20の端部20aがコンタクト層18の上面18xと下面18yとの間に位置する状態となるように、絶縁膜20のエッチングを時間的に制御する。
【0064】
次に、マスク21を除去し、その後、実施形態1と同様の工程を施す。これにより、図11に示すリッジ型半導体レーザ素子が形成される。
【0065】
本実施形態においても、リッジ19の側面を覆う絶縁膜20の端部20aは、コンタクト層18の上面18xと下面18yとの間に位置する構成になっていることから、第3クラッド層17の側面を絶縁膜20によって完全に覆うことができ、コンタクト層18の上面の全域に電極25を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【0066】
(実施形態3)
図15は、本発明の実施形態3である半導体レーザ装置の内部構造を示す平面図であり、
図16は、本発明の実施形態3である半導体レーザ装置の内部構造を示す断面図であり、
図17は、実施形態3の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図であり、
図18は、図17の半導体レーザ素子の要部断面図であり、
図19は、図18の要部断面図であり、
図20乃至図28は、実施形態3の半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【0067】
図15及び図16に示すように、半導体レーザ装置50は、封止体(パッケージ本体)51、ステム52、台座53、チップ型インダクタ54a、チップ型サーミスタ54b、チップ型抵抗素子54c、受光素子(PD)55、半導体レーザ素子(LD)56、複数のボンディングワイヤ57、複数のリード58、プライマリーファイバ59等を有する構成になっている。ステム52、台座53、チップ型インダクタ54a、チップ型サーミスタ54b、チップ型抵抗素子54c、受光素子55、半導体レーザ素子56、複数のボンディングワイヤ57等は封止体51の中に配置され、複数のリード58、プライマリーファイバ59は、封止体51の内外に亘って延在している。
【0068】
ステム52は、その主面に複数の配線を有する構成になっており、ステム52の主面には台座53が接着固定されている。
【0069】
台座53は、例えばシリコンからなる基板を主体に構成されている。台座53の主面には、複数の配線が形成されており、更にプライマリーファイバ59の位置決めに使用される溝が形成されている。
【0070】
チップ型インダクタ54a、チップ型サーミスタ54bは、ステム52の主面に配置され、受光素子55、半導体レーザ素子56、チップ型抵抗素子54cは、台座53の主面に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。チップ型インダクタ54aの主面の第1電極は、半導体レーザ素子56の主面の電極とボンディングワイヤ57を介して電気的に接続され、チップ型インダクタ54aの主面の第2電極は、ステム52の対応する配線とボンディングワイヤ57を介して電気的に接続され、チップ型インダクタ54aの裏面の電極は、導電性の接着材を介在してステム52の対応する配線と電気的に接続されている。チップ型サーミスタ54bの主面の電極は、ボンディングワイヤ57を介してステム52の対応する配線と電気的に接続され、チップ型サーミスタ54bの裏面の電極は、導電性の接着材を介在してステム52の対応する配線と電気的に接続されている。チップ型抵抗素子54cの主面の電極は、ボンディングワイヤ57を介してステム52の対応する配線と電気的に接続され、チップ型抵抗素子54cの裏面の電極は、導電性の接着材を介在して台座53の対応する配線と電気的に接続されている。受光素子55の主面の電極は、ボンディングワイヤ57を介して台座53の対応する配線と電気的に接続され、この配線はボンディングワイヤ57を介してステム52の対応する配線と電気的に接続されている。受光素子55の裏面の電極は、導電性の接着材を介在して台座53の対応する配線と電気的に接続され、この配線はボンディングワイヤ57を介在してステム52の対応する配線と電気的に接続されている。半導体レーザ素子56の裏面の電極は、導電性の接着材を介在して台座53の対応する配線と電気的に接続され、この配線はボンディングワイヤ57を介してステム52の対応する配線と電気的に接続されている。ステム52の各配線は、対応するリード58と電気的に接続されている。
【0071】
図17及び図18に示すように、半導体レーザ素子56は、化合物半導体、例えばInPからなる半導体基板30の主面上に、InAlAsからなるn型の第1クラッド層31、InGaAlAsからなる活性層32、InAlAsからなるp型の第2クラッド層33、InGaAlAsからなるエッチングストップ層34を順次積層した構造になっている。また、半導体レーザ素子56は、活性層32上であってエッチングストップ層34上にストライプ状のリッジ39を有する構造になっている。リッジ39は、エッチングストップ層34上に設けられたp型の第3クラッド層35、この第3クラッド層35上に設けられた障壁緩和層36、この障壁緩和層36上に設けられたコンタクト(キャップ)層37を有する構造になっている。第3クラッド層35は例えばInPからなり、コンタクト層37は例えばInGaAsからなる。障壁緩和層36は例えば2層構造になっており、第1障壁緩和層36a及び第2障壁緩和層36bは例えばInGaAsPからなる。
【0072】
ここで、基板30の厚さ方向と直行する平面内において、半導体レーザ素子56から出力される光の方向を第2の方向(Y方向)と呼び、この第2の方向と直行する方向を第1の方向(X方向)と呼ぶ。
【0073】
また、リッジとは突起状島領域(突起部)を意味し、本実施形態3のリッジ39は、Y方向に延在するストライプ状の突起構造になっている。
【0074】
また、コンタクト(キャップ)層とは、結晶と電極との間の接触抵抗を低減するための層であり、活性層とは、電流注入により発光する層のことである。
【0075】
また、活性層の上下、或いは活性層を囲むように配置されている部分をクラッドと呼び、リッジ構造で活性層の上下にある場合をクラッド層と呼ぶ。
【0076】
図18及び図19に示すように、リッジ39のコンタクト層37は、その上面37xのX方向に沿う幅37wが、その上面37xと反対側の下面のX方向に沿う幅よりも広くなっており、X方向において互いに反対側に位置するコンタクト層37の2つの側面は、コンタクト層37の上面37xからその下面に向かって互いに近づくように傾斜している。即ち、コンタクト層37は、X方向において、上面37xの互いに反対側に位置する2つの辺(辺37x1,37x2)のうちの第1の辺37x1が、この第1の辺37x1と同一側に位置する下面の第1の辺よりも外側に位置し、第2の辺37x2が、この第2の辺37x2と同一側に位置する下面の第2の辺よりも外側に位置する逆メサ構造になっている。
【0077】
図18及び図19に示すように、リッジ39のコンタクト層37は、その上面37xのX方向に沿う幅37wが、リッジ39の第3クラッド層35のX方向に沿う幅35wよりも広くなっている。即ち、リッジ39は、X方向において、コンタクト層37の上面37xの第1の辺37x1が、この第1の辺37x1と同一側に位置する第3クラッド層35の第1の側面35z1よりも外側に位置し、コンタクト層37の上面37xの第2の辺37x2が、この第2の辺37x2と同一側に位置する第3クラッド層35の第2の側面35z2よりも外側に位置する構造になっている。
【0078】
図17及び図18に示すように、活性層32上であってエッチングストップ層34上には、リッジ39のX方向における2つの側面を覆うようにして、絶縁膜40が設けられている。絶縁膜40としては、これに限定されないが、例えば基板30側から酸化シリコン膜、窒化シリコン膜の順に配置した2層構造の絶縁膜が用いられている。
【0079】
リッジ39において、コンタクト層37の上面37xは、その全域が絶縁膜40から露出し(絶縁膜40で覆われておらず)、コンタクト層37,障壁緩和層36,第3クラッド層35の夫々のX方向における2つの側面は、絶縁膜20によって完全に覆われている。絶縁膜40は、リッジ39のX方向における2つの側面を覆うようにして、リッジ39のコンタクト層37の側面で終端している。
【0080】
絶縁膜40上には、リッジ39を覆うようにして電極(例えばアノード電極)42が設けられており、電極42はリッジ39上においてコンタクト層37と電気的に接続されている。電極42は、これに限定されないが、例えば絶縁膜40側からTi膜42a、Pt膜42b、Au膜42cを順次積層した構造になっている。Ti膜42aは、主にAu膜42cの原子がリッジ39に入り込む拡散現象を抑制する目的として設けられ、Pt膜42bは、主にTi膜42aとAu膜42cとの接着性を高める目的にとして設けられ、Au膜42cは、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【0081】
基板30の主面と反対側の裏面には、この基板30と電気的に接続された電極(例えばカソード電極)43が設けられている。
【0082】
半導体レーザ素子56は、リッジ39の長手方向に対して垂直に劈開され、図17に示すように、対面する劈開端面56a及び劈開端面56bを有している。図示していないが、端面56aの表面は低反射率の膜または、高反射率の膜で覆われており、端面56bの表面は高反射率の膜で覆われている。
【0083】
図18及び図19に示すように、リッジ39の直下における活性層32の部分には共振領域(発光部)32aが設けられている。電極25及び電極26に所定の電圧を印加すると、電流はほとんどリッジ39を通りリッジ39の直下の共振領域32aに流れる。この電流による電気的エネルギーは、活性層32の共振領域32aで光に変換され、対面する劈開端面56a、56bで共振される。そして、劈開端面56aからレーザ光として出力される。
【0084】
ここで、リッジ39のX方向における側面が絶縁膜40で覆われてない場合の不具合について、図18及び図19を用いて説明する。
【0085】
電極42にTi/Pt/Au構造を用いるリッジ型半導体レーザ素子56では、リッジ39のX方向における側面が絶縁膜40で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はAuの拡散に対してバリア効果があるため、リッジ39のX方向の側面が絶縁膜によって完全に覆われている場合は、リッジ39の側面におけるTi膜42aのカバレッジが不完全であっても、リッジ39の側面を通して電極42のAu膜42cからリッジ39に入り込むAuの拡散を阻止できるが、リッジ39のX方向の側面が完全に覆われていない場合は、リッジ39の側面におけるTi膜42aのカバレッジが不完全であると、Au膜42cからリッジ39にAuが拡散してしまう。Auは結晶に対して拡散し易いため、リッジ39に入り込んだAuは時間の経過と共に更に拡散し、リッジ39の直下における活性層32の部分に設けられた共振領域(発光部)32aに到達する。Auが拡散した拡散領域は光を吸収してしまうため、共振領域32aにAuが入り込むことにより、電流を光に変換する変換効率が低くなる。
【0086】
Ti膜42aは例えば蒸着法によって形成されるが、このようなTi膜42aは、平坦部と比較してリッジ39の側面でのカバレッジが悪いため、リッジ39の側面でのTi膜42aの膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジ39の側面でのTi膜42aの膜厚が薄くなる。
【0087】
従って、リッジ39のX方向における側面は絶縁膜によって完全に覆う必要がある。特に、Auは、InGaAs層よりもInP層の方が拡散し易いため、InPからなる第3クラッド層35のX方向における側面(35z1,35z2)は、絶縁膜で完全に覆う必要がある。
【0088】
本実施形態3において、第3クラッド層35、障壁緩和層36及びコンタクト層37のX方向の側面、即ちリッジ39のX方向の側面は、絶縁膜40によって完全に覆われているため、リッジ39の側面におけるTi膜42aのカバレッジが不完全になっていても、電極42のAu膜42cからリッジ39に入り込むAuの拡散を抑制できるため、信頼性の高い半導体レーザ素子を提供できる。
【0089】
次に、半導体レーザ素子56の製造について、図20乃至図28を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子(半導体レーザチップ)を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【0090】
まず、化合物半導体、例えばInPからなる半導体基板(以下、単に基板と呼ぶ)30を用意し、その後、図20に示すように、基板30の主面上に、InAlAsからなるn型の第1クラッド層31、InGaAlAsからなる活性層32、InAlAsからなるp型の第2クラッド層33、InGaAlAsからなるエッチングストップ層34、InPからなる第3クラッド層35、InGaAsPからなる第1及び第2障壁緩和層(36a,36b)を有する2層構造の障壁緩和層36、及びInGaAsからなるコンタクト層37を順次形成する。これらの層は、MOCVD(Metalorganic Chemical Vapor Deposition)法や、MBE(Molecular Beam Epitaxy)法で形成する。
【0091】
次に、図21に示すように、コンタクト層37上に例えば酸化シリコン膜からなる絶縁膜38をCVD法で形成する。
【0092】
次に、図21に示すように、絶縁膜38上に、フォトレジスト膜からなるマスクM2を形成し、その後、マスクM2をエッチングマスクとして使用し、絶縁膜38をエッチングして、図22に示すように、絶縁膜38からなるマスクM3を形成する。このマスクM3は、リッジ39の形成に使用する。
【0093】
次に、マスクM3をエッチングマスクにして、図23に示すように、コンタクト層37及び障壁緩和層36をエッチングする。コンタクト層37及び障壁緩和層36のエッチングは、少なくとも、H3PO4、H2O2が1%以上含まれているエッチング液を用いたウエットエッチング法で行う。本実施形態3では、H3PO4:H2O2:H2O=1:1:10のエッチング液を用いて行った。
【0094】
この工程において、コンタクト層37の結晶の面方位に沿ってエッチングが進むため、図23に示すように、マスクM3で覆われたリッジ形成領域において、上面のX方向に沿う幅が前記上面と反対側の下面のX方向に沿う幅よりも広い逆メサ構造のコンタクト層37が形成される。具体的には、図19に示すように、X方向において、上面37xの互いに反対側に位置する2つの辺(辺37x1,37x2)のうちの第1の辺37x1が、この第1の辺37x1と同一側に位置する下面の第1の辺よりも外側に位置し、第2の辺37x2が、この第2の辺37x2と同一側に位置する下面の第2の辺よりも外側に位置する逆メサ構造のコンタクト層37が形成される。
【0095】
次に、マクスM3をエッチングマスクにして、図24に示すように、第3クラッド層35をエッチングする。第3クラッド層35のエッチングは、コンタクト層37に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。また、マスクM3下のリッジ形成領域において、第3クラッド層35のX方向の幅が、コンタクト層37の上面のX方向の幅よりも狭くなるように、具体的には、図19に示すように、X方向において、コンタクト層37の上面37xの第1の辺37x1が、この第1の辺37x1と同一側に位置する第3クラッド層35の第1の側面35z1よりも外側に位置し、コンタクト層37の上面37xの第2の辺37x2が、この第2の辺37x2と同一側に位置する第3クラッド層35の第2の側面35z2よりも外側に位置するように行う。本実施形態3では、HCL:H3PO4=1:4のエッチング液を用いて行った。
【0096】
この工程により、図19に示すように、X方向において、コンタクト層37の上面37xの第1の辺37x1が、この第1の辺37x1と同一側に位置する第3クラッド層35の第1の側面35z1よりも外側に位置し、コンタクト層37の上面37xの第2の辺37x2が、この第2の辺37x2と同一側に位置する第3クラッド層35の第2の側面35z2よりも外側に位置する構造のリッジ39が形成される。
【0097】
次に、マスクM3を除去し、その後、図25に示すように、リッジ39上を含むエッチングストップ層34上の全面に例えば酸化シリコン膜/窒化シリコン膜の2層構造からなる絶縁膜40をCVD法で形成する。この工程において、リッジ39の上面及び側面、即ちコンタクト層37の上面及び側面、障壁緩和層36の側面、並びに第3クラッド層35の側面は、絶縁膜40によって完全に覆われる。
【0098】
次に、リッジ39を覆うようにして絶縁膜40上の全面に例えば感光性レジスト膜41をスピンコート法で形成し、その後、マスクを用いてリッジ39上の感光性レジスト膜41を選択的に露光し、その後、リッジ39上の感光性レジスト膜41を選択的に除去し、その後、感光性レジスト膜41をエッチングマスクにして、図26に示すように、リッジ39上の絶縁膜40を例えばRIE等の異方性ドライエッチング法で選択的に除去する。
【0099】
この工程において、リッジ39は、図19に示すように、X方向において、コンタクト層37の上面37xの第1の辺37x1が、この第1の辺37x1と同一側に位置する第3クラッド層35の第1の側面35z1よりも外側に位置し、コンタクト層37の上面37xの第2の辺37x2が、この第2の辺37x2と同一側に位置する第3クラッド層35の第2の側面35z2よりも外側に位置する構造になっているため、リッジ39上の絶縁膜40を除去する時にオーバーエッチングが生じても、コンタクト層37のX方向の側面、障壁緩和層36のX方向の側面、並びに第3クラッド層35のX方向の側面を絶縁膜40で覆った状態で、リッジ39上の絶縁膜40を選択的に除去することができる。
【0100】
次に、感光性レジスト膜41を除去し、その後、リッジ39上を含む絶縁膜40上の全面に、Ti膜42a、Pt膜42b、Au膜42cの夫々を例えば蒸着法で順次形成し、その後、Au膜42c、Pt膜42b、Ti膜42aの夫々に順次パターンニングを施して、図27に示すように電極42を形成する。この工程において、電極42は、リッジ39のコンタクト層37の上面37xの全域に接続される。
【0101】
次に、基板30の裏面を研磨して厚さを薄くし、その後、図28に示すように、基板30の裏面に電極43を形成し、その後、リッジ39のコンタクト層37と電極42とのオーミックコンタクト特性、並びに基板30と電極43とのオーミックコンタクト特性を高める熱処理を施す。熱処理は、例えば基板温度が350〜400℃程度の条件で10分間行う。
【0102】
この工程において、リッジ39のX方向における側面は絶縁膜40によって完全に覆われているため、リッジ39のX方向の側面におけるTi膜42aのカバレッジが不完全になっていても、Au膜42cのAuがリッジ39のX方向の側面からその内部に拡散する拡散現象を抑制することができる。
【0103】
次に、基板30を劈開して、X方向に沿って複数のリッジ型半導体レーザ素子56が配置された短冊体を形成し、その後、Y方向において反対側に位置する短冊体の2つの劈開面のうちの一方の劈開面(劈開面56a)を低反射率の膜または、高反射率の膜、他方の劈開面(劈開面56b)を高反射率の膜で覆い、その後、短冊体に分断用の傷を付け、その後、短冊体を樹脂製のテープに貼り付け、その後、短冊体にローラ等で外力を加えて傷の部分で分断することにより、図17乃至図19に示す小片のリッジ型半導体レーザ素子56が形成される。
【0104】
このようにして形成されたリッジ型半導体レーザ素子56は、半導体レーザ装置50の組立工程(製造)において、図15に示すように、台座53の主面に実装される。半導体レーザ素子56の実装は、例えば半田付けによって行われるが、この時に半田材を溶融する熱(例えば300〜350℃)が半導体レーザ素子56に加わる。
【0105】
Au膜42cのAuは、熱が加わることによって拡散し易くなる。Au拡散が発生する原因としては、リッジ39のコンタクト層37と電極42とのオーミックコンタクト特性、並びに基板30と電極43とのオーミックコンタクト特性を高める熱処理工程、又は台座53に半導体レーザ素子56を半田付けする時の熱処理工程が挙げられる。
【0106】
しかしながら、これらの熱処理工程において、リッジ39のX方向における側面は絶縁膜40によって完全に覆われているため、リッジ39のX方向の側面におけるTi膜42aのカバレッジが不完全になっていても、Au膜42cのAuがリッジ39のX方向の側面からその内部に拡散する拡散現象を抑制することができる。
【0107】
このように、本実施形態3によれば、リッジ39のX方向における側面を絶縁膜で完全に覆うことができる。
【0108】
また、リッジ39のX方向における側面を絶縁膜40で完全に覆うことができるため、信頼性の高い半導体レーザ素子を提供することができる。
【0109】
なお、本実施形態3では、リッジ39が障壁緩和層36を含む構造になっている半導体レーザ素子に本発明を適用した例について説明したが、本発明は、図29に示すように、リッジ39が障壁緩和層36を含まない構造になっている半導体レーザ素子に適用することができる。
【0110】
また、本実施形態3では、InP材料系の半導体レーザ素子に本発明を適用した例について説明したが、本発明は、例えばリッジがAlGaAsからなる第3クラッド層、及びP−GaAsからなるコンタクト層を含む、GaAs材料系の半導体レーザ素子に適用することができる。
【0111】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0112】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0113】
本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供できる。
【0114】
また、本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ装置を提供できる。
【0115】
また、本発明によれば、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供できる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体レーザ装置の内部構造を示す斜視図である。
【図2】実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図3】実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図である。
【図4】実施形態1の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【図5】図4に続く半導体レーザ素子の製造工程中における断面図である。
【図6】図5に続く半導体レーザ素子の製造工程中における断面図である。
【図7】図6に続く半導体レーザ素子の製造工程中における断面図である。
【図8】図7に続く半導体レーザ素子の製造工程中における断面図である。
【図9】図8に続く半導体レーザ素子の製造工程中における断面図である。
【図10】図9に続く半導体レーザ素子の製造工程中における断面図である。
【図11】本発明の実施形態2である半導体レーザ素子の一部を示す断面図である。
【図12】実施形態2である半導体レーザ素子の製造工程中における断面図である。
【図13】図12に続く半導体レーザ素子の製造工程中における断面図である。
【図14】図13に続く半導体レーザ素子の製造工程中における断面図である。
【図15】本発明の実施形態3である半導体レーザ装置の内部構造を示す平面図である。
【図16】本発明の実施形態3である半導体レーザ装置の内部構造を示す断面図である。
【図17】実施形態3の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図18】図17の半導体レーザ素子の要部断面図である。
【図19】図18の要部断面図である。
【図20】実施形態3の半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図21】図20に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図22】図21に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図23】図22に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図24】図23に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図25】図24に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図26】図25に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図27】図26に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図28】図27に続く半導体レーザ素子の製造工程中における図((a)は断面図,(b)は斜視図)である。
【図29】本発明の実施形態3の変形例である半導体レーザ素子の要部断面図である。
【符号の説明】
1…半導体レーザ装置、2…封止体、3…台座、4…コイル素子、5…受光素子、6…半導体レーザ素子、7…ボンディングワイヤ、8…リード、9…光ファイバ、
10…半導体基板、11…第1クラッド層、12…SCH層、13…活性層、14…SCH層、15…第2クラッド層、16…エッチングストップ層、17…第3クラッド層、18…コンタクト層、19…リッジ、20…絶縁膜、21…マスク、22…Ti膜、23…Pt膜、24…Au膜、25…電極、M1…マスク。
30…半導体基板、31…第1クラッド層、32…活性層、33…第2クラッド層、34…エッチングストップ層、35…第3クラッド層、36…障壁緩和層、36a…第1障壁緩和層、36b…第2障壁緩和層、37…コンタクト(キャップ)層、38…絶縁膜、39…リッジ、40…絶縁膜、41…レジスト膜、42…電極、42a…Ti膜、42b…Pt膜、42c…Au膜、43…電極、M2,M3…マスク、
50…半導体レーザ装置、51…封止体、52…ステム、53…台座、54a…チップ型インダクタ、54b…チップ型サーミスタ、54c…チップ型抵抗素子、55…受光素子、56…半導体レーザ素子、57…ボンディングワイヤ、58…リード、59…プライマリーファイバ。
Claims (7)
- 半導体基板と、
前記半導体基板上に設けられた活性層と、
前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、
前記クラッド層の側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記リッジの長手方向と直交する面で切断した断面において、前記コンタクト層の両側の側面は逆メサ形状であり、
前記断面において、前記クラッド層の上面から下面に亘る幅が、前記コンタクト層の下面の幅とほぼ同じであり、
前記絶縁膜は、前記リッジの側面に、前記コンタクト層の上面の高さまで形成されており、
前記電極は、前記絶縁膜及び前記コンタクト層を覆っていることを特徴とする半導体レーザ素子。 - (a)半導体基板上に複数の半導体層を形成する工程と、
(b)前記複数の半導体層上に第1半導体層からなるクラッド層を形成する工程と、
(c)前記クラッド層上に、第2半導体層からなるコンタクト層を形成する工程と、
(d)前記コンタクト層の一部を、前記コンタクト層が逆メサ形状になるように、選択的に除去する工程と、
(e)前記工程(d)で残った前記コンタクト層の下部の前記クラッド層の一部を選択的に除去することで、前記コンタクト層を有するリッジを形成する工程と、
(f)前記リッジを覆うように絶縁膜を形成する工程と、
(g)前記工程(f)で形成された、前記コンタクト層上面の前記絶縁膜を異方性ドライエッチング法を用いて除去する工程と、
(h)前記リッジの上面及び側面を覆うように、前記絶縁膜上に、前記コンタクト層と電気的に接続する、Auを含む多層膜からなる電極を形成する工程と、
を有していることを特徴とする半導体レーザ素子の製造方法。 - 請求項2に記載の半導体レーザ素子の製造方法において、
前記工程(g)の後、前記複数の半導体層の側壁および前記コンタクト層の側壁に前記絶縁膜が残されていることを特徴とする半導体レーザ素子の製造方法。 - 請求項2に記載の半導体レーザ素子の製造方法において、
前記工程(d)の後、前記コンタクト層上面の前記第1方向の幅は前記コンタクト層下面の前記第1方向の幅よりも広くなっていることを特徴とする半導体レーザ素子の製造方法。 - 請求項2に記載の半導体レーザ素子の製造方法において、
前記工程(a)は、
(a1)半導体基板上にn型クラッド層を形成する工程と、
(a2)前記n型クラッド層上に活性層を形成する工程と、
(a3)前記活性層上に第1p型クラッド層を形成する工程と、
からなることを特徴とする半導体レーザ素子の製造方法。 - 請求項5に記載の半導体レーザ素子の製造方法において、
前記工程(b)の第1半導体層は、第2p型クラッド層であることを特徴とする半導体レーザ素子の製造方法。 - 請求項2に記載の半導体レーザ素子の製造方法において、
前記コンタクト層は、InGaAsからなり、
前記第1半導体層は、InPからなり、
前記工程(d)においては、H3PO4、H2O2を1%以上含むエッチング液を用いたウエットエッチング法で行い、
前記工程(e)においては、前記コンタクト層に対して選択比がとれるエッチング液を用いたウエットエッチング法で行うことを特徴とする半導体レーザ素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076698A JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
US10/616,923 US7029936B2 (en) | 2002-07-15 | 2003-07-11 | Semiconductor laser, device having reduced contact resistance and manufacturing method thereof |
US11/350,096 US7309879B2 (en) | 2002-07-15 | 2006-02-09 | Semiconductor laser, manufacturing the same and semiconductor laser device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002204991 | 2002-07-15 | ||
JP2003076698A JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004104073A JP2004104073A (ja) | 2004-04-02 |
JP4480948B2 true JP4480948B2 (ja) | 2010-06-16 |
Family
ID=32300192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076698A Expired - Lifetime JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7029936B2 (ja) |
JP (1) | JP4480948B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100964399B1 (ko) * | 2003-03-08 | 2010-06-17 | 삼성전자주식회사 | 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체 |
JP4620401B2 (ja) * | 2004-07-21 | 2011-01-26 | 三菱電機株式会社 | 半導体レーザ素子 |
JP4534763B2 (ja) * | 2004-12-28 | 2010-09-01 | 豊田合成株式会社 | 半導体素子の製造方法 |
JP2006245136A (ja) * | 2005-03-01 | 2006-09-14 | Sumitomo Electric Ind Ltd | 半導体光素子 |
JP4638753B2 (ja) * | 2005-03-16 | 2011-02-23 | 日本オプネクスト株式会社 | 半導体光素子および半導体光素子の製造方法 |
US7949845B2 (en) * | 2005-08-03 | 2011-05-24 | Sandisk Corporation | Indexing of file data in reprogrammable non-volatile memories that directly store data files |
US7737455B2 (en) * | 2006-05-19 | 2010-06-15 | Bridgelux, Inc. | Electrode structures for LEDs with increased active area |
JP5189136B2 (ja) * | 2010-03-23 | 2013-04-24 | Nttエレクトロニクス株式会社 | リッジ型半導体光素子及びリッジ型半導体光素子の製造方法 |
JP6388838B2 (ja) * | 2015-03-09 | 2018-09-12 | Nttエレクトロニクス株式会社 | 光機能素子 |
JP2017139319A (ja) * | 2016-02-03 | 2017-08-10 | 浜松ホトニクス株式会社 | 半導体レーザ素子 |
JP6406477B1 (ja) | 2017-11-17 | 2018-10-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316288A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体レーザ素子およびその製造方法 |
JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
JP2001267691A (ja) * | 2000-01-13 | 2001-09-28 | Sony Corp | 半導体素子およびその製造方法 |
JP2002204028A (ja) * | 2000-12-27 | 2002-07-19 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222815A (ja) * | 1994-12-13 | 1996-08-30 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
JPH09116222A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体レーザの製造方法,及び半導体レーザ |
US6639926B1 (en) * | 1998-03-25 | 2003-10-28 | Mitsubishi Chemical Corporation | Semiconductor light-emitting device |
US6625357B2 (en) * | 1999-03-29 | 2003-09-23 | Tyco Electronics Corporation | Method for fabricating fiducials for passive alignment of opto-electronic devices |
JP3864782B2 (ja) * | 2000-02-16 | 2007-01-10 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
DE60129261T2 (de) * | 2000-10-12 | 2008-05-08 | Fujifilm Corp. | Halbleiterlaser mit Gebiet ohne Stromzuführung in der Nähe einer Resonatorendfläche |
JP2002335048A (ja) * | 2001-03-06 | 2002-11-22 | Sony Corp | 窒化物系半導体レーザ素子及びその製造方法 |
-
2003
- 2003-03-20 JP JP2003076698A patent/JP4480948B2/ja not_active Expired - Lifetime
- 2003-07-11 US US10/616,923 patent/US7029936B2/en not_active Expired - Lifetime
-
2006
- 2006-02-09 US US11/350,096 patent/US7309879B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316288A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体レーザ素子およびその製造方法 |
JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
JP2001267691A (ja) * | 2000-01-13 | 2001-09-28 | Sony Corp | 半導体素子およびその製造方法 |
JP2002204028A (ja) * | 2000-12-27 | 2002-07-19 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7029936B2 (en) | 2006-04-18 |
JP2004104073A (ja) | 2004-04-02 |
US20060131593A1 (en) | 2006-06-22 |
US7309879B2 (en) | 2007-12-18 |
US20040240503A1 (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7309879B2 (en) | Semiconductor laser, manufacturing the same and semiconductor laser device | |
US7463662B2 (en) | Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus | |
US6521476B2 (en) | Method for manufacturing a semiconductor optical functional device | |
US7720127B2 (en) | Opto-semiconductor devices | |
JP4224041B2 (ja) | 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム | |
JP2006059881A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2003347674A (ja) | 半導体レーザ装置及びその製造方法 | |
US20050190806A1 (en) | Semiconductor laser and manufacturing method therefor | |
CN113906640A (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
US7492801B2 (en) | Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system | |
JP2008305957A (ja) | 半導体レーザ素子及びその製造方法 | |
JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
JP5292443B2 (ja) | 光半導体素子の製造方法 | |
JP2004063711A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
JP3771333B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JPH05152682A (ja) | 半導体装置及びその製造方法 | |
US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
US11817674B2 (en) | Semiconductor optical device and method for manufacturing the same | |
US20230060877A1 (en) | Semiconductor optical device and method of manufacturing the same | |
JP7524779B2 (ja) | 半導体光素子およびその製造方法 | |
JP2006203054A (ja) | 半導体レーザ素子の製造方法及びその半導体レーザ素子 | |
CN117154533A (zh) | 一种InP基半导体激光器芯片与制备方法 | |
JP2008047640A (ja) | 半導体レーザ素子とその製造方法、光ディスク装置、および光伝送モジュール | |
JPH10178200A (ja) | 半導体光集積素子 | |
JP2000012966A (ja) | リッジ導波型半導体レーザ素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4480948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |