JPH0821877B2 - 冗長系を構成する現用、待機パッケージの切替制御方式 - Google Patents
冗長系を構成する現用、待機パッケージの切替制御方式Info
- Publication number
- JPH0821877B2 JPH0821877B2 JP1235325A JP23532589A JPH0821877B2 JP H0821877 B2 JPH0821877 B2 JP H0821877B2 JP 1235325 A JP1235325 A JP 1235325A JP 23532589 A JP23532589 A JP 23532589A JP H0821877 B2 JPH0821877 B2 JP H0821877B2
- Authority
- JP
- Japan
- Prior art keywords
- active
- package
- standby
- packages
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 冗長系を構成する現用、待機パッケージの切替制御方
式に関し、 実装位置フリーのパッケージでも容易に冗長構成をと
ることができるようにすることを目的とし、 フレーム中のタイムスロットを用いて時分割多重され
た各入力信号をタイムスロット単位に時分割交換する機
能をもつ時間スイッチ部（TSW）に接続されてインタフ
ェースの動作を行なう、冗長系を構成する現用、待機パ
ッケージの切替制御方式において、 現用および待機の各パッケージに対して，自己のパッ
ケージにおける障害発生の有無を示す信号および自己の
パッケージが現用か待機かを示す信号をそれぞれ挿入す
るための特定のタイムスロットを設け， 障害を検知した現用パッケージは外障害発生を示す信
号をフレーム中の特定のタイムスロットに挿入して時間
スイッチ部（TSW）へ送り、時間スイッチ部（TSW）はそ
の特定のタイムスロットの信号を現用パッケージ及び待
機パッケージへ送り返し、これを受けて待機パッケージ
は現用パッケージにおける障害発生を知り自己の待機状
態を現用状態に切替えるとともに、自己が現用であるこ
とを示す信号をフレーム中の特定のタイムスロットに挿
入して時間スイッチ部（TSW）へ送り、時間スイッチ部
（TSW）はその特定のタイムスロットの信号を両パッケ
ージへ送り返し、これを受けて先に現用状態にあって障
害を発生したパッケージは自己を待機状態に切替えると
ともに自己が待機であることを示す信号をフレーム中の
特定のタイムスロットに挿入して時間スイッチ部（TS
W）へ送り、時間スイッチ部（TSW）はその特定のタイム
スロットの信号を両パッケージへ送り返し，現用，待機
パッケージの切替えを完了するよう構成する。
式に関し、 実装位置フリーのパッケージでも容易に冗長構成をと
ることができるようにすることを目的とし、 フレーム中のタイムスロットを用いて時分割多重され
た各入力信号をタイムスロット単位に時分割交換する機
能をもつ時間スイッチ部（TSW）に接続されてインタフ
ェースの動作を行なう、冗長系を構成する現用、待機パ
ッケージの切替制御方式において、 現用および待機の各パッケージに対して，自己のパッ
ケージにおける障害発生の有無を示す信号および自己の
パッケージが現用か待機かを示す信号をそれぞれ挿入す
るための特定のタイムスロットを設け， 障害を検知した現用パッケージは外障害発生を示す信
号をフレーム中の特定のタイムスロットに挿入して時間
スイッチ部（TSW）へ送り、時間スイッチ部（TSW）はそ
の特定のタイムスロットの信号を現用パッケージ及び待
機パッケージへ送り返し、これを受けて待機パッケージ
は現用パッケージにおける障害発生を知り自己の待機状
態を現用状態に切替えるとともに、自己が現用であるこ
とを示す信号をフレーム中の特定のタイムスロットに挿
入して時間スイッチ部（TSW）へ送り、時間スイッチ部
（TSW）はその特定のタイムスロットの信号を両パッケ
ージへ送り返し、これを受けて先に現用状態にあって障
害を発生したパッケージは自己を待機状態に切替えると
ともに自己が待機であることを示す信号をフレーム中の
特定のタイムスロットに挿入して時間スイッチ部（TS
W）へ送り、時間スイッチ部（TSW）はその特定のタイム
スロットの信号を両パッケージへ送り返し，現用，待機
パッケージの切替えを完了するよう構成する。
本発明は、冗長系を構成する現用、待機パッケージの
切替制御方式に関する。
切替制御方式に関する。
通信装置では系を２重にして一方を現用、他方を待機
とし、現用系が障害になると直ちに待機系に切替えて通
信を継続する構成とすることがよく行なわれる。本発明
はかゝる現用／待機パッケージの切替制御に関するもの
である。
とし、現用系が障害になると直ちに待機系に切替えて通
信を継続する構成とすることがよく行なわれる。本発明
はかゝる現用／待機パッケージの切替制御に関するもの
である。
従来、パッケージを２枚使用して冗長構成をとる場
合、これら２枚のパッケージの実装位置を固定とし、各
パッケージの該当端子間をプリント板パターンやストラ
ップ配線により固定的に接続し、かゝる配線を通して切
替信号を送って現用／待機の切替を行なっている。
合、これら２枚のパッケージの実装位置を固定とし、各
パッケージの該当端子間をプリント板パターンやストラ
ップ配線により固定的に接続し、かゝる配線を通して切
替信号を送って現用／待機の切替を行なっている。
第７図で説明すると、10,10Aは２枚のパッケージで、
本例では10が現用、10Aは待機である。これらのパッケ
ージは出力制御部12（添字Ａは適宜省略する）、切替制
御部14、障害検出部16などを備える。現用系のパッケー
ジ10の検出器16が障害を検出すると、切替制御部14は出
力制御部12にデータ出力を停止させ、また配線ｌを通し
て待機系の切替制御部12Aに信号（パッケージ10は障害
で、データ送出を停止したことを知らせる信号）を送
る。これを受けると切替制御部12Aは出力制御部14Aにデ
ータ出力を開始させ（待機系も、出力はしないだけで、
動作はしている）、パッケージ10Aを現用に切替える。
こうして現用系はパッケージ10から10Aに変わり、待機
系はパッケージ10Aから10へ変わる。
本例では10が現用、10Aは待機である。これらのパッケ
ージは出力制御部12（添字Ａは適宜省略する）、切替制
御部14、障害検出部16などを備える。現用系のパッケー
ジ10の検出器16が障害を検出すると、切替制御部14は出
力制御部12にデータ出力を停止させ、また配線ｌを通し
て待機系の切替制御部12Aに信号（パッケージ10は障害
で、データ送出を停止したことを知らせる信号）を送
る。これを受けると切替制御部12Aは出力制御部14Aにデ
ータ出力を開始させ（待機系も、出力はしないだけで、
動作はしている）、パッケージ10Aを現用に切替える。
こうして現用系はパッケージ10から10Aに変わり、待機
系はパッケージ10Aから10へ変わる。
このように、従来の切替方式では固定的な配線ｌを通
して切替信号を伝送して切替を行なっているので、実装
位置がフリーのパッケージでは配線ｌを設けることがで
きず、ひいでは切替、２重化、冗長構成の採用ができな
い。
して切替信号を伝送して切替を行なっているので、実装
位置がフリーのパッケージでは配線ｌを設けることがで
きず、ひいでは切替、２重化、冗長構成の採用ができな
い。
同期端局では第５図に示すように時間スイッチTSW、
インタフェースIFP1〜IFP4を備え、インタフェースIFP3
及び又はIFP4を介して端末（本例ではPBX）に接続し、
インタフェースIFP1,IFP2は第４図の伝送線TL1,TL2に接
続する。この第４図のA,Bは端局で、この端局間の伝送
線がTL1,TL2に２重化される。ここで時間スイッチTSP
は，フレーム中のタイムスロットを用いて時分割多重さ
れた入力信号を，タイムスロット単位で指定された時間
的な並びに変換し，任意のタイムスロット同士を接続す
る時分割交換機能をもつ。
インタフェースIFP1〜IFP4を備え、インタフェースIFP3
及び又はIFP4を介して端末（本例ではPBX）に接続し、
インタフェースIFP1,IFP2は第４図の伝送線TL1,TL2に接
続する。この第４図のA,Bは端局で、この端局間の伝送
線がTL1,TL2に２重化される。ここで時間スイッチTSP
は，フレーム中のタイムスロットを用いて時分割多重さ
れた入力信号を，タイムスロット単位で指定された時間
的な並びに変換し，任意のタイムスロット同士を接続す
る時分割交換機能をもつ。
この同期端局のパッケージを収容するシェルフは第６
図に示すように時間スイッチ（TSW）用、インタフェー
ス（IF）用、……分かれている。そして共通部である時
間スイッチを２重化するのは容易で、これらのパッケー
ジTSW0,TSW1を所定位置に隣接配置し、前記配線ｌを施
しておけばよい。これに対してインタフェースパッケー
ジはシェルフへの挿入位置が任意（ユーザが適当に挿入
する）で、IFシェルフ内であればどこでもよく、固定で
はないので、配線ｌを設けておくことができず、ひいて
は２重化が困難である。
図に示すように時間スイッチ（TSW）用、インタフェー
ス（IF）用、……分かれている。そして共通部である時
間スイッチを２重化するのは容易で、これらのパッケー
ジTSW0,TSW1を所定位置に隣接配置し、前記配線ｌを施
しておけばよい。これに対してインタフェースパッケー
ジはシェルフへの挿入位置が任意（ユーザが適当に挿入
する）で、IFシェルフ内であればどこでもよく、固定で
はないので、配線ｌを設けておくことができず、ひいて
は２重化が困難である。
このように配線ｌを通して切替信号を送って切替える
方式ではパッケージ挿入位置が固定であれば容易に配線
ｌを設定して、現用／待機の切替えを行ない、冗長構成
をとることができるが、挿入位置が任意であるフリーの
パッケージでは配線ｌを設定できず、２重化が困難であ
る。
方式ではパッケージ挿入位置が固定であれば容易に配線
ｌを設定して、現用／待機の切替えを行ない、冗長構成
をとることができるが、挿入位置が任意であるフリーの
パッケージでは配線ｌを設定できず、２重化が困難であ
る。
本発明はかゝる点を改善して、実装位置フリーのパッ
ケージでも容易に冗長構成をとることができるようにす
ることを目的とするものである。
ケージでも容易に冗長構成をとることができるようにす
ることを目的とするものである。
第１図に示すように本発明では、時間スイッチ部20を
通して切替制御信号を送る。
通して切替制御信号を送る。
検出部16で障害を検出した現用パッケージ10は特定の
タイムスロットに障害情報を挿入して時間スイッチ部20
へ送る。時間スイッチ部では伝送情報と障害情報を分離
し、障害情報を現用、待機パッケージ10,10Aへ送り返
す。待機パッケージ10Aではこれを受けると自己を現用
に切替え、また現用パッケージ10は伝送情報の送出を止
めて待機に切替える。
タイムスロットに障害情報を挿入して時間スイッチ部20
へ送る。時間スイッチ部では伝送情報と障害情報を分離
し、障害情報を現用、待機パッケージ10,10Aへ送り返
す。待機パッケージ10Aではこれを受けると自己を現用
に切替え、また現用パッケージ10は伝送情報の送出を止
めて待機に切替える。
本発明では、伝送情報の空きタイムスロットを利用し
て障害情報に従って切替制御信号を転送し、これで現用
／待機切替を行なう。現用、待機パッケージがシェルフ
のどの位置に挿入されても、伝送情報（伝送線情報）の
信号線は必らず配設されるから、確実に切替制御信号を
送って現用／待機切替を行なうことができ、実装位置フ
リーのパッケージでも冗長系を構成することが確実、容
易にできる。
て障害情報に従って切替制御信号を転送し、これで現用
／待機切替を行なう。現用、待機パッケージがシェルフ
のどの位置に挿入されても、伝送情報（伝送線情報）の
信号線は必らず配設されるから、確実に切替制御信号を
送って現用／待機切替を行なうことができ、実装位置フ
リーのパッケージでも冗長系を構成することが確実、容
易にできる。
第２図に本発明の実施例を示す。現用／待機パッケー
ジ10,10Aは第５図のインタフェースパッケージIFP1,IFP
2に、時間スイッチ部20は同TSWに、接続先パッケージ30
はインタフェースパッケージIFP3に相当する。
ジ10,10Aは第５図のインタフェースパッケージIFP1,IFP
2に、時間スイッチ部20は同TSWに、接続先パッケージ30
はインタフェースパッケージIFP3に相当する。
現用／待機パッケージ10/10Aは出力制御部12（添字Ａ
は適宜省略する）、切替制御部14、自己のパッケージ内
の障害の検出部16a、伝送線TLを伝送されてくる信号の
障害検出部16b、速度変換部17、マルチプレクサ18、お
よびデマルチプレクサ19を備える。
は適宜省略する）、切替制御部14、自己のパッケージ内
の障害の検出部16a、伝送線TLを伝送されてくる信号の
障害検出部16b、速度変換部17、マルチプレクサ18、お
よびデマルチプレクサ19を備える。
伝送線TLのビットレートは1.5Mb/sまたは6.3Mb/s、時
間スイッチTSW側は8Mb/sで、両者を結ぶには速度変換が
必要である。速度変換部17,17Aはこの速度変換を行な
う。
間スイッチTSW側は8Mb/sで、両者を結ぶには速度変換が
必要である。速度変換部17,17Aはこの速度変換を行な
う。
パッケージ10,10Aと時間スイッチ部20との間の信号の
フォーマットは第３図に示す如くで、１フレームは125
μＳ、128TS（タイムスロット）、交信情報である主信
号は１フレームの両端部を除く大部分を占め、前端部１
〜4TSと後端部125〜128TSはダミーである。本発明では
この前端部１〜4TSを利用して障害情報を送る。即ち１
〜4TSに挿入する４ビットの第１ビットはパッケージ10
が現用か待機か、第２ビットは該パッケージ10で障害が
検出されたか否か（16a,16bが障害検出出力を生じたか
否か）、第３ビットはパッケージ10Aが現用か待機か、
第４ビットは該パッケージ10Aで障害が検出されたか否
かを示すビットとする。
フォーマットは第３図に示す如くで、１フレームは125
μＳ、128TS（タイムスロット）、交信情報である主信
号は１フレームの両端部を除く大部分を占め、前端部１
〜4TSと後端部125〜128TSはダミーである。本発明では
この前端部１〜4TSを利用して障害情報を送る。即ち１
〜4TSに挿入する４ビットの第１ビットはパッケージ10
が現用か待機か、第２ビットは該パッケージ10で障害が
検出されたか否か（16a,16bが障害検出出力を生じたか
否か）、第３ビットはパッケージ10Aが現用か待機か、
第４ビットは該パッケージ10Aで障害が検出されたか否
かを示すビットとする。
切替制御部14は障害検出部16a,16bが出力を生じると
上記第２ビットを障害例えば“1"にし、またパッケージ
10が現用であれば第１ビットを例えば“0"にする。同様
に切替制御部14Aは障害検出部16aA,16bAが出力を生じる
と上記第４ビットを障害、本例では“1"にし、またパッ
ケージ10Aが待機であれば第３ビットを本例では“1"に
する。これはマルチプレクサ18,18Aを介して行なう。即
ち切替制御部は上記データを用意しており、マルチプレ
クサを操作して、現用であれば出力制御部12からの主信
号と共に上記ビットを送出し、待機であれば上記ビット
のみ送出する。
上記第２ビットを障害例えば“1"にし、またパッケージ
10が現用であれば第１ビットを例えば“0"にする。同様
に切替制御部14Aは障害検出部16aA,16bAが出力を生じる
と上記第４ビットを障害、本例では“1"にし、またパッ
ケージ10Aが待機であれば第３ビットを本例では“1"に
する。これはマルチプレクサ18,18Aを介して行なう。即
ち切替制御部は上記データを用意しており、マルチプレ
クサを操作して、現用であれば出力制御部12からの主信
号と共に上記ビットを送出し、待機であれば上記ビット
のみ送出する。
デマルチプレクサ19,19Aは時間スイッチ部20からの前
記フォーマットの信号を受けて主信号は速度変換部17
へ、他方のパッケージの障害情報は切替制御部へ送る。
記フォーマットの信号を受けて主信号は速度変換部17
へ、他方のパッケージの障害情報は切替制御部へ送る。
今パッケージ10が現用、パッケージ10Aが待機とし
て、現用パッケージ10の障害検出部16a,16bが障害を検
出すると、切替制御部14は前記第２ビットを障害“1"に
する。時間スイッチ部20は、前記主信号は接続先パッケ
ージ30へ送り、障害情報（前記第１〜第４ビット）は接
続先パッケージ30から送られる信号（これも前記主信号
になる）と共にパッケージ10,10Aへ送る。
て、現用パッケージ10の障害検出部16a,16bが障害を検
出すると、切替制御部14は前記第２ビットを障害“1"に
する。時間スイッチ部20は、前記主信号は接続先パッケ
ージ30へ送り、障害情報（前記第１〜第４ビット）は接
続先パッケージ30から送られる信号（これも前記主信号
になる）と共にパッケージ10,10Aへ送る。
パッケージ10Aのデマルチプレクサ19Aは、障害情報の
第1,第２ビットを切替制御部14Aへ送る。パッケージ10
の現用、障害を示すこの第1,第２ビットを受けると切替
制御部14Aは自系パッケージ10Aを現用に切替え、マルチ
プレクサ18Aを操作して出力制御部12Aの出力（主信号）
と、第３ビットを現用“0"、第４ビットは正常“0"とし
た障害情報を送出する。パッケージ10ではデマルチプレ
クサ19が障害情報の第3,第４ビットを切替制御部14へ送
り、これを受けて切替制御部14は自系を待機“1"、障害
“1"とし、出力制御部12の出力は送出せずに該障害情報
のみ送出する。
第1,第２ビットを切替制御部14Aへ送る。パッケージ10
の現用、障害を示すこの第1,第２ビットを受けると切替
制御部14Aは自系パッケージ10Aを現用に切替え、マルチ
プレクサ18Aを操作して出力制御部12Aの出力（主信号）
と、第３ビットを現用“0"、第４ビットは正常“0"とし
た障害情報を送出する。パッケージ10ではデマルチプレ
クサ19が障害情報の第3,第４ビットを切替制御部14へ送
り、これを受けて切替制御部14は自系を待機“1"、障害
“1"とし、出力制御部12の出力は送出せずに該障害情報
のみ送出する。
こうしてパッケージ10,10Aの現用、待機切替が行なわ
れる。時間スイッチ部20からの信号はパッケージ10,10A
がどこに実装されても必らずこれらのパッケージへ送ら
れるようにされるから、単に現用／待機、障害／正常情
報を入れるタイムスロットの設定をするだけで確実に切
替信号の受け渡しができ、２重化が可能になる。
れる。時間スイッチ部20からの信号はパッケージ10,10A
がどこに実装されても必らずこれらのパッケージへ送ら
れるようにされるから、単に現用／待機、障害／正常情
報を入れるタイムスロットの設定をするだけで確実に切
替信号の受け渡しができ、２重化が可能になる。
パッケージ10で障害が検出されたとき切替制御部14は
直ちに主信号の送出を禁止するようにしてもよい。障害
パッケージ10はその後の修復で正常になれば第２ビット
を“0"に戻し、待機“1"、正常“0"である第1,第２ビッ
トを送出して、現用パッケージの障害に備える。
直ちに主信号の送出を禁止するようにしてもよい。障害
パッケージ10はその後の修復で正常になれば第２ビット
を“0"に戻し、待機“1"、正常“0"である第1,第２ビッ
トを送出して、現用パッケージの障害に備える。
なおパッケージ10,10Aではフォーマット変換なども行
なう。また第５図の端末側のインタフェースIFP3,IFP4
はTSP、端末間の信号の処理を分担して行なう、等の目
的のものである。
なう。また第５図の端末側のインタフェースIFP3,IFP4
はTSP、端末間の信号の処理を分担して行なう、等の目
的のものである。
同期端局の信号フォーマットは第３図（ａ）の示す如
くで、フレーム同期ビットはない。フレーム同期は第３
図（ｂ）に示すように別個の信号、本例では8KHzのクロ
ックでとる。
くで、フレーム同期ビットはない。フレーム同期は第３
図（ｂ）に示すように別個の信号、本例では8KHzのクロ
ックでとる。
以上説明したように本発明によれば、冗長構成が困難
であった実装位置フリーのパッケージに対する冗長構成
が可能になる。
であった実装位置フリーのパッケージに対する冗長構成
が可能になる。
第１図は本発明の原理図、 第２図は本発明の実施例を示すブロック図、 第３図は信号フォーマットの説明図、 第４図は２重化システムの説明図、 第５図は同期端局の構成を示すブロック図、 第６図はシェルフへのパッケージ配置状態を示す説明
図、 第７図は冗長構成の従来例を示すブロック図である。
図、 第７図は冗長構成の従来例を示すブロック図である。
Claims (1)
- 【請求項１】フレーム中のタイムスロットを用いて時分
割多重された各入力信号をタイムスロット単位に時分割
交換する機能をもつ時間スイッチ部（TSW）に接続され
てインタフェースの動作を行なう、冗長系を構成する現
用、待機パッケージの切替制御方式において、 現用および待機の各パッケージに対して，自己のパッケ
ージにおける障害発生の有無を示す信号および自己のパ
ッケージが現用か待機かを示す信号をそれぞれ挿入する
ための特定のタイムスロットを設け， 障害を検知した現用パッケージは該障害発生を示す信号
をフレーム中の特定のタイムスロットに挿入して時間ス
イッチ部（TSW）へ送り、時間スイッチ部（TSW）はその
特定のタイムスロットの信号を現用パッケージ及び待機
パッケージへ送り返し、これを受けて待機パッケージは
現用パッケージにおける障害発生を知り自己の待機状態
を現用状態に切替えるとともに、自己が現用であること
を示す信号をフレーム中の特定のタイムスロットに挿入
して時間スイッチ部（TSW）へ送り、時間スイッチ部（T
SW）はその特定のタイムスロットの信号を両パッケージ
へ送り返し、これを受けて先に現用状態にあって障害を
発生したパッケージは自己を待機状態に切替えるととも
に自己が待機であることを示す信号をフレーム中の特定
のタイムスロットに挿入して時間スイッチ部（TSW）へ
送り、時間スイッチ部（TSW）はその特定のタイムスロ
ットの信号を両パッケージへ送り返し，現用，待機パッ
ケージの切替えを完了することを特徴とする、冗長系を
構成する現用、待機パッケージの切替制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235325A JPH0821877B2 (ja) | 1989-09-11 | 1989-09-11 | 冗長系を構成する現用、待機パッケージの切替制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235325A JPH0821877B2 (ja) | 1989-09-11 | 1989-09-11 | 冗長系を構成する現用、待機パッケージの切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0398320A JPH0398320A (ja) | 1991-04-23 |
| JPH0821877B2 true JPH0821877B2 (ja) | 1996-03-04 |
Family
ID=16984436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235325A Expired - Fee Related JPH0821877B2 (ja) | 1989-09-11 | 1989-09-11 | 冗長系を構成する現用、待機パッケージの切替制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821877B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225159A (ja) * | 1992-02-10 | 1993-09-03 | Fujitsu Ltd | 制御情報のバックアップ方式 |
| DE102013209294B3 (de) | 2013-05-21 | 2014-07-24 | Schaeffler Technologies Gmbh & Co. Kg | Führungswagen einer Linearführung |
| CN111427259B (zh) * | 2020-03-30 | 2023-05-30 | 深圳震有科技股份有限公司 | 一种机框插槽式的主备切换方法、智能设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569596B2 (ja) * | 1987-09-16 | 1997-01-08 | 日本電気株式会社 | ディジタル加入者線切替装置 |
-
1989
- 1989-09-11 JP JP1235325A patent/JPH0821877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0398320A (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000332857A (ja) | Ｎ＋１冗長構成回路 | |
| JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| JP3331451B2 (ja) | ディジタル信号伝送装置 | |
| GB2290432A (en) | Telecommunications system protection scheme | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP2664925B2 (ja) | 回線切替方式 | |
| JP2885644B2 (ja) | 回線切替方式 | |
| JP2656563B2 (ja) | 多重・分離装置 | |
| JP2679506B2 (ja) | クロック切替方式 | |
| JP2872011B2 (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| JP3139461B2 (ja) | 交換機の信号処理装置における送出信号同期交絡方法 | |
| JPH0666763B2 (ja) | ディジタル網系切替方式 | |
| JP3181485B2 (ja) | 通信装置の監視システム | |
| JP3010804B2 (ja) | 従属同期方式 | |
| JP2821338B2 (ja) | ２次アラーム出力制御方法 | |
| JP3024163B2 (ja) | 同期多重端局装置 | |
| JPH0661986A (ja) | クロック切替方式 | |
| JP2693785B2 (ja) | 回線切替方式 | |
| JP3320269B2 (ja) | セル転送方法及びセル送信装置及びセル受信装置 | |
| JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
| KR950023071A (ko) | 이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치 | |
| JPS6223650A (ja) | 時分割多重伝送方式 | |
| JPH08204688A (ja) | 二方路クロック選択方式 | |
| JP2001119359A (ja) | 伝送装置 | |
| JPH0486133A (ja) | 二重化データリンクのスタンバイリンク同期検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |