JP2872011B2 - Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 - Google Patents
Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置Info
- Publication number
- JP2872011B2 JP2872011B2 JP5240356A JP24035693A JP2872011B2 JP 2872011 B2 JP2872011 B2 JP 2872011B2 JP 5240356 A JP5240356 A JP 5240356A JP 24035693 A JP24035693 A JP 24035693A JP 2872011 B2 JP2872011 B2 JP 2872011B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- bytes
- atm
- standby
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ（Ａｓｙｎｃｈｒ
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）通信システ
ムにおける送信データの現用予備両系バイト位相合せ装
置に関し、特にＡＴＭ通信システムの伝送路の冗長切替
え時における送信データのバイト位相合せ方式に関す
る。
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）通信システ
ムにおける送信データの現用予備両系バイト位相合せ装
置に関し、特にＡＴＭ通信システムの伝送路の冗長切替
え時における送信データのバイト位相合せ方式に関す
る。
【０００２】
【従来の技術】ＡＴＭ通信システムにおいて、送信装置
内でＳＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）フレームのオーバヘッド部及びペ
イロード部にＡＴＭセルが挿入されたフォーマット（フ
ルスペックＡＴＭ構成）から、ＳＤＨフレームのペイロ
ード部のみにＡＴＭセルが挿入されたフォーマット（Ｓ
ＤＨフレーム構成）に変換して、伝送路上へ送出するこ
とが必要になる。
内でＳＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）フレームのオーバヘッド部及びペ
イロード部にＡＴＭセルが挿入されたフォーマット（フ
ルスペックＡＴＭ構成）から、ＳＤＨフレームのペイロ
ード部のみにＡＴＭセルが挿入されたフォーマット（Ｓ
ＤＨフレーム構成）に変換して、伝送路上へ送出するこ
とが必要になる。
【０００３】この伝送路上のＳＤＨフレーム構成のフォ
ーマット（ＣＣＩＴＴ勧告，Ｇ．７０８に準拠）を図４
に示している。図において、ＳＯＨはセクションオーバ
ヘッド部であり、ＰＯＨはパスオーバヘッド部であり、
残余の部分がペイロード部であって有効データ部分であ
る。
ーマット（ＣＣＩＴＴ勧告，Ｇ．７０８に準拠）を図４
に示している。図において、ＳＯＨはセクションオーバ
ヘッド部であり、ＰＯＨはパスオーバヘッド部であり、
残余の部分がペイロード部であって有効データ部分であ
る。
【０００４】このフォーマットにおいて、１ローに入る
セル数は５セルであり、１ローのバイト数は２６０バイ
トであり、１セルのバイト数は５３バイトとなってい
る。そのために、各ローのオーバヘッドからＡＴＭセル
の先頭までのバイト数は、図４に示す如く、ａ，ｂの様
に各ローで異なることになる。
セル数は５セルであり、１ローのバイト数は２６０バイ
トであり、１セルのバイト数は５３バイトとなってい
る。そのために、各ローのオーバヘッドからＡＴＭセル
の先頭までのバイト数は、図４に示す如く、ａ，ｂの様
に各ローで異なることになる。
【０００５】従来のフォーマット変換回路のブロックが
図３に示されている。現用系Ａと予備系Ｂとが設けられ
ており、両系は同一構成となっている。フォーマット変
換バッファ１Ａ，１Ｂには、フルスペックのＡＴＭ構成
からＳＤＨフレーム構成へ変換するために、一度送信デ
ータがこのバッファへ書込まれる。
図３に示されている。現用系Ａと予備系Ｂとが設けられ
ており、両系は同一構成となっている。フォーマット変
換バッファ１Ａ，１Ｂには、フルスペックのＡＴＭ構成
からＳＤＨフレーム構成へ変換するために、一度送信デ
ータがこのバッファへ書込まれる。
【０００６】バッファ１Ａ，１Ｂからのデータ読出しは
セルパルス生成回路２Ａ，２Ｂからのセルパルスに基づ
いて行われるもので、このセルパルスはオーバヘッドか
らのＡＴＭセルの先頭位置を示すパルスであり、このセ
ルパルスに同期して各ＡＴＭセルが読出されるのである
（図４）。
セルパルス生成回路２Ａ，２Ｂからのセルパルスに基づ
いて行われるもので、このセルパルスはオーバヘッドか
らのＡＴＭセルの先頭位置を示すパルスであり、このセ
ルパルスに同期して各ＡＴＭセルが読出されるのである
（図４）。
【０００７】
【発明が解決しようとする課題】この場合、両系Ａ，Ｂ
のセルパルス生成回路２Ａ，２Ｂは互いに独立したカウ
ンタ構成となっているために、ＳＤＨフレーム内のペイ
ロード部でのセルパルス生成位置（図４のａ）が、両系
で合わなくなり、送信データのバイト順序が両系で異な
ることによって、伝送路の無瞬断冗長切替えが困難であ
るという欠点がある。
のセルパルス生成回路２Ａ，２Ｂは互いに独立したカウ
ンタ構成となっているために、ＳＤＨフレーム内のペイ
ロード部でのセルパルス生成位置（図４のａ）が、両系
で合わなくなり、送信データのバイト順序が両系で異な
ることによって、伝送路の無瞬断冗長切替えが困難であ
るという欠点がある。
【０００８】本発明の目的は、伝送路の無瞬断冗長切替
えを可能としたＡＴＭ通信システムにおける送信データ
の現用予備両系バイト位相合せ装置を提供することであ
る。
えを可能としたＡＴＭ通信システムにおける送信データ
の現用予備両系バイト位相合せ装置を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明によれば、現用系
と予備系との各々に設けられ、装置内でＳＤＨフレーム
のオーバヘッド部及びペイロード部にＡＴＭセルが挿入
されたフォーマットから、伝送路上でＳＤＨフレームの
ペイロード部のみにＡＴＭセルが挿入されたフォーマッ
トに変換を行うためのフォーマット変換用のバッファ
と、前記現用系と予備系との各々に設けられ、自系の前
記バッファの読出し時に自系ＳＤＨフレームの各フレー
ム毎にオーバヘッド部からＡＴＭセルの先頭までのバイ
ト数を検出してこの検出バイト数に応じたセル位置バイ
ト数を他系へ送出するセル位置バイト数検出手段と、前
記現用系と予備系との各々に設けられ、自系への切替え
指令時に前記他系から送出された前記セル位置バイト数
を元に各フレーム毎に自系の前記バッファの読出しを制
御する手段と、を含むことを特徴とするＡＴＭ通信シス
テムにおける送信データの現用予備両系バイト位相合せ
装置が得られる。
と予備系との各々に設けられ、装置内でＳＤＨフレーム
のオーバヘッド部及びペイロード部にＡＴＭセルが挿入
されたフォーマットから、伝送路上でＳＤＨフレームの
ペイロード部のみにＡＴＭセルが挿入されたフォーマッ
トに変換を行うためのフォーマット変換用のバッファ
と、前記現用系と予備系との各々に設けられ、自系の前
記バッファの読出し時に自系ＳＤＨフレームの各フレー
ム毎にオーバヘッド部からＡＴＭセルの先頭までのバイ
ト数を検出してこの検出バイト数に応じたセル位置バイ
ト数を他系へ送出するセル位置バイト数検出手段と、前
記現用系と予備系との各々に設けられ、自系への切替え
指令時に前記他系から送出された前記セル位置バイト数
を元に各フレーム毎に自系の前記バッファの読出しを制
御する手段と、を含むことを特徴とするＡＴＭ通信シス
テムにおける送信データの現用予備両系バイト位相合せ
装置が得られる。
【００１０】
【実施例】以下、図面を用いて本発明の実施例を詳述す
る。
る。
【００１１】図１は本発明の一実施例のブロック図であ
り、図２はその動作タイムチャートである。現用系Ａ及
び予備系Ｂが設けられており、両系は同一構成となって
いる。フォーマット変換用バッファ１Ａ，１Ｂは、送信
装置内のフルスペックＡＴＭ構成から伝送路上でのＳＤ
Ｈフレーム構成へフォーマット変換を行うもので、装置
内データが一時バッファ１Ａ，１Ｂへ夫々書込まれる。
り、図２はその動作タイムチャートである。現用系Ａ及
び予備系Ｂが設けられており、両系は同一構成となって
いる。フォーマット変換用バッファ１Ａ，１Ｂは、送信
装置内のフルスペックＡＴＭ構成から伝送路上でのＳＤ
Ｈフレーム構成へフォーマット変換を行うもので、装置
内データが一時バッファ１Ａ，１Ｂへ夫々書込まれる。
【００１２】セルパルス生成回路２Ａ，２Ｂは各バッフ
ァ１Ａ，１Ｂの読出しのためのセルパルス（３６７ＫＣ
ＰＳ）を生成するものであり、このセルパルスは基本的
には両系は互いに独立した自走カウンタであって、オー
バヘッドからのＡＴＭセル先頭位置を示すパルスであ
る。このセルパルスに応答してセルを構成するバイトに
同期した読出しセル位相用カウンタクロックが生成され
るが、ＳＤＨフレーム構成のＳＯＨ及びＰＯＨ部のオー
バヘッド部ではデータを読出さないために、当該読出し
セル位相用カウンタクロックは抑止されるようになって
いる。
ァ１Ａ，１Ｂの読出しのためのセルパルス（３６７ＫＣ
ＰＳ）を生成するものであり、このセルパルスは基本的
には両系は互いに独立した自走カウンタであって、オー
バヘッドからのＡＴＭセル先頭位置を示すパルスであ
る。このセルパルスに応答してセルを構成するバイトに
同期した読出しセル位相用カウンタクロックが生成され
るが、ＳＤＨフレーム構成のＳＯＨ及びＰＯＨ部のオー
バヘッド部ではデータを読出さないために、当該読出し
セル位相用カウンタクロックは抑止されるようになって
いる。
【００１３】セル位置バイト数計測回路３Ａ，３Ｂは図
４のＳＤＨフレーム構成の各ロー（フレーム）毎にａで
示すバイト数（オーバヘッド部からのＡＴＭセル先頭位
置）を計測する。例えば、現用系では、１フレーム毎に
このバイト数ａを計測して補正値（後述する）を加算し
て予備系へ送信するようになっている。
４のＳＤＨフレーム構成の各ロー（フレーム）毎にａで
示すバイト数（オーバヘッド部からのＡＴＭセル先頭位
置）を計測する。例えば、現用系では、１フレーム毎に
このバイト数ａを計測して補正値（後述する）を加算し
て予備系へ送信するようになっている。
【００１４】この場合の補正値について検討する。図４
に示す１つのローの次のローにおけるセル先頭位置ｂ
は、 ｂ＝ａ＋５３×５−２６０＝ａ＋５ ……（１） で表わされる。ここに、５３はセルのバイト数，５は１
ローに入るセル数，２６０は１ローのバイト数である。
に示す１つのローの次のローにおけるセル先頭位置ｂ
は、 ｂ＝ａ＋５３×５−２６０＝ａ＋５ ……（１） で表わされる。ここに、５３はセルのバイト数，５は１
ローに入るセル数，２６０は１ローのバイト数である。
【００１５】上記（１）式から判る様に、次のローのセ
ル先頭位置ｂは、前のローのセル先頭位置ａに対して５
バイトを加算したものとなる。
ル先頭位置ｂは、前のローのセル先頭位置ａに対して５
バイトを加算したものとなる。
【００１６】そこで、セル位置バイト数計測回路３Ａで
は、ＳＰＯＨ（オーバヘッド表示信号）のタイミングで
カウンタに「５」をロードし、セルパルスまでのバイト
数を読出しセル位相用カウンタにてカウントすることに
より、そのセルパルスのタイミングにおけるカウント数
を求め、そのカウント数が次のローのセル位相（セル先
頭位置ｂ）となることから、これを予備系へ通知するよ
うにしている。
は、ＳＰＯＨ（オーバヘッド表示信号）のタイミングで
カウンタに「５」をロードし、セルパルスまでのバイト
数を読出しセル位相用カウンタにてカウントすることに
より、そのセルパルスのタイミングにおけるカウント数
を求め、そのカウント数が次のローのセル位相（セル先
頭位置ｂ）となることから、これを予備系へ通知するよ
うにしている。
【００１７】この場合のカウンタは、２6 カウンタと
し、カウント値が５３を越えると、５をロードするよう
にする。尚、この５３なる値は、１セルのバイト数に一
致している。
し、カウント値が５３を越えると、５をロードするよう
にする。尚、この５３なる値は、１セルのバイト数に一
致している。
【００１８】予備系側では、現用系Ａよりこのセル位置
バイト数の通知を受けるが、このとき現用／予備選択信
号によって予備系Ｂが選択されたとすると、セルパルス
生成制御回路５Ｂはセルパルス生成回路２Ｂに対して、
フリーラン状態から、現用系側から通知を受けた読出し
セル位相（バイト数）を用いて、オーバヘッド位置から
そのバイト数だけずれた位置でセルパルス（３６７ＫＣ
ＰＳ）を発生せさるようにして、バッファ２Ｂの読出し
制御がなされるのである。
バイト数の通知を受けるが、このとき現用／予備選択信
号によって予備系Ｂが選択されたとすると、セルパルス
生成制御回路５Ｂはセルパルス生成回路２Ｂに対して、
フリーラン状態から、現用系側から通知を受けた読出し
セル位相（バイト数）を用いて、オーバヘッド位置から
そのバイト数だけずれた位置でセルパルス（３６７ＫＣ
ＰＳ）を発生せさるようにして、バッファ２Ｂの読出し
制御がなされるのである。
【００１９】予備系Ｂから現用系Ａへ切替えられたとき
には、上記と同様に、予備系のセル位置バイト数計測回
路３Ｂによる読出しセル位相が現用系Ａへ通知され、セ
ルパルス生成制御回路５Ａにより、セルパルスの生成が
制御されることになる。
には、上記と同様に、予備系のセル位置バイト数計測回
路３Ｂによる読出しセル位相が現用系Ａへ通知され、セ
ルパルス生成制御回路５Ａにより、セルパルスの生成が
制御されることになる。
【００２０】こうすることにより、現用予備切替え時
に、両系のセル位相が一致するので、伝送路の無瞬断冗
長切替えが可能となる。
に、両系のセル位相が一致するので、伝送路の無瞬断冗
長切替えが可能となる。
【００２１】尚、本例では図２に示した読出しセル位置
バイト数のカウントのためのカウンタに、ＳＰＯＨに同
期して「５」をロードすることにより、予め補正値
「５」を加算して他系へ通知しているが、当該カウンタ
へのロードは「０」としておき、通知を受けた側で補正
値「５」を加算しても良いものである。
バイト数のカウントのためのカウンタに、ＳＰＯＨに同
期して「５」をロードすることにより、予め補正値
「５」を加算して他系へ通知しているが、当該カウンタ
へのロードは「０」としておき、通知を受けた側で補正
値「５」を加算しても良いものである。
【００２２】
【発明の効果】以上述べた如く、本発明によれば、伝送
路へのデータ送信において、ＡＴＭセルをＳＤＨフレー
ム内に挿入するときに送信データのセル位相を現用系と
予備系とで完全に一致させることができ、よって伝送路
上の無瞬断冗長切替えが可能になるという効果がある。
路へのデータ送信において、ＡＴＭセルをＳＤＨフレー
ム内に挿入するときに送信データのセル位相を現用系と
予備系とで完全に一致させることができ、よって伝送路
上の無瞬断冗長切替えが可能になるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックの動作を示すタイムチャートで
ある。
ある。
【図３】従来の現用予備両系バイト位相合せ装置のブロ
ック図である。
ック図である。
【図４】ＳＤＨフレーム構成を示すフォーマット図であ
る。
る。
Ａ 現用系 Ｂ 予備系 １Ａ，１Ｂ フォーマット変換用バッファ ２Ａ，２Ｂ セルパルス生成回路 ３Ａ，３Ｂ セル位置バイト数計測回路 ５Ａ，５Ｂ セルパルス生成制御回路
フロントページの続き (72)発明者 上田 裕巳 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平５−7216（ＪＰ，Ａ) 特開 平５−7219（ＪＰ，Ａ) 特開 平６−237265（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項１】 現用系と予備系との各々に設けられ、装
置内でＳＤＨフレームのオーバヘッド部及びペイロード
部にＡＴＭセルが挿入されたフォーマットから、伝送路
上でＳＤＨフレームのペイロード部のみにＡＴＭセルが
挿入されたフォーマットに変換を行うためのフォーマッ
ト変換用のバッファと、 前記現用系と予備系との各々に設けられ、自系の前記バ
ッファの読出し時に自系ＳＤＨフレームの各フレーム毎
にオーバヘッド部からＡＴＭセルの先頭までのバイト数
を検出してこの検出バイト数に応じたセル位置バイト数
を他系へ送出するセル位置バイト数検出手段と、 前記現用系と予備系との各々に設けられ、自系への切替
え指令時に前記他系から送出された前記セル位置バイト
数を元に各フレーム毎に自系の前記バッファの読出しを
制御する手段と、 を含むことを特徴とするＡＴＭ通信システムにおける送
信データの現用予備両系バイト位相合せ装置。 - 【請求項２】 前記セル位置バイト数検出手段は、前記
ＡＴＭセルの先頭までのバイト数に所定数を加算した値
を他系へ送出するよう構成されていることを特徴とする
請求項１記載のＡＴＭ通信システムにおける送信データ
の現用予備両系バイト位相合せ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240356A JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240356A JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774756A JPH0774756A (ja) | 1995-03-17 |
| JP2872011B2 true JP2872011B2 (ja) | 1999-03-17 |
Family
ID=17058276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240356A Expired - Fee Related JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872011B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047861B2 (ja) | 1997-07-08 | 2000-06-05 | 日本電気株式会社 | Ａｔｍ通信装置における現用系／予備系無瞬断切替装置 |
| JP2004504923A (ja) * | 1999-08-03 | 2004-02-19 | エペンドルフ アーゲー | 遠心分離機の不平衡補償装置 |
-
1993
- 1993-09-01 JP JP5240356A patent/JP2872011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774756A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| JP3047861B2 (ja) | Ａｔｍ通信装置における現用系／予備系無瞬断切替装置 | |
| US5754527A (en) | Line switching apparatus | |
| JPH07177116A (ja) | デジタル信号伝送装置 | |
| JP2872011B2 (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| US6438143B1 (en) | Image packet communications system | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| JP2001217796A (ja) | 無瞬断切り替え装置及びネットワークシステム | |
| JP3119548B2 (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JP2004080556A (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
| JP3616695B2 (ja) | 伝送装置のユニット間インタフェース方式 | |
| JPH08223130A (ja) | 無瞬断切替方式 | |
| JP2868398B2 (ja) | 伝送路切替装置 | |
| JPH0879214A (ja) | 無瞬断切替方法 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP2654606B2 (ja) | 回線切替装置 | |
| JP2611629B2 (ja) | 無瞬断切替方式 | |
| JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| JPH01261939A (ja) | マルチフレーム同期装置 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JPH10135923A (ja) | 無瞬断ｓｄｈ伝送システム | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2002164907A (ja) | パスルート切替装置およびパスプロテクション方法 | |
| JP2776133B2 (ja) | 送端切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |