JPH08213508A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08213508A JPH08213508A JP7020008A JP2000895A JPH08213508A JP H08213508 A JPH08213508 A JP H08213508A JP 7020008 A JP7020008 A JP 7020008A JP 2000895 A JP2000895 A JP 2000895A JP H08213508 A JPH08213508 A JP H08213508A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- heat dissipation
- package body
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体チップで発生した熱をきわめて効率良
く外部に逃がすことができる半導体装置を提供する。 【構成】 パッケージ本体１１は外部電極が形成されて
いる外部電極形成面１１ａと反対側の面をチップ実装面
１１ｂとしている。パッケージ本体１１のチップ実装面
１１ｂには、その活性面１３ａ側が対向する状態で半導
体チップ１３が実装されている。放熱部材１５は半導体
チップ１３の裏面１３ｂに密着した状態でパッケージ本
体１１に取り付けられている。また、パッケージ本体１
１の外部電極形成面１１ａには入出力端子として球状電
極１２が設けられている。
く外部に逃がすことができる半導体装置を提供する。 【構成】 パッケージ本体１１は外部電極が形成されて
いる外部電極形成面１１ａと反対側の面をチップ実装面
１１ｂとしている。パッケージ本体１１のチップ実装面
１１ｂには、その活性面１３ａ側が対向する状態で半導
体チップ１３が実装されている。放熱部材１５は半導体
チップ１３の裏面１３ｂに密着した状態でパッケージ本
体１１に取り付けられている。また、パッケージ本体１
１の外部電極形成面１１ａには入出力端子として球状電
極１２が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック等からなる
パッケージ本体に半導体チップを実装してなる半導体装
置に関するものである。
パッケージ本体に半導体チップを実装してなる半導体装
置に関するものである。
【０００２】
【従来の技術】図４は従来における半導体装置の一例を
示す概略断面図である。図示した半導体装置５０におい
て、５１はパッケージ本体、５２はパッケージ本体５１
に実装された半導体チップ（半導体素子）、５３はパッ
ケージ本体５１の電極部（不図示）と半導体チップ５２
の電極部とを接続するボンディングワイヤ、５４はパッ
ケージ本体５１内に半導体チップ５２を封止するための
キャップ（蓋）、５５はパッケージ本体５１の外部電極
上にマウントされたはんだボールである。この種の半導
体装置５０は、多ピン化への対応策として、パッケージ
本体５１の底面に球状のはんだボール５５が２次元のア
レイ状に配置されていることから、ＢＧＡ（ボール・グ
リッド・アレイ）と呼ばれており、プリント基板等に対
してははんだボール５５を入出力端子として実装され
る。
示す概略断面図である。図示した半導体装置５０におい
て、５１はパッケージ本体、５２はパッケージ本体５１
に実装された半導体チップ（半導体素子）、５３はパッ
ケージ本体５１の電極部（不図示）と半導体チップ５２
の電極部とを接続するボンディングワイヤ、５４はパッ
ケージ本体５１内に半導体チップ５２を封止するための
キャップ（蓋）、５５はパッケージ本体５１の外部電極
上にマウントされたはんだボールである。この種の半導
体装置５０は、多ピン化への対応策として、パッケージ
本体５１の底面に球状のはんだボール５５が２次元のア
レイ状に配置されていることから、ＢＧＡ（ボール・グ
リッド・アレイ）と呼ばれており、プリント基板等に対
してははんだボール５５を入出力端子として実装され
る。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置５０では、半導体チップ５２で発生した熱
の殆どがチップ裏面（図中下面）側からパッケージ本体
５１を経由してキャップ５４から外部に放散される構造
となっているため、伝熱経路が長くなるうえにパッケー
ジ本体５１の側壁部分では伝熱経路が狭くなり、半導体
チップ５２の熱を効率良く外部に逃がすことが出来なか
った。このため、高電力を消費する電源用ＩＣや高速、
高集積ＩＣ（例えば、パーソナルコンピュータのＣＰＵ
を担うＩＣ）として機能する半導体チップ５２を、多ピ
ン化対応のパッケージ構造に採用するにはパッケージ全
体の放熱性を高める必要があった。そこで従来において
は、パッケージ本体５１にヒートシンク（不図示）を取
り付けて放熱性を高める試みもなされているが、この場
合は、十分な放熱効果を得るのに放熱面積を広く確保し
た大型のヒートシンクを採用する必要があり、これによ
ってパッケージ全体が大型化し、実装時にスペース的な
制約が生じるという新たな問題が生じていた。
の半導体装置５０では、半導体チップ５２で発生した熱
の殆どがチップ裏面（図中下面）側からパッケージ本体
５１を経由してキャップ５４から外部に放散される構造
となっているため、伝熱経路が長くなるうえにパッケー
ジ本体５１の側壁部分では伝熱経路が狭くなり、半導体
チップ５２の熱を効率良く外部に逃がすことが出来なか
った。このため、高電力を消費する電源用ＩＣや高速、
高集積ＩＣ（例えば、パーソナルコンピュータのＣＰＵ
を担うＩＣ）として機能する半導体チップ５２を、多ピ
ン化対応のパッケージ構造に採用するにはパッケージ全
体の放熱性を高める必要があった。そこで従来において
は、パッケージ本体５１にヒートシンク（不図示）を取
り付けて放熱性を高める試みもなされているが、この場
合は、十分な放熱効果を得るのに放熱面積を広く確保し
た大型のヒートシンクを採用する必要があり、これによ
ってパッケージ全体が大型化し、実装時にスペース的な
制約が生じるという新たな問題が生じていた。
【０００４】本発明は、上記問題を解決するためになさ
れたもので、その目的とするところは、半導体チップで
発生した熱をきわめて効率良く外部に逃がすことができ
る半導体装置を提供することにある。
れたもので、その目的とするところは、半導体チップで
発生した熱をきわめて効率良く外部に逃がすことができ
る半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置は、外部電極が形成された外部電極形成面と反対側の
面をチップ実装面としてなるパッケージ本体と、このパ
ッケージ本体のチップ実装面に、その活性面側が対向す
る状態で実装された半導体チップと、この半導体チップ
の活性面と反対側の面に密着した状態でパッケージ本体
に取り付けられた放熱部材と、パッケージ本体の外部電
極形成面に設けられた入出力端子とを備えた構成となっ
ている。
置は、外部電極が形成された外部電極形成面と反対側の
面をチップ実装面としてなるパッケージ本体と、このパ
ッケージ本体のチップ実装面に、その活性面側が対向す
る状態で実装された半導体チップと、この半導体チップ
の活性面と反対側の面に密着した状態でパッケージ本体
に取り付けられた放熱部材と、パッケージ本体の外部電
極形成面に設けられた入出力端子とを備えた構成となっ
ている。
【０００６】請求項２記載の半導体装置は、上記請求項
１記載の半導体装置において放熱部材側に空冷用のファ
ンユニットが取り付けられた構成となっている。
１記載の半導体装置において放熱部材側に空冷用のファ
ンユニットが取り付けられた構成となっている。
【０００７】
【作用】請求項１記載の半導体装置においては、パッケ
ージ本体に実装された半導体チップの裏面（活性面と反
対側の面）が放熱部材と密着した構造となっているた
め、半導体チップで発生した熱がパッケージ本体を経由
することなく直に放熱部材に伝熱され、そこから外部に
放散されるようになる。これにより、従来よりも伝熱経
路が格段に短くなるため、その分だけパッケージ全体の
熱抵抗を低下させることができる。
ージ本体に実装された半導体チップの裏面（活性面と反
対側の面）が放熱部材と密着した構造となっているた
め、半導体チップで発生した熱がパッケージ本体を経由
することなく直に放熱部材に伝熱され、そこから外部に
放散されるようになる。これにより、従来よりも伝熱経
路が格段に短くなるため、その分だけパッケージ全体の
熱抵抗を低下させることができる。
【０００８】請求項２記載の半導体装置においては、空
冷用のファンユニットによって放熱部材の表面が強制的
に冷却されるようになるため、パッケージ全体の放熱効
果をより一層高めることができる。
冷用のファンユニットによって放熱部材の表面が強制的
に冷却されるようになるため、パッケージ全体の放熱効
果をより一層高めることができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わる半導体装
置の第１実施例を示す概略断面図であり、図中（ａ）は
その全体図、（ｂ）はＡ部拡大図を示している。図１に
示す半導体装置１０において、パッケージ本体１１は一
方（図中上方）を開口した箱型構造をなすもので、本例
ではパッケージ周縁の凸部が後述する半導体チップの厚
み寸法とほぼ同じ段差をもって形成されている。このパ
ッケージ本体１１の底面１１ａには図示せぬ複数の外部
電極（ランド）が形成されており、さらに各々の外部電
極上には入出力端子としての球状電極（はんだボール
等）１２がマウントされている。一方、上述した外部電
極形成面１１ａと反対側の面１１ｂには、後述する半導
体チップの電極パッド配列に応じて複数の電極部（不図
示）が配置されており、パッケージ本体１１ではこの電
極形成面１１ｂをチップ実装面としている。
ながら詳細に説明する。図１は本発明に係わる半導体装
置の第１実施例を示す概略断面図であり、図中（ａ）は
その全体図、（ｂ）はＡ部拡大図を示している。図１に
示す半導体装置１０において、パッケージ本体１１は一
方（図中上方）を開口した箱型構造をなすもので、本例
ではパッケージ周縁の凸部が後述する半導体チップの厚
み寸法とほぼ同じ段差をもって形成されている。このパ
ッケージ本体１１の底面１１ａには図示せぬ複数の外部
電極（ランド）が形成されており、さらに各々の外部電
極上には入出力端子としての球状電極（はんだボール
等）１２がマウントされている。一方、上述した外部電
極形成面１１ａと反対側の面１１ｂには、後述する半導
体チップの電極パッド配列に応じて複数の電極部（不図
示）が配置されており、パッケージ本体１１ではこの電
極形成面１１ｂをチップ実装面としている。
【００１０】パッケージ本体１１のチップ実装面１１ｂ
には半導体チップ１３が実装されている。半導体チップ
１３は、図１（ｂ）に示すように、その活性面１３ａ側
がチップ実装面１１ｂに対向する状態、すなわちフェー
スダウン構造をもってパッケージ本体１１に実装されて
いる。半導体チップ１３の活性面１３ａには複数の電極
パッド（不図示）が設けられており、これらの電極パッ
ドがはんだバンプ１４等を介してパッケージ本体１１側
の電極部（不図示）に接続されている。
には半導体チップ１３が実装されている。半導体チップ
１３は、図１（ｂ）に示すように、その活性面１３ａ側
がチップ実装面１１ｂに対向する状態、すなわちフェー
スダウン構造をもってパッケージ本体１１に実装されて
いる。半導体チップ１３の活性面１３ａには複数の電極
パッド（不図示）が設けられており、これらの電極パッ
ドがはんだバンプ１４等を介してパッケージ本体１１側
の電極部（不図示）に接続されている。
【００１１】さらに、半導体チップ１３の裏面、つまり
活性面１３ａと反対側の面１３ｂには例えばアルミニウ
ムや銅等の高熱伝導性材料からなる放熱部材（ヒートシ
ンク等）１５が密着している。この放熱部材１５は、熱
伝導性を有する接着剤、例えばシリコーン系の接着剤１
６を介してチップ裏面１３ｂに密着しており、その接合
面と反対側の面には冷却効果を高めるための凹凸部（放
熱フィン）が設けられている。また放熱部材１５の周縁
部は接着剤等の固定手段を用いてパッケージ本体１１の
周縁凸部に固定されている。
活性面１３ａと反対側の面１３ｂには例えばアルミニウ
ムや銅等の高熱伝導性材料からなる放熱部材（ヒートシ
ンク等）１５が密着している。この放熱部材１５は、熱
伝導性を有する接着剤、例えばシリコーン系の接着剤１
６を介してチップ裏面１３ｂに密着しており、その接合
面と反対側の面には冷却効果を高めるための凹凸部（放
熱フィン）が設けられている。また放熱部材１５の周縁
部は接着剤等の固定手段を用いてパッケージ本体１１の
周縁凸部に固定されている。
【００１２】このように本第１実施例の半導体装置１０
においては、発熱源となる半導体チップ１３の裏面１３
ｂに放熱部材１５が密着した状態で取り付けられた構造
となっているため、図１（ｂ）の一点鎖線で示すよう
に、半導体チップ１３で発生した熱がその裏面１３ｂ側
から直に放熱部材１５に伝熱され、その放熱部材１５の
表面（特に凹凸面）から外部に放散されるようになる。
これにより、パッケージ内における伝熱経路が従来構造
に比較して格段に短くなるうえ、伝熱経路が広い面積を
もって確保されるようになるため、その分だけパッケー
ジ全体としての熱抵抗が低下し、高い放熱効果を得るこ
とができる。
においては、発熱源となる半導体チップ１３の裏面１３
ｂに放熱部材１５が密着した状態で取り付けられた構造
となっているため、図１（ｂ）の一点鎖線で示すよう
に、半導体チップ１３で発生した熱がその裏面１３ｂ側
から直に放熱部材１５に伝熱され、その放熱部材１５の
表面（特に凹凸面）から外部に放散されるようになる。
これにより、パッケージ内における伝熱経路が従来構造
に比較して格段に短くなるうえ、伝熱経路が広い面積を
もって確保されるようになるため、その分だけパッケー
ジ全体としての熱抵抗が低下し、高い放熱効果を得るこ
とができる。
【００１３】図２は本発明に係わる半導体装置の第２実
施例を示す概略断面図である。図２に示す半導体装置２
０において、２１はパッケージ本体、２２は球状電極、
２３は半導体チップ、２４は放熱部材であり、これらの
基本的な構成については上記第１実施例の場合と同様で
ある。ここで本第２実施例においては、パッケージ本体
２１に対し、半導体チップ２３に密着した状態で取り付
けられた放熱部材２４側に空冷用のファンユニット２５
が取り付けられている。このファンユニット２５は、例
えば、ユニット全体の取付ベースとなるホルダ部２６
と、このホルダ部２６に装着されたモータ２７と、この
モータ２７を駆動源として回転するファン２８とから成
るもので、このうちホルダ部２６は螺子留めや接着剤等
の固定手段によって放熱部材２４に固定されている。
施例を示す概略断面図である。図２に示す半導体装置２
０において、２１はパッケージ本体、２２は球状電極、
２３は半導体チップ、２４は放熱部材であり、これらの
基本的な構成については上記第１実施例の場合と同様で
ある。ここで本第２実施例においては、パッケージ本体
２１に対し、半導体チップ２３に密着した状態で取り付
けられた放熱部材２４側に空冷用のファンユニット２５
が取り付けられている。このファンユニット２５は、例
えば、ユニット全体の取付ベースとなるホルダ部２６
と、このホルダ部２６に装着されたモータ２７と、この
モータ２７を駆動源として回転するファン２８とから成
るもので、このうちホルダ部２６は螺子留めや接着剤等
の固定手段によって放熱部材２４に固定されている。
【００１４】上記構成からなる本第２実施例の半導体装
置２０においては、モータ２７の駆動によってファン２
８を回転させると、放熱部材２４の表面（凹凸面）がフ
ァン２８の回転によって強制的に冷却される。したがっ
て、半導体チップ２３で発生した熱を、放熱部材２４に
よる放熱作用とファンユニット２５による冷却作用の相
乗効果をもって、より効果的に外部に放散させることが
できる。
置２０においては、モータ２７の駆動によってファン２
８を回転させると、放熱部材２４の表面（凹凸面）がフ
ァン２８の回転によって強制的に冷却される。したがっ
て、半導体チップ２３で発生した熱を、放熱部材２４に
よる放熱作用とファンユニット２５による冷却作用の相
乗効果をもって、より効果的に外部に放散させることが
できる。
【００１５】図３は本発明に係わる半導体装置の他の適
用例を示す概略断面図である。図３に示す半導体装置３
０においては、上記第１実施例と同様に、パッケージ本
体３１に対し、その活性面側を対向させた状態（フェー
スダウン構造）で半導体チップ３２が実装されており、
さらにチップ裏面に密着した状態で放熱部材３３が取り
付けられている。また、外部電極が形成されているパッ
ケージ本体３１の底面（外部電極形成面）３１ａには入
出力端子としてリードピン３４が設けられている。
用例を示す概略断面図である。図３に示す半導体装置３
０においては、上記第１実施例と同様に、パッケージ本
体３１に対し、その活性面側を対向させた状態（フェー
スダウン構造）で半導体チップ３２が実装されており、
さらにチップ裏面に密着した状態で放熱部材３３が取り
付けられている。また、外部電極が形成されているパッ
ケージ本体３１の底面（外部電極形成面）３１ａには入
出力端子としてリードピン３４が設けられている。
【００１６】この種のパッケージ構造は、パッケージ本
体３１の外部電極形成面３１ａにリードピン３４が２次
元のアレイ状に配置されていることから、ＰＧＡ（ピン
・グリッド・アレイ）と呼ばれており、この場合におい
ても半導体チップ３２の裏面に放熱部材３３が密着して
取り付けられていることから、上記第１実施例と同様に
熱抵抗が低下し、高い放熱効果を得ることができる。な
お、このＰＧＡパッケージに対しても、上記第２実施例
のごとく放熱部材３３側にファンユニット（不図示）を
取り付けることで、放熱部材３３による放熱作用とファ
ンユニットによる冷却作用の相乗効果をもって、より高
い放熱効果が得られることはいうまでもない。
体３１の外部電極形成面３１ａにリードピン３４が２次
元のアレイ状に配置されていることから、ＰＧＡ（ピン
・グリッド・アレイ）と呼ばれており、この場合におい
ても半導体チップ３２の裏面に放熱部材３３が密着して
取り付けられていることから、上記第１実施例と同様に
熱抵抗が低下し、高い放熱効果を得ることができる。な
お、このＰＧＡパッケージに対しても、上記第２実施例
のごとく放熱部材３３側にファンユニット（不図示）を
取り付けることで、放熱部材３３による放熱作用とファ
ンユニットによる冷却作用の相乗効果をもって、より高
い放熱効果が得られることはいうまでもない。
【００１７】
【発明の効果】請求項１記載の半導体装置によれば、パ
ッケージ本体に実装された半導体チップの裏面、すなわ
ち活性面と反対側の面を放熱部材に密着させた構造とし
たので、半導体チップで発生した熱を他の部材を経由す
ることなく直に放熱部材に伝えることができる。これに
より、パッケージ全体の熱抵抗が従来よりも格段に小さ
くなり、半導体チップの熱を効率良く外部に放散させる
ことが可能となるため、例えば電源用ＩＣや高速、高集
積ＩＣなど発熱量の多い半導体チップであっても多ピン
化対応のパッケージ構造に何ら支障なく採用することが
できる。
ッケージ本体に実装された半導体チップの裏面、すなわ
ち活性面と反対側の面を放熱部材に密着させた構造とし
たので、半導体チップで発生した熱を他の部材を経由す
ることなく直に放熱部材に伝えることができる。これに
より、パッケージ全体の熱抵抗が従来よりも格段に小さ
くなり、半導体チップの熱を効率良く外部に放散させる
ことが可能となるため、例えば電源用ＩＣや高速、高集
積ＩＣなど発熱量の多い半導体チップであっても多ピン
化対応のパッケージ構造に何ら支障なく採用することが
できる。
【００１８】請求項２記載の半導体装置によれば、放熱
部材の表面をファンユニットによって強制的に冷却する
ことができるため、放熱部材による放熱作用とファンユ
ニットによる冷却作用の相乗効果をもって、半導体チッ
プの熱をより効果的に外部に放散させることが可能とな
る。
部材の表面をファンユニットによって強制的に冷却する
ことができるため、放熱部材による放熱作用とファンユ
ニットによる冷却作用の相乗効果をもって、半導体チッ
プの熱をより効果的に外部に放散させることが可能とな
る。
【図１】本発明に係わる半導体装置の第１実施例を示す
概略断面図である。
概略断面図である。
【図２】本発明に係わる半導体装置の第２実施例を示す
概略断面図である。
概略断面図である。
【図３】他の適用例を示す側面概略図である。
【図４】従来における半導体装置の一例を示す概略断面
図である。
図である。
１０，２０，３０ 半導体装置 １１，２１，３１ パッケージ本体 １２，２２ 球状電極（入出力端子） １３，２３，３２ 半導体チップ １５，２４，３３ 放熱部材 ２５ ファンユニット ３４ リードピン（入出力端子）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/46 Ｃ
Claims (6)
- 【請求項１】 外部電極が形成された外部電極形成面と
反対側の面をチップ実装面としてなるパッケージ本体
と、 前記パッケージ本体のチップ実装面に、その活性面側が
対向する状態で実装された半導体チップと、 前記半導体チップの活性面と反対側の面に密着した状態
で前記パッケージ本体に取り付けられた放熱部材と、 前記パッケージ本体の外部電極形成面に設けられた入出
力端子とを備えたことを特徴とする半導体装置。 - 【請求項２】 前記放熱部材側に空冷用のファンユニッ
トが取り付けられたことを特徴とする請求項１の半導体
装置。 - 【請求項３】 前記入出力端子が球状電極からなること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記入出力端子が球状電極からなること
を特徴とする請求項２記載の半導体装置。 - 【請求項５】 前記入出力端子がリードピンからなるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記入出力端子がリードピンからなるこ
とを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7020008A JPH08213508A (ja) | 1995-02-08 | 1995-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7020008A JPH08213508A (ja) | 1995-02-08 | 1995-02-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213508A true JPH08213508A (ja) | 1996-08-20 |
Family
ID=12015098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7020008A Pending JPH08213508A (ja) | 1995-02-08 | 1995-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1638143A2 (en) | 2004-09-21 | 2006-03-22 | Lucent Technologies Inc. | Heat-transfer devices |
| CN108738225A (zh) * | 2017-04-25 | 2018-11-02 | 欧姆龙汽车电子株式会社 | 电路板模块和电子装置 |
-
1995
- 1995-02-08 JP JP7020008A patent/JPH08213508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1638143A2 (en) | 2004-09-21 | 2006-03-22 | Lucent Technologies Inc. | Heat-transfer devices |
| CN108738225A (zh) * | 2017-04-25 | 2018-11-02 | 欧姆龙汽车电子株式会社 | 电路板模块和电子装置 |
| JP2018186143A (ja) * | 2017-04-25 | 2018-11-22 | オムロンオートモーティブエレクトロニクス株式会社 | 回路基板モジュール、電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914342B2 (ja) | 集積回路装置の冷却構造 | |
| US9013035B2 (en) | Thermal improvement for hotspots on dies in integrated circuit packages | |
| US9299634B2 (en) | Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages | |
| US6081028A (en) | Thermal management enhancements for cavity packages | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JP3922809B2 (ja) | 半導体装置 | |
| JP2611671B2 (ja) | 半導体装置 | |
| JP3207293B2 (ja) | Ｉｃ部品実装用のピン型ソケットおよび集合型ソケット | |
| JPH02276264A (ja) | ヒートシンク付セラミックパッケージ | |
| JPH08213508A (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2003258165A (ja) | 半導体装置 | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| KR20030011159A (ko) | 반도체패키지 | |
| JPH11121660A (ja) | 半導体装置およびその製造方法 | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| JPS58218148A (ja) | 電子部品冷却装置 | |
| JPH04269855A (ja) | ヒートシンク付半導体パッケージ | |
| JP2765242B2 (ja) | 集積回路装置 | |
| KR20010015387A (ko) | Ｂｇａ 형 반도체 장치 패키지 | |
| JPH02291154A (ja) | ヒートシンク付セラミックパッケージ | |
| JPH04267547A (ja) | ヒートシンク付半導体パッケージ |