JPH081930B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH081930B2 JPH081930B2 JP1232904A JP23290489A JPH081930B2 JP H081930 B2 JPH081930 B2 JP H081930B2 JP 1232904 A JP1232904 A JP 1232904A JP 23290489 A JP23290489 A JP 23290489A JP H081930 B2 JPH081930 B2 JP H081930B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- oxide film
- semiconductor substrate
- region
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 19
- 239000000758 substrate Substances 0.000 claims description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 description 17
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、とくに相補
型MOS集積回路に適用されるウエルの形成方法に関する
ものである。
型MOS集積回路に適用されるウエルの形成方法に関する
ものである。
（従来の技術） 集積回路の微細化が進むにつれて、たとえば、DRAMの
ようなメモリは従来の平面構造からたて構造を多く採用
するようになって来ている。したがって、このDRAMのよ
うなメモリなどにはトレンチ構造のキャパシタが良く使
われるようになった。しかし、トレンチキャパシタをメ
モリに組み込むには、製造上の色々の問題がある。たと
えば、ウエルが浅いとトレンチ間リークが生ずるため
に、それを抑えるためにウエル領域を深くしなければな
らないなどの問題てある。
ようなメモリは従来の平面構造からたて構造を多く採用
するようになって来ている。したがって、このDRAMのよ
うなメモリなどにはトレンチ構造のキャパシタが良く使
われるようになった。しかし、トレンチキャパシタをメ
モリに組み込むには、製造上の色々の問題がある。たと
えば、ウエルが浅いとトレンチ間リークが生ずるため
に、それを抑えるためにウエル領域を深くしなければな
らないなどの問題てある。
従来の相補型MOS集積回路（以下、CMOSICと略記す
る）の一般的なツィンウエル（Twin Well）形成方法は
第３図（ａ）〜（ｆ）に示すとおりである。
る）の一般的なツィンウエル（Twin Well）形成方法は
第３図（ａ）〜（ｆ）に示すとおりである。
ｐ型シリコン基板１（不純物濃度１×1015〜５×1015
cm-3）を酸素雰囲気中で熱酸化することにより1000Åの
第１の酸化膜２を形成する（第３図（ａ））。
cm-3）を酸素雰囲気中で熱酸化することにより1000Åの
第１の酸化膜２を形成する（第３図（ａ））。
ｐ型ウエルを形成するため、フォトエッチングによ
り、ｎ型ウエル形成領域上に感光性樹脂３を形成する。
この感光性樹脂３をマスクにしてホウ素をイオン注入す
る。このとき、活性化していないホウ素により、第１の
ダメージ層４ができる（第３図（ｂ））。
り、ｎ型ウエル形成領域上に感光性樹脂３を形成する。
この感光性樹脂３をマスクにしてホウ素をイオン注入す
る。このとき、活性化していないホウ素により、第１の
ダメージ層４ができる（第３図（ｂ））。
つぎに、後のフォトエッチング工程の合せマークを形
成するため感光性樹脂３をマスクにして、フッ化アンモ
ン液（NH4F）にて、ｐウエル形成領域上の酸化膜２を除
去する。その後感光性樹脂３を除去する（第３図
（ｃ））。
成するため感光性樹脂３をマスクにして、フッ化アンモ
ン液（NH4F）にて、ｐウエル形成領域上の酸化膜２を除
去する。その後感光性樹脂３を除去する（第３図
（ｃ））。
フォトエッチング工程の合せマークを形成するため、
酸素雰囲気中で熱拡散することによりｐ型ウエル６を形
成する。このとき、同時に、ｐウエル上に酸化膜５が形
成され、シリコン基板１表面に合せマークとなる酸化膜
の段差が形成される（第３図（ｄ））。
酸素雰囲気中で熱拡散することによりｐ型ウエル６を形
成する。このとき、同時に、ｐウエル上に酸化膜５が形
成され、シリコン基板１表面に合せマークとなる酸化膜
の段差が形成される（第３図（ｄ））。
次にフォトエッチング工程によりｐ型ウエル領域上に
感光性樹脂７を形成する。この感光性樹脂７をマスクに
してリンをイオン注入する。このとき、活性化していな
いリンにより第２のダメージ層８ができる（第３図
（ｅ））。
感光性樹脂７を形成する。この感光性樹脂７をマスクに
してリンをイオン注入する。このとき、活性化していな
いリンにより第２のダメージ層８ができる（第３図
（ｅ））。
次に感光性樹脂７を除去した後、不純物の活性化及び
希望とする拡散深さにするため熱拡散を行なってｎウエ
ル９を形成し、ツィンウエル構成をつくることができる
（第３図（ｆ））。このあと適宜に従来の手法で、この
半導体基板にトレンチキャパシタなどを形成する。
希望とする拡散深さにするため熱拡散を行なってｎウエ
ル９を形成し、ツィンウエル構成をつくることができる
（第３図（ｆ））。このあと適宜に従来の手法で、この
半導体基板にトレンチキャパシタなどを形成する。
（発明が解決しようとする課題） 以上の従来技術において、第３図（ｃ）のようにｐウ
エル形成領域上のシリコン基板１があらわれている状態
で、酸素雰囲気中で熱拡散すると、酸化誘起積層欠陥
（OSF）が発生する。OSFはリンイオン注入領域よりホウ
素イオン注入領域により発生しやすく、イオン注入ドー
ズ量に比例して増加する。また、前述のようにDRAMでト
レンチキャパシタを形成する場合、トレンチ−トレンチ
間リークをおさえるため、深いｐウエル領域を形成する
必要がある。深いｐウエルを形成するためにはホウ素の
イオン注入ドーズ量を増やし、さらに、はじめにｐウエ
ルを形成する必要があるため、OSFは発生しやすくな
る。
エル形成領域上のシリコン基板１があらわれている状態
で、酸素雰囲気中で熱拡散すると、酸化誘起積層欠陥
（OSF）が発生する。OSFはリンイオン注入領域よりホウ
素イオン注入領域により発生しやすく、イオン注入ドー
ズ量に比例して増加する。また、前述のようにDRAMでト
レンチキャパシタを形成する場合、トレンチ−トレンチ
間リークをおさえるため、深いｐウエル領域を形成する
必要がある。深いｐウエルを形成するためにはホウ素の
イオン注入ドーズ量を増やし、さらに、はじめにｐウエ
ルを形成する必要があるため、OSFは発生しやすくな
る。
また、ツィンウエルを形成するために、二度のフォト
エッチング工程が必要なため、工程数が増えるなどの製
造上の問題もある。
エッチング工程が必要なため、工程数が増えるなどの製
造上の問題もある。
本発明は、前記事情に鑑みて発明されたものであり、
ツィンウエルの形成において結晶欠陥の発生をおさえ、
かつ製造工程数を減らすことによって高信頼性の半導体
装置を容易に製造する方法を提供することを目的とする
ものである。
ツィンウエルの形成において結晶欠陥の発生をおさえ、
かつ製造工程数を減らすことによって高信頼性の半導体
装置を容易に製造する方法を提供することを目的とする
ものである。
（課題を解決するための手段） 本発明は、半導体基板主面全面に形成された酸化膜を
介してボロンをこの半導体基板主面の表面領域にイオン
注入する工程と、前記半導体基板主面に注入されたボロ
ンを熱拡散して前記半導体基板主面全面にこの半導体基
板より不純物濃度の高いｐウエルを形成する工程と、前
記半導体基板主面の前記ｐウエル内のｎウエル形成領域
に前記酸化膜を介してリンをイオン注入する工程と、前
記酸化膜の前記ｎウエル形成領域を被覆している部分を
除去する工程と、前記ｎウエル形成領域に注入されたリ
ンを熱拡散して前記ｐウエル内にｎウエルを形成すると
同時にこのｎウエルを被覆する酸化膜を形成する工程と
を具備し、前記ｎウエルを被覆する酸化膜は、前記ｐウ
エルを被覆する酸化膜に対して段差を形成していること
を特徴とする半導体装置の製造方法を提供するものであ
る。
介してボロンをこの半導体基板主面の表面領域にイオン
注入する工程と、前記半導体基板主面に注入されたボロ
ンを熱拡散して前記半導体基板主面全面にこの半導体基
板より不純物濃度の高いｐウエルを形成する工程と、前
記半導体基板主面の前記ｐウエル内のｎウエル形成領域
に前記酸化膜を介してリンをイオン注入する工程と、前
記酸化膜の前記ｎウエル形成領域を被覆している部分を
除去する工程と、前記ｎウエル形成領域に注入されたリ
ンを熱拡散して前記ｐウエル内にｎウエルを形成すると
同時にこのｎウエルを被覆する酸化膜を形成する工程と
を具備し、前記ｎウエルを被覆する酸化膜は、前記ｐウ
エルを被覆する酸化膜に対して段差を形成していること
を特徴とする半導体装置の製造方法を提供するものであ
る。
（作用） 本発明の構成によって、ツインウエル形成時の結晶欠
陥の発生を抑えることができるとともに後工程に必要な
合わせマークが容易に形成される。
陥の発生を抑えることができるとともに後工程に必要な
合わせマークが容易に形成される。
（実施例） この発明の一実施例の半導体装置は第１図（ｅ）に示
されている。
されている。
ｐ型シリコン基板（不純物濃度１〜５×1015cm-3）に
は、第１のウエル６（ｐ型領域、不純物濃度３×1016cm
-3）と第２のウエル９（ｎ型領域、不純物濃度６×1016
cm-3）とが形成されており、表面は酸化膜（SiO2）５が
形成されている。第１ウエルの深さは約10μｍであり、
第２ウエルの深さは約５μｍである。第１ウエルの深さ
は、第２ウエルの２倍になっている。この半導体装置
（たとえばDRAM）にトレンチキャパシタが組み込まれる
が、その深さは３〜５μｍであり、トレンチ間リークの
非常に少ないものが形成される。
は、第１のウエル６（ｐ型領域、不純物濃度３×1016cm
-3）と第２のウエル９（ｎ型領域、不純物濃度６×1016
cm-3）とが形成されており、表面は酸化膜（SiO2）５が
形成されている。第１ウエルの深さは約10μｍであり、
第２ウエルの深さは約５μｍである。第１ウエルの深さ
は、第２ウエルの２倍になっている。この半導体装置
（たとえばDRAM）にトレンチキャパシタが組み込まれる
が、その深さは３〜５μｍであり、トレンチ間リークの
非常に少ないものが形成される。
この一実施例の半導体装置は、以下のように、第１図
（ａ）〜（ｅ）を参照して説明する。
（ａ）〜（ｅ）を参照して説明する。
ｐ型シリコン基板１を酸素雰囲気中熱酸化することに
より1000Åの酸化膜２を形成する。その後、ｐ型シリコ
ン基板１の全面に酸化膜２をとおして、ホウ素をイオン
注入（150keV,1.5×1013cm-2）する。このとき、ホウ素
のイオン注入により、ダメージ層４が形成される（第１
図（ａ））。
より1000Åの酸化膜２を形成する。その後、ｐ型シリコ
ン基板１の全面に酸化膜２をとおして、ホウ素をイオン
注入（150keV,1.5×1013cm-2）する。このとき、ホウ素
のイオン注入により、ダメージ層４が形成される（第１
図（ａ））。
第１のウエル（ｐウエル領域）６を形成するため、酸
素雰囲気中、熱拡散（1190℃ 200分）を行なう。ただし
この熱拡散時、シリコン基板１は、第１のダメージ層４
があるがダメージ層４の表面には、酸化膜２がおおわれ
ている。このため酸素雰囲気で熱拡散を行なってもOSF
は発生しない（第１図（ｂ））。
素雰囲気中、熱拡散（1190℃ 200分）を行なう。ただし
この熱拡散時、シリコン基板１は、第１のダメージ層４
があるがダメージ層４の表面には、酸化膜２がおおわれ
ている。このため酸素雰囲気で熱拡散を行なってもOSF
は発生しない（第１図（ｂ））。
次にフォトエッチング工程により、ウエル領域以外を
感光性樹脂３でおおう。この感光性樹脂３をマスクにし
て、リンをイオン注入（150keV,2.5×1013cm-2）する。
このとき活性化していないリンによりダメージ層８がで
きる（第１図（ｃ））。
感光性樹脂３でおおう。この感光性樹脂３をマスクにし
て、リンをイオン注入（150keV,2.5×1013cm-2）する。
このとき活性化していないリンによりダメージ層８がで
きる（第１図（ｃ））。
次に、後のフォトエッチング工程の合せマークを形成
するため感光性樹脂３をマスクにして、フッ化アンモン
液（NH4F）にて、ｎウエル領域上の酸化膜２を除去す
る。その後、感光性樹脂を除去する（第１図（ｄ））。
するため感光性樹脂３をマスクにして、フッ化アンモン
液（NH4F）にて、ｎウエル領域上の酸化膜２を除去す
る。その後、感光性樹脂を除去する（第１図（ｄ））。
次に不純物の活性化及び希望とする拡散深さにするた
め、熱拡散（1190℃ 480分）することにより第２のウエ
ル（ｎ領域）９が形成され、ツィンウエル構成を形成す
ることができる。
め、熱拡散（1190℃ 480分）することにより第２のウエ
ル（ｎ領域）９が形成され、ツィンウエル構成を形成す
ることができる。
このような、ツィンウエル形成方式にすることによ
り、OSFの発生をおさえること可能となる。
り、OSFの発生をおさえること可能となる。
なお、本発明は上記実施例において、トレンチキャパ
シタを有するDRAMを考慮に入れたため、深いｐウエルを
形成するため、第１の熱拡散を行なったが、トレンチキ
ャパシタを有しないDRAM（スタックトキャパシタや平面
キャパシタを用いるもの）では、この熱拡散を省略し、
ｐウエル,nウエル拡散を第２の熱拡散で兼ねることもで
きる。
シタを有するDRAMを考慮に入れたため、深いｐウエルを
形成するため、第１の熱拡散を行なったが、トレンチキ
ャパシタを有しないDRAM（スタックトキャパシタや平面
キャパシタを用いるもの）では、この熱拡散を省略し、
ｐウエル,nウエル拡散を第２の熱拡散で兼ねることもで
きる。
さらに、本発明はツィンウエル形成について述べた
が、第２のウエル９を形成した後、同様の方法により、
第３のウエルを形成し、三重ウエルを形成することもで
きる。以上のことをくり返し、四重ウエル，五重ウエ
ル，…と多層のウエルを形成することができる。
が、第２のウエル９を形成した後、同様の方法により、
第３のウエルを形成し、三重ウエルを形成することもで
きる。以上のことをくり返し、四重ウエル，五重ウエ
ル，…と多層のウエルを形成することができる。
また、本発明は、Ｐ型シリコン基板について述べた
が、Ｎ型シリコン基板を用いてもよい。
が、Ｎ型シリコン基板を用いてもよい。
また、本発明は第１のウエルをＰウエル，第２のウエ
ルをＮウエルとしたが、逆にしてもよい。
ルをＮウエルとしたが、逆にしてもよい。
以上詳述したように、この発明によれば、第１の熱拡
散時間,Nウエル領域形成のためのリンのイオン注入条件
（加速エネルギー，ドーズ量）、および第２の熱拡散時
間を変えることにより、従来のＮウエルプロファイルに
近づけることができる。第４図に従来方式で形成したＮ
ウエル濃度プロファイルを示し、第２図に本発明のＮウ
エル濃度プロファイルを示す。
散時間,Nウエル領域形成のためのリンのイオン注入条件
（加速エネルギー，ドーズ量）、および第２の熱拡散時
間を変えることにより、従来のＮウエルプロファイルに
近づけることができる。第４図に従来方式で形成したＮ
ウエル濃度プロファイルを示し、第２図に本発明のＮウ
エル濃度プロファイルを示す。
また、本発明ではＰウエル領域を形成するため、酸化
膜２でシリコン基板１の表面をおおい、熱拡散を行なう
ため、OSFの発生を0.2ケ/cm2程度におさえることがで
き、さらにpn接合リークをおさえることができ、高品
質，高信頼性の半導体装置を形成することが可能にな
る。
膜２でシリコン基板１の表面をおおい、熱拡散を行なう
ため、OSFの発生を0.2ケ/cm2程度におさえることがで
き、さらにpn接合リークをおさえることができ、高品
質，高信頼性の半導体装置を形成することが可能にな
る。
また、ツィンウエル形成において、フォトエッチング
工程方式では２回必要であったが、本発明では１回だけ
で十分であり、工程短縮に役立つ。
工程方式では２回必要であったが、本発明では１回だけ
で十分であり、工程短縮に役立つ。
本発明により、熱拡散時の酸化誘起積層欠陥（OSF）
の発生を抑えることができるとともに後工程に必要な酸
化膜の段差によって構成される合わせマークが容易に形
成される。
の発生を抑えることができるとともに後工程に必要な酸
化膜の段差によって構成される合わせマークが容易に形
成される。
第１図（ａ）〜（ｅ）は本発明の半導体装置及びその製
造工程断面図、第２図は本発明のＮウエル不純物プロフ
ァイルを示す図、第３図は従来例の半導体装置及びその
製造工程断面図、第４図は従来例のＮウエル不純物プロ
ファイルを示す図である。 １……ｐ型シリコン基板、2,5……酸化膜、 3,7……感光性樹脂、4,8……ダメージ層、 ６……第１のウエル（ｐ型領域）、 ９……第２のウエル（ｎ型領域）。
造工程断面図、第２図は本発明のＮウエル不純物プロフ
ァイルを示す図、第３図は従来例の半導体装置及びその
製造工程断面図、第４図は従来例のＮウエル不純物プロ
ファイルを示す図である。 １……ｐ型シリコン基板、2,5……酸化膜、 3,7……感光性樹脂、4,8……ダメージ層、 ６……第１のウエル（ｐ型領域）、 ９……第２のウエル（ｎ型領域）。
Claims (1)
- 【請求項１】半導体基板主面全面に形成された酸化膜を
介してボロンをこの半導体基板主面の表面領域にイオン
注入する工程と、前記半導体基板主面に注入されたボロ
ンを熱拡散して前記半導体基板主面全面にこの半導体基
板より不純物濃度の高いｐウエルを形成する工程と、前
記半導体基板主面の前記ｐウエル内のｎウエル形成領域
に前記酸化膜を介してリンをイオン注入する工程と、前
記酸化膜の前記ｎウエル形成領域を被覆している部分を
除去する工程と、前記ｎウエル形成領域に注入されたリ
ンを熱拡散して前記ｐウエル内にｎウエルを形成すると
同時にこのｎウエルを被覆する酸化膜を形成する工程と
を備え、前記ｎウエルを被覆する酸化膜は、前記ｐウエ
ルを被覆する酸化膜に対して段差を形成していることを
特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232904A JPH081930B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体装置の製造方法 |
| US07/580,319 US5460984A (en) | 1989-09-11 | 1990-09-10 | Method of manufacturing a semi conductor device having a second well formed within a first well |
| DE69031702T DE69031702T2 (de) | 1989-09-11 | 1990-09-11 | Verfahren zur Herstellung einer Halbleiteranordnung |
| EP90117452A EP0417715B1 (en) | 1989-09-11 | 1990-09-11 | Method of manufacturing a semicondcutor device |
| KR1019900014302A KR940004454B1 (ko) | 1989-09-11 | 1990-09-11 | 반도체장치의 제조방법 |
| US08/858,879 US6011292A (en) | 1989-09-11 | 1997-05-19 | Semiconductor device having an alignment mark |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232904A JPH081930B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397261A JPH0397261A (ja) | 1991-04-23 |
| JPH081930B2 true JPH081930B2 (ja) | 1996-01-10 |
Family
ID=16946660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232904A Expired - Lifetime JPH081930B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5460984A (ja) |
| EP (1) | EP0417715B1 (ja) |
| JP (1) | JPH081930B2 (ja) |
| KR (1) | KR940004454B1 (ja) |
| DE (1) | DE69031702T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682425B2 (ja) * | 1993-12-24 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0878776A (ja) * | 1994-09-06 | 1996-03-22 | Fuji Xerox Co Ltd | 半導体レーザ装置 |
| US5573963A (en) * | 1995-05-03 | 1996-11-12 | Vanguard International Semiconductor Corporation | Method of forming self-aligned twin tub CMOS devices |
| KR0146080B1 (ko) * | 1995-07-26 | 1998-08-01 | 문정환 | 반도체 소자의 트윈 웰 형성방법 |
| DE19534784C1 (de) * | 1995-09-19 | 1997-04-24 | Siemens Ag | Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung |
| US5573962A (en) * | 1995-12-15 | 1996-11-12 | Vanguard International Semiconductor Corporation | Low cycle time CMOS process |
| KR100189739B1 (ko) * | 1996-05-02 | 1999-06-01 | 구본준 | 반도체 기판에 삼중웰을 형성하는 방법 |
| US5776816A (en) * | 1996-10-28 | 1998-07-07 | Holtek Microelectronics, Inc. | Nitride double etching for twin well align |
| CN1067800C (zh) * | 1996-11-14 | 2001-06-27 | 联华电子股份有限公司 | 集成电路的制造方法 |
| US6017787A (en) * | 1996-12-31 | 2000-01-25 | Lucent Technologies Inc. | Integrated circuit with twin tub |
| DE19752848C2 (de) * | 1997-11-28 | 2003-12-24 | Infineon Technologies Ag | Elektrisch entkoppelter Feldeffekt-Transistor in Dreifach-Wanne und Verwendung desselben |
| KR100263909B1 (ko) * | 1998-06-15 | 2000-09-01 | 윤종용 | 반도체 집적회로의 다중 웰 형성방법 |
| FR2826507B1 (fr) * | 2001-06-21 | 2004-07-02 | St Microelectronics Sa | Procede de traitement de zones complementaires de la surface d'un substrat et produit semi-conducteur obtenu par ce procede |
| JP6216142B2 (ja) * | 2012-05-28 | 2017-10-18 | キヤノン株式会社 | 半導体装置の製造方法 |
| CN106653599B (zh) * | 2015-11-02 | 2021-03-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3212162A (en) * | 1962-01-05 | 1965-10-19 | Fairchild Camera Instr Co | Fabricating semiconductor devices |
| JPS5737877A (en) * | 1980-08-20 | 1982-03-02 | Seiko Epson Corp | Semiconductor device |
| DE3149185A1 (de) * | 1981-12-11 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen |
| US4567644A (en) * | 1982-12-20 | 1986-02-04 | Signetics Corporation | Method of making triple diffused ISL structure |
| JPS60105267A (ja) * | 1983-11-14 | 1985-06-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60138955A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60194558A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0793282B2 (ja) * | 1985-04-15 | 1995-10-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| WO1987005443A1 (en) * | 1986-03-04 | 1987-09-11 | Motorola, Inc. | High/low doping profile for twin well process |
| JPS63207169A (ja) * | 1987-02-24 | 1988-08-26 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US4795716A (en) * | 1987-06-19 | 1989-01-03 | General Electric Company | Method of making a power IC structure with enhancement and/or CMOS logic |
| US5260226A (en) * | 1987-07-10 | 1993-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device having different impurity concentration wells |
| US4983534A (en) * | 1988-01-05 | 1991-01-08 | Nec Corporation | Semiconductor device and method of manufacturing the same |
-
1989
- 1989-09-11 JP JP1232904A patent/JPH081930B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-10 US US07/580,319 patent/US5460984A/en not_active Expired - Lifetime
- 1990-09-11 EP EP90117452A patent/EP0417715B1/en not_active Expired - Lifetime
- 1990-09-11 KR KR1019900014302A patent/KR940004454B1/ko not_active IP Right Cessation
- 1990-09-11 DE DE69031702T patent/DE69031702T2/de not_active Expired - Fee Related
-
1997
- 1997-05-19 US US08/858,879 patent/US6011292A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0417715B1 (en) | 1997-11-12 |
| DE69031702D1 (de) | 1997-12-18 |
| JPH0397261A (ja) | 1991-04-23 |
| KR910007132A (ko) | 1991-04-30 |
| KR940004454B1 (ko) | 1994-05-25 |
| US6011292A (en) | 2000-01-04 |
| DE69031702T2 (de) | 1998-04-02 |
| EP0417715A1 (en) | 1991-03-20 |
| US5460984A (en) | 1995-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795565B2 (ja) | 半導体記憶素子の製造方法 | |
| JP3564039B2 (ja) | 素子、半導体素子、トレンチ形成方法、半導体素子形成方法 | |
| JPH081930B2 (ja) | 半導体装置の製造方法 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| KR100480593B1 (ko) | 활성 영역 한정용 얼라인 키를 가지는 반도체 소자 및 그제조 방법 | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| JP2838692B2 (ja) | 半導体素子のウェル形成方法 | |
| US20080160707A1 (en) | Method for fabricating sesmiconductor device | |
| JP2904068B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2838693B2 (ja) | 半導体素子の製造方法 | |
| KR100356827B1 (ko) | 반도체장치의 웰 및 그 형성방법 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JPH03222480A (ja) | 半導体装置およびその製造方法 | |
| JPH03110864A (ja) | 半導体記憶装置とその製造方法 | |
| JPH0352251A (ja) | 半導体装置の製造方法 | |
| JPH0846153A (ja) | 半導体記憶装置の製造方法 | |
| JP2002083879A (ja) | 半導体装置の製造方法 | |
| JPH08288402A (ja) | 半導体装置の製造方法 | |
| JPH01265554A (ja) | 半導体装置の製造方法 | |
| JPS63244762A (ja) | 半導体装置及びその製造方法 | |
| JPH05114609A (ja) | 半導体装置の製造方法 | |
| JP2002026261A (ja) | Ｍｏｓ型キャパシタの製造方法 | |
| KR20020039083A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 14 |