JPH03222480A

JPH03222480A - 半導体装置およびその製造方法

Info

Publication number: JPH03222480A
Application number: JP1864190A
Authority: JP
Inventors: Junichi Matsuda; 順一松田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-01-29
Filing date: 1990-01-29
Publication date: 1991-10-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明は半導体装置およびその製造方法に関し、特にＬ
ＯＣＯＳ酸化膜を使った技術に関するものである。

（ロ）従来の技術従来のＬＯＣＯＳｍ化膜を使った半導体装置に於ける技
術は、例えば超高速ＭＯＳデバイス（発行所培風館）等
色々な文献に述べられており、概略以下の方法により達
成されている。

先ずＰ型の半導体基板を用意し、順次シリコン酸化膜、
シリコン窒化膜およびレジスト膜を形成し、このレジス
ト膜を活用してエツチングし、活性領域に対応するシリ
コン窒化膜を残す。

次にチャンネルストッパー領域を形成するホウ素をイオ
ン注入し、熱酸化処理をしてＬＯＣＯＳ酸化膜を形成す
る。従ってＬＯＣＯＳ酸化膜下にチャンネルストッパー
領域が形成される。

続いてゲート酸化膜、ポリシリコンゲートを形成した後
、ソース領域およびドレイン領域をヒ素等のイオン注入
によって形成していた。

しかしこの方法によると、チャンネルストッパー領域は
チャンネル領域へはみ出しチャンネル幅を小さくする結
果、狭チャンネル効果が生じていた。

これを解決する方法として、ＩＴＦ法という技術が開発
された。これは例えば、１９８８年秋季応用物理学会予
稿集Ｐ、６１９の５ｐ−Ａ−７に述べられている。

Ｉ　Ｔ　Ｆ　（Ｉｏｎ　Ｉｍｐｌａｎｔａｔｉｏｎ　Ｔ
ｈｒｏｕｇｈ　ｔｈｅ　Ｆｉｅｌｄ）法は、チャンネル
ストッパー領域のイオン注入法であり、高エネルギーで
ＬＯＣＯＳ酸化膜を形成した後に行う方法である。これ
を以下第２図を使って説明する。

先ず第２図Ａの如く、Ｐ型の半導体基板（１）にシリコ
ン酸化膜（２）とシリコン窒化膜（３）を順次積層する
。

続いて第２図Ｂの如く、レジスト膜（４）を使って、前
記シリコン窒化膜（３）をエツチングし、予定の活性領
域上にこのシリコン窒化膜（３）を残す。

続いて第２図Ｃの如く、前記シリコン窒化膜（３〉を耐
酸化膜として活用しＬＯＣＯＳ酸化膜（５）を形成する
。

続いて第２図りの如く、チャンネルストッパー領域（６
）を破線の如く形成するホウ素をイオン注入する。

更に、第２図Ｅの如く、前記活性領域上のシリコン酸化
膜（２）を除去し、再度ゲート酸化膜（７）を形成し、
ゲート（８）とＬＯＣＯＳ酸化膜（５）をマスクとして
、ソース領域（９）およびドレイン領域（１０〉を形成
する。

最後に第２図Ｇの如く、眉間絶縁膜を介して電極を形成
し、半導体装置を形成する。

（八）発明が解決しようとした課題以上述べたＩＴＦ法は、狭チャンネル効果の低減には有
効であるが、基板の不純物濃度が上昇するため基板バイ
アス効果が大きくなる問題を有している。

（ニ）Ｗ題を解決するための手段本発明は前述の課題を解決するために、前記ＬＯＣＯＳ
酸化膜（２２）を一導電型の半導体基板（２１）に形成
する工程と、前記ＬＯＣＯＳ酸化膜（２２）下に到達する一導電型の
不純物を低ドーズ量で前記半導体基板（２１）全面に注
入し第１のチャンネルストッパー領域（２４）を形成す
る工程と、前記ＬＯＣＯＳ酸化膜（２２）間に形成されたゲート（
２８）と前記ＬＯＣＯＳ酸化膜（２２）間に逆導電型の
不純物を注入し、ソース領域（２５）およびドレイン領
域（２６）を形成する工程と、＝導電型の不純物を斜めにイオン注入し、前記ＬＯＣＯ
Ｓ酸化膜（２２）のバーズピーク領域（２３）下に第２
のチャンネルストッパー領域（３２）を形成する工程と
を備えることで解決するものである。

（＊）作用従来のＩＴＦ法では通常３Ｘ１０”■１以上のドーズ量
でイオン注入し第１のチャンネルストッパー領域（６）
を形成していたが、本発明では、ＩＸ　１０　”ｃｍ−
”と従来のドーズ量よりも低い値でイオン注入する。従
ってこれによって基板バイアス効果を低下させることが
できる。一方、チャンネルストッパーの効果は低減する
が、これを補充するために、斜めにイオン注入して一番
反転しやすいバーズピーク領域（２３）下に第２のチャ
ンネルストッパー領域（３２）を形成する。

一方、ゲートを作った後に斜めにイオン注入するために
、ゲートの真下には不純物が注入されないため、狭チャ
ンネル効果は抑制される。

（へ）実施例以下に本発明の実施例を図面を参照しながら説明する。

先ず本発明の半導体装置（毅）の構成を説明する。ここ
ではＮｆ＋ンネルＭＯＳトランジスタで説明するが、Ｐ
チャンネルＭＯ８）ランジスタに於いても実施できる事
は言うまでもない。

第１図Ｈに示す如く、Ｐ型の半導体基板（２１）があり
、この半導体基板（２１）表面にはＬＯＣＯＳ酸化膜（
２２）が形成跡れている。このＬＯＣＯＳ酸化膜（２２
）は、活性領域を囲んで形成され、また図の如く、この
ＬＯＣＯＳ酸化膜（２２）と活性領域との間には、バー
ズピーク領域（２３）が形成されている。

また破線で示すようにＰ型の第１のチャンネルストッパ
ー領域（２４）が形成され、前記ＬＯＣＯＳ酸化膜（２
２）が形成されている領域では、実質的にこのＬＯＣＯ
Ｓ酸化膜（２２）直下に形成され、前記活性領域では後
述するソース領域（２５）およびドレイン領域（２６）
よりも深く形成されている。

前記活性領域の半導体基板（２１）表面には、Ｓｉｎ。

より成るゲート酸化膜（２７）が形成され、このゲート
酸化膜（２７）上にはポリシリコンより成るゲート（２
８）が設けられている。

またこのゲート（２８）の表面には、ポリシリコンを酸
化して成るライト酸化膜（２９）が形成されている１、
− また前記ゲート（２ｇ）および前記ＬＯＣＯＳ酸化膜（
２２）によってセルフアライメントされたＮ型のソース
領域（２５）およびドレイン領域（２６）が形成されて
いる。ここでこのソース領域（２５）およびドレイン領
域（２６）は、二重拡散により成るＤＤＤ（Ｄｏｕｂｌ
ｅ　Ｄｉｆｆｕｓｅｄ　Ｄｒａｉｎ）構成であり、ヒ素
とリンのイオン注入により達成きれている。

一方、前記ＬＯＣＯＳ酸化膜（２２）、ゲート酸化膜（
２７）およびゲート（２８）上には、例えば５ｉＯｆｆ
ｉより成る絶縁膜（３０）が形成され、この絶縁膜（３
０）上よりコンタクトホールを介して前記ソース領域（
２５）および前記ドレイン領域（２６）にコンタクトす
るアルミニウムより成る電極が形成きれている。

尚、更にこの電極上には保護膜としてＰＳＧ膜（３１）
が被覆されている。

最後に、本発明の特徴としたＰ型の第２のチャンネルス
トッパー領域（３２）が前記ＬＯＣＯＳ酸化膜（２２）
のバーズピーク領域（２３）に形成されている。

基板バイアス効果を最低限に抑える為に、前記第１のチ
ャンネルストッパー領域（２４）は、１×ＩＱ”ｃｍ−
”と低いドーズ量で行う、従ってＬＯＣＯＳ酸化膜（２
２）のバーズピーク領域（２３）下は、チャンネルが比
較的に形成されやすくなるために、斜めイオン注入によ
ってバーズピーク領域（２３）下に第２のチャンネルス
トッパー領域（３２）を形成し、チャンネルの形成を抑
制するとともに、ゲート（２ｇ）を形成してから斜めに
イオン注入することで、ゲートの真下には不純物が注入
されず狭チャンネル効果も抑制し、ている。

次に第１図Ａ乃至第１図Ｈを使って製造方法について説
明をしてゆく。

先ず第１図Ａの如く、Ｐ型の半導体基板（２１）を用意
し、　Ｓｉｎ、より成るパッド酸化膜（４ｏ）とシリコ
ン窒化膜〈４１）を順次形成する工程がある。

ここでパッド酸化膜（４０）は約５０ｏ人の厚きで形成
され、またシリコン窒化膜（４１）ハ、ＬＰＣＶＤ法に
より約１５００人の厚さで形成される。

続いて第１図Ｂの如く、レジスト膜（４２）をマスクと
して、前記シリコン窒化膜（４１）をエツチングする工
程がある。

ここで前記シリコン窒化膜（４１）は、活性領域上を残
し、異方性エツチング等によって除去する。

続いて、第１図Ｃの如く、熱酸化によってＬＯＣＯＳ酸
化膜（２２）を形成する工程がある。ここで前記シリコ
ン窒化膜（４１）は耐酸化膜として働く。

その後、パッド酸化膜（４０）を除去し、熱酸化法によ
ってダミー酸化膜を形成している。

続いて、第１図りの如く、前記シリコン窒化膜（４１）
を除去した後、ボロンをイオン注入し、破線で示す第１
のチャンネルストッパー領域（２４）を形成する。

ここでボロンは、加速電圧を１８０　ＫｅＶ、ドーズ量
１×１０１″ｃｍ　−”の条件でイオン注入している。

従来の技術の欄で説明したＩＴＦ法では、ドーズ量を３
　Ｘ　Ｉ　Ｑ　”ｃｍ−”以上で形成しているため、基
板バイアス効果が大きくなっているが、このドーズ量を
減らしてこの基板バイアス効果を抑制している。またス
レッショルド電圧Ｖｔを調整するために再度イオン注入
をしている。

続いて第１図Ｅの如く、前記ダミー酸化膜を除去する工
程がある。従って活性領域に対応する半導体基板（２１
）が露出される。

その後第１図Ｆの如く、熱酸化法によってゲート酸化膜
（２７）を形成し、このゲート酸化膜（２７）の上にポ
リシリコンを形成する。そしてこのポリジノコンをエツ
チングして、ゲート（２８）および配線を形成する。そ
してその後熱酸化法によってゲート（２８）の周辺にラ
イト酸化膜（２９〉を形成し、全面に順にヒ素イオンと
リンイオンを注入する。従って二重拡散のソース領域（
２５）とドレイン領域（２６）が形成される。

ここでイオン注入条件は、ヒ素で６０ＫｅＶ、５Ｘ　Ｉ
　Ｑ　”ｃｍ−”　　リンは６０ＫｅＶ、　Ｉ　Ｘ　１
０１４ａｎ−”である。

更に第１図Ｇの如く、ゲート（２８）をマスクとして斜
めイオン注入をする工程がある。

ここではボロンイオンを３０°〜４０°傾けてイオン注
入する。このように傾けてイオン注入した方が効果的に
第２のチャンネルストッパー領域（３２）が形成される
。従って前記ソース領域（２５）およびドレイン領域（
２６）の両端であり、前記バーズピーク領域（２３）の
下にボロンイオンが注入きれ、９５０℃、４０分の熱処
理により第２のチャンネルストッパー領域（３２）が形
成される。

最後に例えばＳｉｎ、より成る絶縁膜（３０）を全面に
形成し、前記ソース領域（２５）および前記ドレイン領
域（２６）に対応するコンタクト孔を形成し、アルミニ
ウムより成る電極を形成する。また保護膜として全面に
ＰＳＧ膜（３１）がこの上に形成されている。

本発明の特徴とした所は、第１図Ｇの工程であり、ゲー
ト（−２８）を形成してから斜めのイオン注入を行うた
め、ゲートがマスクとなってゲート（２８）の真下には
第２のチャンネルストッパー領域（３２）は形成されな
い。従って狭チャンネル効果を抑制することができる。

また第１のチャンネルストッパー領域（２４）は低濃度
で形成されるため、従来の構造よりもチャンネル領域へ
はみ出さない。しかもこの第２のチャンネルストッパー
領域（３２）が、反転が発生しやすいバーズピーク領域
（２３）（７）下に形成されるため、素子領域間は、更
に良好に分離することができる。

本発明の製造方法は以上であるが、ＬＯＣＯＳ酸化膜（
２２〉を形成する方法としてＰ　Ｐ　Ｌ　（ＰｏｌｙＳ
ｉｌｉｃｏｎ　Ｐａｄ　ＬＯＣＯＳ）法を用いても良い
。これは第１図Ａの工程に於いて、Ｐ型の半導体基板（
２１〉上に、順次パッド酸化膜、ポリシリコン膜および
シリコン窒化膜を積層して形成するものであり、各々の
膜厚はおよそ５００人、７００人および１５００人であ
る。

続いて第１図Ｂ、第１図Ｃの如く、シリコン窒化膜のエ
ツチング後に、ＬＯＣＯＳ酸化膜を形成する。

ただしこの方法では、第１図りの第１のチャンネルスト
ッパー領域（２４）の前工程で、前記ポリシリコン膜を
除去する必要がある。

この方法によれば、ポリシリコンが酸化されてＬＯＣＯ
Ｓ酸化膜が形成されるため、シリコン半導体基板上に酸
化誘起欠陥が発生せず、無欠陥素子分離が可能であり、
またバーズピークを最小に抑えることができるメリット
がある。

（ト）発明の効果以上の説明からも明らかなように、第１のチャンネルス
トッパー領域は低不純物濃度で形成されているために、
基板バイアス効果を最小限に抑えることができる。

またバーズピーク下は、比較的チャンネルが形成諮れや
すいが、斜めイオン注入で第２のチャンネルストッパー
領域を形成し、これを抑えている。

しかも第１のチャンネルストッパー領域の不純物濃度が
低いので、横方向拡散が小さく狭チャンネル効果を抑え
ることができ、またゲートを形成した後で第２のチャン
ネルストッパー領域を形成するので、ゲート下にはこの
不純物は注入きれず、この第２のチャンネルストッパー
領域による狭チャンネル効果を無くすことができる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｈは、本発明の半導体装置の製造方
法を示す断面図、第２図Ａ乃至第２図Ｇは従来の半導体
装置の製造方法を示す断面図である。

Claims

【特許請求の範囲】

（１）一導電型の半導体基板の活性領域を囲んだＬＯＣ
ＯＳ酸化膜と、前記活性領域に形成された逆導電型のソース領域および
ドレイン領域と、前記ソース領域とドレイン領域との間に形成されたゲー
トと、前記ＬＯＣＯＳ酸化膜の形成領域は実質的にこのＬＯＣ
ＯＳ酸化膜直下に、前記活性領域では前記ソース領域お
よびドレイン領域よりも深く注入された低ドーズ量の一
連の第１のチャンネルストッパー領域と、前記ＬＯＣＯＳ酸化膜のバーズピーク領域下に実質的に
形成された一導電型の第２のチャンネルストッパー領域
とを具備することを特徴とした半導体装置。
（２）前記第２のチャンネルストッパー領域は、前記ソ
ース領域およびドレイン領域と隣接することを特徴とし
た請求項第１項記載の半導体装置。
（３）前記ソース領域およびドレイン領域は、二重拡散
によって形成されることを特徴とした請求項第１項また
は第２項記載の半導体装置。
（４）ＬＯＣＯＳ酸化膜により半導体素子を分離する半
導体装置の製造方法であって、前記ＬＯＣＯＳ酸化膜を一導電型の半導体基板に形成す
る工程と、前記ＬＯＣＯＳ酸化膜下に到達する一導電型の不純物を
低ドーズ量で前記半導体基板全面に注入し第１のチャン
ネルストッパー領域を形成する工程と、前記ＬＯＣＯＳ酸化膜間に形成されたゲートと前記ＬＯ
ＣＯＳ酸化膜間に逆導電型の不純物を注入し、ソース領
域およびドレイン領域を形成する工程と、一導電型の不純物を斜めにイオン注入し、前記ＬＯＣＯ
Ｓ酸化膜のバーズピーク領域下に第２のチャンネルスト
ッパー領域を形成する工程とを具備することを特徴とし
た半導体装置の製造方法。
（５）前記ＬＯＣＯＳ酸化膜下に到達する一導電型の不
純物を前記半導体基板全面に注入する工程に於いて、前
記ＬＯＣＯＳ酸化膜の形成領域は実質的にこのＬＯＣＯ
Ｓ酸化膜直下に、前記活性領域では前記ソース領域およ
びドレイン領域よりも深く注入されることを特徴とした
請求項第４項記載の半導体装置の製造方法。
（６）前記ソース領域およびドレイン領域を形成する工
程に於いて、前記ソース領域およびドレイン領域は異な
る不純物により二重拡散されることを特徴とした請求項
第４項または第５項記載の半導体装置の製造方法。