KR20020055787A - 액정표시장치용 어레이 기판 및 그의 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20020055787A KR20020055787A KR1020000085009A KR20000085009A KR20020055787A KR 20020055787 A KR20020055787 A KR 20020055787A KR 1020000085009 A KR1020000085009 A KR 1020000085009A KR 20000085009 A KR20000085009 A KR 20000085009A KR 20020055787 A KR20020055787 A KR 20020055787A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- liquid crystal
- crystal display
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 12
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000011737 fluorine Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 106
- 239000012535 impurity Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000012495 reaction gas Substances 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에서는, 투명 기판을 구비하는 단계와; 상기 기판 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층 그리고, F(Fluorine)과 결합력이 강한 금속층을 차례대로 증착하는 단계와; 상기 불순물 비정질 실리콘층과 상기 금속층을 사진식각(photolithography) 공정으로 패터닝하여, 소스 및 드레인 전극, 데이터 배선과, 상기 비정질 실리콘층을 일부 노출시키는 채널(channel)을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판 상에 보호층을 증착하고, 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판 상에 화소전극을 형성하는 단계를 포함함에 있어서, 상기 채널을 형성하는 단계에서, F, Cl, 산소(O2) 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 금속층을 식각하는 단계와; F, Cl 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 불순물 비정질 실리콘층을 식각하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공하므로써, 박막 트랜지스터의 전기적 특성을 좌우하는 채널에 수반되는 식각공정을 단순화시킴으로써, 공정시간을 줄이고 불량발생율을 낮출 수 있으므로, 생산력이 향상된 액정표시장치를 제공할 수 있다.
Description
본 발명은 액정표시장치용 어레이 기판에 대한 것으로, 좀 더 상세하게는 4마스크 구조의 액정표시장치용 어레이 기판 및 그의 제조방법에 대한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것이다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 스위칭 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘(a-Si)으로 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이용이하여 생산성이 높고, 350℃ 이하의 낮은 기판 온도에서 증착이 가능하여 저가의 유리 기판을 사용할 수 있기 때문이다.
이하, 기술될 내용은 이러한 비정질 실리콘 박막 트랜지스터 소자를 포함하는 액정표시장치용 어레이 기판에 대해서이다.
상기 액정표시장치용 어레이 기판은 마스크 공정을 통해 이루어진다.
마스크 공정이란, 별도의 마스크를 제작하여 사진식각(photolithography)공정으로 식각을 통해 임의의 형태로 각 층(절연층, 액티브층, 금속층)을 패턴하는 일련의 공정을 뜻한다.
최근에는 4 마스크 공정에 의해 액정표시장치용 어레이 기판을 제조하는 방법에 연구가 활발히 이루어지고 있다.
기존에는 5 마스크 공정이 주를 이루었으나, 마스크 공정을 줄이게 되면, 공정 비용을 상당히 절감할 수 있고, 공정시간을 단축시킬 수 있어 불량발생률을 줄일 수 있다.
도 1은 일반적인 4 마스크 액정표시장치용 어레이 기판의 제조공정에 대한 개략적인 흐름도이다.
ST1는 게이트 공정으로, 투명 기판 상에 저저항 배선에 적합한 금속물질을 증착한 후, 제 1 마스크를 이용한 사진식각 공정에 의해 패터닝(patterning)하여 게이트 전극 및 캐패시터 전극을 포함하는 게이트 배선을 형성하는 단계이다.
이러한 금속물질로는 알루미늄(Aluminum), 알루미늄 합금 또는 알루미늄을 포함하는 이중 금속층 중 어느 하나의 금속으로 이루어진다.
ST2는 채널 및 데이터 공정으로, 상기 게이트 배선이 형성된 기판 상에 게이트 절연막, 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si) 그리고 금속층을 차례대로 증착한 후, 제 2 마스크를 이용하여 소스 및 드레인 전극, 데이터 배선 오믹 콘택(ohmic contact)층 및 박막 트랜지스터의 전압의 온/오프 스위칭이 이루어지는 채널을 형성한다.
상기 오믹 콘택층은 불순물 비정질 실리콘을 패턴한 것으로, 비정질 실리콘을 이온 도핑하여 전자 이동도를 높인 물질로서, 비정질 실리콘과 금속층간의 접촉저항을 낮추는 역할을 한다.
상기 금속물질로는 화학적 내식성이 강하고, 기계적 강도가 높은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 니켈(Ni) 등이 주로 이용된다.
한편, 이 단계에서는 상기 데이터 배선금속으로 캐패시터 전극과 함께 스토리지 캐패시턴스(storage capacitance ; CST)를 이루는 보조 캐패시터 전극을 형성하는 단계가 포함한다.
이때, 이 보조 캐패시터 전극은 추후 형성될 화소전극과 연결되어 전압을 인가받아 구동한다.
ST3은 보호층 및 액티브층 공정으로, 이 단계에서는 제 3 마스크를 이용하여 액티브층을 형성하고, 그 외 부분에서는 보호층에서 액티브층까지 일괄 식각하는 단계이다.
이 단계에서는, 보호층 상에 별도의 콘택홀을 형성하는 단계를 생략하고, 추후 공정에서 화소전극은 소스 전극 및 보조 캐패시터 전극과 각각 측면접촉됨을 특징으로 한다.
이 보호층은 어레이 공정 후에 진행되는 액정표시장치의 액정 셀 공정에서의 러빙(rubbing)이나 반송 중에 생기는 스크래치와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기 위해 형성하는 것으로, 실리콘 질화막이나 유기절연막인 BCB(BenzoCycloButene) 등으로 이루어진다.
ST4는 화소(pixel) 공정으로, 상기 ST3 단계를 거친 기판 상에 투명도전성 물질을 증착한 후, 제 4 마스크를 이용하여 화소전극을 형성하는 단계이다.
이 투명도전성 물질로는 금속과의 접촉저항이나 추후 공정에서 외부회로와의 연결을 위한 탭 본딩(TAB)시 저항이 낮은 ITO(Indium Tin Oxide)가 주로 이용된다.
도 2은 일반적인 4 마스크 액정표시장치용 어레이 기판의 일부영역에 대한 평면도이다.
도시한 바와 같이, 상기 액정표시장치용 어레이 기판(35)에는 게이트 전극(40) 및 캐패시터 전극(54)을 포함하는 게이트 배선(44)과 드레인 전극(46)을 포함하는 데이터 배선(48)이 서로 교차하며 형성되어 있고, 이 드레인 전극(46)과 일정간격 이격되어 소스 전극(50)이 형성되어 있고, 이 소스 전극(50)과 연결되며, 상기 캐패시터 전극(54)과 일부 오버랩되는 화소전극(52)이 형성되어 있다.
이 캐패시터 전극(54)과 화소전극(52) 사이에는 상기 화소전극(52)과 연결되는 보조 캐패시터 전극(56)을 더욱 포함한다.
이때, 이 화소전극(52)은 별도의 콘택홀없이 상기 소스 전극(50) 및 보조 캐패시터 전극(56)과 각각 측면 접촉된다.
한편, 상기 소스 및 드레인 전극(50, 46)과 게이트 전극(50)을 포함하여 박막 트랜지스터(T)로 하며, 이 박막 트랜지스터(T) 영역에는 상기 소스 전극(50)과 드레인 전극(46) 사이 구간에 미도시한 액티브층을 노출하는 채널(ch)이 형성되어 있다.
이 채널(ch)은 전압을 온/오프(on/off)하는 스위칭 역할을 하므로, 이 채널(ch)을 형성하기 위한 식각공정은 박막 트랜지스터의 전기적 특성을 좌우하는 가장 중요한 공정이 된다.
본 명세서는 이러한 4 마스크 구조의 액정표시장치용 어레이 기판에 있어서, 채널 형성 공정에 수반되는 식각방법에 관한 것이다.
이하, 액정표시장치용 어레이 기판에 대한 식각방법에 대하여 상세히 설명한다.
상기 식각방법은 크게 습식식각과 건식식각으로 분류할 수 있다.
습식식각은 장비가격이 저렴하고 생산성이 우수하지만 건식식각에 비해 식각의 정밀도가 떨어지는 단점이 있고, 건식식각은 습식식각과 비교하여 반응속도가 빠르고 미세 형상을 식각할 수 있으며 진공 챔버(chamber)내에서 반응이 이루어지므로 안전한 장점을 가진다.
건식식각은 플라즈마를 사용하는 건식식각 방법이 주로 이용되는데, 이 식각공정을 진행하기 위해서는 먼저 건식식각 장치내로 반응 가스를 주입하고 외부에서 건식식각 장치 내의 상부전극과 하부전극에 고주파 전력을 인가하면, 상, 하부 전극 사이에 형성된 고주파 전계에 의해 가속된 전자가 반응 가스 분자와 여러 번의 충돌을 거쳐 고 에너지를 얻고, 다음에 반응 가스 분자와 비탄성 충돌하여 반응 가스 분자를 전리, 여기하여 플라즈마를 발생시킨다. 이렇게 만들어진 플라즈마 가스 중 음(negative)의 성격을 띠고 있는 플라즈마 가스는 상, 하부전극 사이의 전위차에 의해 하부전극 쪽으로 이동하고 하부전극 상부에 로딩되어 있는 피건식식각 부재와 반응하여 증기압이 높은 물질 또는 휘발성 물질을 생성함으로써 식각 공정이 진행된다.
이와 같이, 건식식각으로 패턴화되는 액정표시 소자 물질은 주로 반도체막, 절연막, 금속막 등으로, 각 단계별로 별도의 마스크를 제작하고, 사진식각 공정을 거친 후, 전술한 식각방식 중 어느 하나의 방식을 선택하여 임의의 형태로 각 층(절연층, 반도체층, 도전성금속층 등)을 패턴화하게 된다.
도 3a 내지 3d는 상기 도 2의 절단선 A-A에 따라 자른 단면을 제조공정 단계별로 도시한 단면도로서, 특히 채널 형성 공정을 중심으로 나타내었다.
도 3a에서는 채널층을 형성하기 전 단계를 도시한 것으로, 투명 기판(1) 상에 게이트 전극(40)을 형성하고, 이 게이트 전극(40)상에 게이트 절연막(42), 비정질 실리콘층(a-Si)(44a), 불순물 비정질 실리콘(n+ a-Si ; 이하, n+층으로 약칭함)층(44b), 금속층(45)이 차례대로 증착한다.
이때, 게이트 전극(40)으로는 알루미늄 네오듐(AlNd)/몰리브덴(Mo)가 주로 이용되며, 이때 알루미늄 네오듐을 상기 투명기판(1)과 접촉하는 하부층으로 한다.
도 3b에서는 상기 도 3a과정을 거쳐 채널 형성의 제 1 식각단계로서,채널부(I)의 소스 및 드레인 전극용 금속을 식각하는 단계이다.
상기 금속층(45)의 식각방법으로 습식식각 주로 이용되는데, 이 습식식각용 에천트(etchant)에 의하면 물질의 특성에 따라 선택적으로 식각할 수 있으므로, 하부층을 이루는 n+층(44b)은 식각되지 않고 남게 된다.
즉, 이 단계에서는 습식 식각을 통해, 채널부(I)에서 금속층(45)만을 식각하게 되고, 동시에 소스 및 드레인 전극(50, 46)과 데이터 배선(48)이 형성된다.
도 3c는 상기 도 3b 단계를 거쳐 채널부(도 3b의 I)의 n+층(44b)을 식각하여 채널(ch)을 형성하는 단계이다.
이 단계에서는 습식식각에 비해 미세한 패턴을 형성하기에 적합한 건식식각방법을 이용하여 상기 n+층(44b)을 식각한다.
상기 채널(ch)에서 n+층(44b)을 식각하는 이유는 이 채널(ch)은 전압의 온/오프를 스위칭하는 역할을 하는데, n+층(44b)은 전자 이동도가 높기 때문에 식각하지 않게 되면, 채널(ch)의 스위칭을 방해하기 때문이다.
이 n+층(44b)을 식각하기 위한 주요 반응가스는 SF6를 들 수 있으며, 이 반응 가스중의 F(fluorine)이온이 상기 n+층(44b)의 실리사이드(silicide)와 반응하여 n+층(44b)을 식각하게 된다.
이때, 상기 n+층(44b)을 완전히 식각하기 위해서는, 이 n+층(44b)과 비정질 실리콘(44a)간에는 선택 식각비가 없으므로, 상기 비정질 실리콘층(44a)의 일부영역까지 과식각하게 된다.
도 3d는 상기 도 3c 단계를 거친 후, 제 3 마스크 공정인 보호층 및 액티브층 공정을 통해 비정질 실리콘층(도 3a의 44a)을 패턴하여 액티브층을 형성하고, 제 4 마스크 공정인 화소 공정을 통해 화소전극을 형성하는 단계를 함께 도시하였다.
이때, 상기 보호층(51) 및 액티브층(47a) 공정에서 액티브층(47a)이 형성되는 영역이외에서는 이 보호층(51) 및 액티브층(47a)이 일괄식각되어, 화소전극(52)은 상기 소스 전극(50)과 측면접촉방식으로 연결되며, 게이트 절연막(42) 상에 형성됨을 특징으로 한다.
지금까지, 일반적인 4 마스크 액정표시장치용 어레이 기판의 제조공정을 살펴본 결과, 제 2 마스크 공정인 채널 및 데이터 형성 공정에서 채널을 형성하기 위해 서로 다른 종류의 식각방법을 이용하여 두 번에 걸쳐 진행되므로, 공정시간이 길어지는 문제점이 있다.
특히, 식각 공정이 길어지면 박막 트랜지스터(T) 소자에 결함을 줄 가능성이 높기 때문에 공정을 단순화시키는 것은 매우 중요하다.
상기 문제점을 해결하기 위하여, 본 발명에서는 상기 4 마스크 공정에 따른 액정표시장치용 어레이 기판의 채널을 한 번의 식각 공정에서 형성하므로써, 공정 수를 줄여 불량률을 감소시키는 것을 목적으로 한다.
도 1은 일반적인 4 마스크 액정표시장치용 어레이 기판의 제조공정에 대한 개략적인 흐름도.
도 2는 일반적인 4 마스크 액정표시장치용 어레이 기판의 일부영역에 대한 평면도.
도 3a 내지 3d는 상기 도 2의 절단선 A-A에 따라 자른 단면을 제조공정 단계별로 도시한 단면도.
도 4는 본 발명에 따른 4 마스크 액정표시장치용 어레이 기판의 일부영역에 대한 개략적인 평면도.
도 5a 내지 5d는 상기 도 4의 절단선 B-B에 따라 자른 단면을 제조공정 단계별로 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
144a : 비정질 실리콘층 144b : 불순물 비정질 실리콘층
146 : 드레인 전극 148 : 데이터 배선
150 : 소스 전극 T : 박막 트랜지스터
CH : 채널
상기 목적을 달성하기 위하여, 본 발명에서는 투명 기판을 구비하는 단계와; 상기 기판 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층 그리고, F(Fluorine)과 결합력이 강한 금속층을 차례대로 증착하는 단계와; 상기 불순물 비정질 실리콘층과 상기 금속층을 사진식각(photolithography) 공정으로 패터닝하여, 소스 및 드레인 전극, 데이터 배선과, 상기 비정질 실리콘층을 일부 노출시키는 채널(channel)을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판 상에 보호층을 증착하고, 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판 상에 화소전극을 형성하는 단계를 포함함에 있어서, 상기 채널을 형성하는 단계에서, F, Cl, 산소(O2) 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 금속층을 식각하는 단계와; F, Cl 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 불순물 비정질 실리콘층을 식각하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 금속물질을 식각하는 단계의 반응가스는 SF6, 02, He, HCl 각각을 포함하는 가스를 혼합한 것이고, 상기 불순물 비정질 실리콘층을 식각하는 단계의 반응가스는 SF6, HCl, He 각각을 포함하는 가스를 혼합한 것이다.
상기 금속물질은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 중 어느 하나로 이루어지고, 상기 불순물 비정질 실리콘층을 식각하는 단계에서 상기 불순물 비정질 실리콘의 식각 두께는 상기 비정질 실리콘의 일부를 포함하여 350~900Å으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 4 마스크 액정표시장치용 어레이 기판의 일부영역에 대한 개략적인 평면도이다.
도시한 바와 같이, 이 액정표시장치의 어레이 기판(130)에는 제 1 방향으로 게이트 전극(140) 및 캐패시터 전극(154)을 포함하는 게이트 배선(144)이 형성되어 있고, 이 제 1 방향과 직교하는 제 2 방향으로 드레인 전극(146)을 포함하는 데이터 배선(148)이 형성되어 있고, 상기 드레인 전극(146)과 일정간격 이격되어 소스 전극(150)이 형성되어 있고, 상기 소스 전극(150)과 연결되며, 상기 캐패시터 전극(154)과 일정간격 오버랩되어 화소전극(152)이 형성되어 있다.
또한, 상기 캐패시터 전극(154)과 화소전극(152) 사이에는 이 화소전극(152)과 연결된 보조 캐패시터 전극(154)을 포함한다.
그리고, 상기 게이트 전극(140), 소스 전극(150) 그리고, 드레인 전극(146)을 포함하여 박막 트랜지스터(T)라 하며, 이 박막 트랜지스터(T)에는 전압의 온/오프를 스위칭 하는 채널(CH)이 위치하는데, 이 채널(CH)은 한 번의 건식식각 공정에 의해 이루어짐을 특징으로 한다.
즉, 본 발명에서는 채널 형성공정이 단순화된 액정표시장치용 어레이 기판을 제공하는 것을 특징으로 한다.
도 5a 내지 5d는 상기 도 4의 절단선 B-B에 따라 절단한 단면을 제조공정 단계별로 도시한 단면도로서, 특히 채널 형성 공정을 중심으로 나타내었다.
도 5a에서는 게이트 공정 후 채널을 형성하기 전 단계로서, 도시한 바와 같이, 투명 기판(1) 상에 게이트 전극(140)이 형성하고, 이 게이트 전극(140) 상에 게이트 절연막(142), 비정질 실리콘층(144a ; a-Si), 불순물 비정질 실리콘층(144b ; n+ a-Si 이하, n+층이라 약칭함) 그리고, 금속층(145)이 차례대로 증착한다.
상기 금속층(145)을 이루는 물질은 F(Fluorine)와 결합력이 강한 금속으로 함을 특징으로 한다.
즉, 건식식각 공정으로 금속층을 식각할 경우, 상기와 같은 특성을 갖는 금속으로 해야 원하는 패턴을 용이하게 형성할 수 있다.
상기 특성을 가지는 대표적인 금속으로는 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 티탄(Ti), 텅스텐(W) 등을 들 수 있다.
도 5b에서는 상기 도 5a단계를 거쳐 건식 식각 장치를 이용하여, 소스 및 드레인 전극(150, 146), 데이터 배선(148)과 채널부(II)의 금속층(도 5a의 145)을 제거하는 단계이다.
즉, 이 단계에서는 미도시한 가스 주입구를 가지는 건식식각 장치 내에 상기 도 5a의 단계를 거친 기판을 안착시킨 후, F, Cl, 산소(O2) 각각을 포함하는 가스를 혼합 주입하여, 상기 채널부(II)의 금속층(145)을 식각한다.
이때, 상기 혼용가스로는 좀 더 상세하게는 SF6, O2, He, HCl 각각을 포함하는 가스를 혼합한 가스로 하는 것이 바람직하다.
상기 혼용가스에서 각각의 반응가스들에 대하여 좀 더 상세히 설명하면 다음과 같다.
상기 SF6와 O2의 비율은 1 : 4 이상으로 하여 상기 금속층의 금속원자와 F 이온이 반응하는 동안 O2가스는 미도시한 사진식각 공정용 포토 레지스트층을 식각하는 역할을 하면서, n+층의 식각량을 낮추는 역할을 한다.
상기 He 가스는 일명 캐리어(carrier) 가스로 건식식각 장치내에서 이온화된 반응가스들이 균일한 밀도를 가지도록 하며, HCl가스는 상기 채널부(II)의 식각과정에서, 화소전극부(P)의 게이트 절연막(142)이 식각되는 것을 방지하는 역할을 한다.
그리고, 이 단계에서 상기 금속층(145)을 식각하는 과정에서, 하부층을 이루는 n+층(144b)이 0~200Å 가량 일부 식각될 수 있다.
즉, 이 단계에서는 상기 금속층(145)을 완전히 제거해야 n+층(144b)을 식각하는 과정에서 금속 이물질에 의한 식각불량을 방지할 수 있다.
도 5c에서는 상기 도 5b의 식각공정 후, 동일한 건식식각 장치내에서 n+층(도 5b의 144b)을 식각하여 채널(CH) 및 오믹 콘택층(147b)을 형성하는 단계이다.
즉, 이 단계에서는 상기 도 5b의 단계를 거친 후, 상기 n+층(도 5b의 144b)의 반응가스로서 F, Cl 각각을 포함하는 가스를 혼합하여 주입한다.
이때, 이러한 혼용가스로는 SF6, HCl, He로 하는 것이 바람직하다.
상기 반응가스 중 F 이온가스는 n+층(도 5b의 144b)의 실리사이드와 반응하여 n+층(도 5b의 144b)을 식각하는 역할을 하고, 그 외의 가스에 대해서는 앞에서 상술한 바와 같다.
이 단계에서는 n+층(도 5b의 144b)을 완전히 제거하여 n+층(도 5b의 144b) 하부에 위치하는 비정질 실리콘층(144a)을 노출시키는 것이 중요하므로, 이 비정질 실리콘(144a)층까지 일부 과식각하게 된다.
즉, 초기 증착과정에서 비정질 실리콘층(144a)층과 n+층(도 5b의 144b)을 각각 1500~1700Å, 약 300Å 두께로 증착할 경우, 식각하는 두께는 350~900Å정도로 하는 것이 바람직하다.
도 5d는 상기 도 5c 단계를 거친 후, 상기 상술한 도 1의 ST 3, 4 공정을 거쳐, 액티브층(147a) 및 화소전극(152)을 형성하는 단계를 함께 도시하였다.
상기 화소전극(152)는 게이트 절연막(142)상에 형성되고, 상기 소스 전극(150)과는 측면접촉하여 연결된다.
즉, 본 발명에 따른 액정표시장치용 어레이 기판의 제조공정에서는 건식식각 공정으로 채널부의 금속층과 반도체층을 연속으로 식각하여 채널을 형성함을 특징으로 한다.
이하, 본 발명에 따른 채널의 식각방법은 상기 실시예에 한정하지 않고, 본 발명의 취지에 어긋나지 않는 한도 내에서 다양하게 변경하여 실시해도 무방하다.
이와 같이, 본 발명에 따르면, 박막 트랜지스터의 전기적 특성을 좌우하는 채널에 수반되는 식각공정을 단순화시킴으로써, 공정시간을 줄이고 불량발생율을 낮출 수 있으므로, 생산력이 향상된 액정표시장치를 제공할 수 있다.
Claims (5)
- 투명 기판을 구비하는 단계와;상기 기판 상부에 게이트 전극을 형성하는 단계와;상기 게이트 전극 상부에 게이트 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층 그리고, F(Fluorine)과 결합력이 강한 금속층을 차례대로 증착하는 단계와;상기 불순물 비정질 실리콘층과 상기 금속층을 사진식각(photolithography) 공정으로 패터닝하여, 소스 및 드레인 전극, 데이터 배선과, 상기 비정질 실리콘층을 일부 노출시키는 채널(channel)을 형성하는 단계와;상기 소스 및 드레인 전극이 형성된 기판 상에 보호층을 증착하고, 액티브층을 형성하는 단계와;상기 액티브층이 형성된 기판 상에 화소전극을 형성하는 단계를 포함함에 있어서,상기 채널을 형성하는 단계에서, F, Cl, 산소(O2) 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 금속층을 식각하는 단계와;F, Cl 각각을 포함하는 가스를 혼합하여, 상기 소스 및 드레인 전극 사이 구간의 불순물 비정질 실리콘층을 식각하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 금속물질을 식각하는 단계의 반응가스는 SF6, 02, He, HCl 각각을 포함하는 가스를 혼합한 것인 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 불순물 비정질 실리콘층을 식각하는 단계의 반응가스는 SF6, HCl, He 각각을 포함하는 가스를 혼합한 것인 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 금속물질은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 중 어느 하나인 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 불순물 비정질 실리콘층을 식각하는 단계에서 상기 불순물 비정질 실리콘의 식각 두께는 상기 비정질 실리콘의 일부를 포함하여 350~900Å인 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085009A KR20020055787A (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085009A KR20020055787A (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020055787A true KR20020055787A (ko) | 2002-07-10 |
Family
ID=27688308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000085009A KR20020055787A (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020055787A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928493B1 (ko) * | 2003-10-31 | 2009-11-26 | 엘지디스플레이 주식회사 | 박막트랜지스터의 형성방법 |
| US7758760B2 (en) | 2006-01-27 | 2010-07-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR20140118147A (ko) * | 2013-03-28 | 2014-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| KR20200006150A (ko) * | 2011-01-28 | 2020-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075975A (ko) * | 1997-04-03 | 1998-11-16 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| KR20000052080A (ko) * | 1999-01-29 | 2000-08-16 | 윤종용 | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 |
-
2000
- 2000-12-29 KR KR1020000085009A patent/KR20020055787A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075975A (ko) * | 1997-04-03 | 1998-11-16 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| KR20000052080A (ko) * | 1999-01-29 | 2000-08-16 | 윤종용 | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928493B1 (ko) * | 2003-10-31 | 2009-11-26 | 엘지디스플레이 주식회사 | 박막트랜지스터의 형성방법 |
| US7758760B2 (en) | 2006-01-27 | 2010-07-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR20200006150A (ko) * | 2011-01-28 | 2020-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20140118147A (ko) * | 2013-03-28 | 2014-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| JPH0815218B2 (ja) | 半導体装置の製造方法 | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR100303141B1 (ko) | 박막트랜지스터의 제조방법 | |
| US5431773A (en) | Method of manufacturing semiconductor device | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| KR100303711B1 (ko) | 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및 | |
| KR20020055787A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20020035747A (ko) | 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 | |
| KR100852819B1 (ko) | 액정표시장치의 제조 방법 | |
| US7163868B2 (en) | Method for forming a lightly doped drain in a thin film transistor | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003303973A (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JP2005217368A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08204200A (ja) | 薄膜トランジスタ | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP3963663B2 (ja) | 半導体装置 | |
| KR970010688B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20000021735A (ko) | 박막트랜지스터의 제조방법 | |
| JPH0831765A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |