JPH08147185A - エミュレータ - Google Patents

エミュレータ

Info

Publication number
JPH08147185A
JPH08147185A JP6288050A JP28805094A JPH08147185A JP H08147185 A JPH08147185 A JP H08147185A JP 6288050 A JP6288050 A JP 6288050A JP 28805094 A JP28805094 A JP 28805094A JP H08147185 A JPH08147185 A JP H08147185A
Authority
JP
Japan
Prior art keywords
emulator
operating voltage
analog
conversion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6288050A
Other languages
English (en)
Inventor
Tadashi Hashimoto
忠士 橋本
Shinya Kanda
真也 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6288050A priority Critical patent/JPH08147185A/ja
Publication of JPH08147185A publication Critical patent/JPH08147185A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 動作電圧が異なるエミュレータと応用システ
ム間においてエミュレーションのリアルタイム性を損な
わずに高精度なA/D変換、D/A変換を行う。 【構成】 スレーブマイコン4に内蔵された補正変換回
路10における電圧比較回路10aが、エミュレータの
動作電圧Vccと応用システムのアナログ系動作電圧A
Vccとをデジタル換算し、動作電圧Vccがアナログ
系動作電圧AVccの何倍か、すなわちVcc/AVc
cを求め、その値を補正値格納レジスタ10bに格納す
る。A/D変換されるアナログ信号ANnはA/D変換
器9によりデジタル信号に変換された後にレベル補正回
路10cに出力される。レベル補正回路10cは当該デ
ジタル値を補正値格納レジスタ10bに格納されている
Vcc/AVccにより乗算し、動作電圧Vccのデジ
タル値にレベル変換が行われてCPU4bに入力され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
を用いた応用システムの開発支援装置であるエミュレー
タに関し、特に、エミュレータと動作電圧が異なる応用
システムにおけるアナログ/デジタル変換(A/D変
換)またはデジタル/アナログ変換(D/A変換)に適
用して有効な技術に関するものである。
【0002】
【従来の技術】本発明者が検討したところによれば、た
とえば、エミュレータの動作電圧よりも応用システムの
動作電圧が低い応用システムをサポートする、いわゆ
る、低電圧エミュレータでは、エミュレータと応用シス
テム間に入出力されるアナログ信号やデジタル信号をA
/D変換あるいはD/A変換すると誤差が生じてしま
い、エミュレーションを行うことが困難であった。
【0003】そこで、エミュレータと応用システムとの
動作電圧が異なる場合でも、A/D変換、D/A変換に
よる誤差を少なくするためにエミュレータにおけるスレ
ーブマイクロコンピュータ(以下、スレーブマイコンと
いう)と応用システム間に入出力されるアドレス信号、
データ信号およびポート系アナログ信号をそれぞれの動
作電圧に見合った状態の信号に変換する変換回路を設け
たユーザインタフェース信号レベル変換方式と、応用シ
ステムの動作電圧と同じ電圧により動作するスレーブマ
イコン、すなわち、低電圧動作のスレーブマイコンをエ
ミュレータに設け、変換回路によってエミュレーション
に関わるエミュレーション信号をエミュレータの動作電
圧に見合った状態の信号に変換するエミュレータ信号レ
ベル変換方式とが用いられている。
【0004】まず、ユーザインタフェース信号レベル変
換方式の場合、図8に示すように、エミュレータ30
は、マイコンのCPUコアをサポートする部分などのエ
ミュレータユニット(図示せず)と、周辺機器の疑似回
路などのターゲットプローブ30aとに分割されてい
る。
【0005】また、ターゲットプローブ30aには、タ
ーゲットマイコンの機能を代行するスレーブマイクロコ
ンピュータ(以下、スレーブマイコンという)31、エ
ミュレーションや各種デバッグ機能を実現する制御回路
32、貸し出しメモリであるエミュレーションメモリ3
3およびターゲットマイコン用のソケットが接続されて
いるケーブル34などが設けられ、スレーブマイコン3
1は、コントロールバスCBを介してエミュレータユニ
ットと接続されている。
【0006】さらに、スレーブマイコン31には、アナ
ログ電圧を処理するアナログ系モジュール31aが内蔵
されている。
【0007】また、このアナログ系モジュール31a
は、図9に示すように、後述する応用システムの動作電
圧であるアナログ系動作電圧AVccおよび応用システ
ムのアナログ信号ANnが入力されるA/D変換器31
bが設けられ、このA/D変換器31bによりアナログ
信号ANnがデジタル信号に変換され、データバスDB
を介してスレーブマイコン31の制御を司るCPU31
cに出力されている。
【0008】さらに、A/D変換器31bおよびCPU
31cには、エミュレータ30の動作電圧Vccが供給
されている。
【0009】次に、図8に示すように、ターゲットプロ
ーブ30aには、これらスレーブマイコン31、制御回
路32、エミュレーションメモリ33およびケーブル3
4は、アドレスバス34a、データバス34bおよびポ
ート系信号バス34cを介して接続されている。
【0010】また、ユーザが開発中の応用システム35
には、ケーブル34のソケットが接続され、応用システ
ム35におけるアドレスバス35a、データバス35b
およびポート系信号バス35cの信号は、このケーブル
34を介してターゲットプローブ30aのアドレスバス
34a、データバス34bおよびポート系信号バス34
cに入出力される。
【0011】ここで、ターゲットプローブ30aには、
アドレスバス34a、データバス34bおよびポート系
信号バス34cにおける信号のレベル変換が行われるレ
ベル変換回路36が設けられ、このレベル変換回路36
により信号のレベル変換を行い、応用システム35とエ
ミュレータ30との動作電圧が異なる場合でも正常動作
が行えるようになっている。
【0012】たとえば、応用システム35の動作電圧で
あるアナログ系動作電圧AVccが3Vであり、エミュ
レータ30の動作電圧Vccが5Vであると、応用シス
テム35におけるアナログ電圧の最高値は3Vなので、
デジタル変換されるアナログ信号ANnの最高値も3V
となってしまい、A/D変換を行うと変換値に誤差が生
じてしまう。
【0013】そこで、応用システム35から出力された
アナログ信号を含めたアドレスバス34a、データバス
34bおよびポート系信号バス34cにおける全ての信
号をレベル変換回路36によりレベル変換した後に5V
動作を行っているスレーブマイコン31に入力させるこ
とによって異なる動作電圧におけるエミュレーションを
行っている。
【0014】よって、ケーブル34を介してスレーブマ
イコン31と応用システム35との間に入出力される信
号は、全てレベル変換回路36によってエミュレータ3
0の動作電圧Vccに見合った状態の信号に変換が行わ
れる。
【0015】次に、エミュレータ信号レベル変換方式に
ついて説明する。
【0016】この エミュレータ信号レベル変換方式で
は、図10に示すように、応用システム35のアナログ
系動作電圧AVccと同じ電圧によって動作するスレー
ブマイコン31がエミュレータ30に設けられている。
【0017】それにより、ケーブル34を介してスレー
ブマイコン31と応用システム35との間に入出力され
る信号は、レベル変換が行われずに入力される。
【0018】ここで、エミュレータユニットの動作電圧
Vccは応用システム35のアナログ系動作電圧AVc
cと異なるために、エミュレーションに関わるエミュレ
ーション信号を変換するレベル変換回路36aがコント
ロールバスCBを介してスレーブマイコン31とエミュ
レータユニットとの間に接続され、制御回路32、エミ
ュレーションメモリ33とスレーブマイコン31との間
にもアドレスバス34aおよびデータバス34bを介し
てレベル変換回路36bが接続されている。
【0019】たとえば、応用システム35のアナログ系
動作電圧AVccが3Vであり、エミュレータ30の動
作電圧Vccが5Vの場合、応用システム35とスレー
ブマイコン31の電圧の最高値は同じ3Vとなり、A/
D変換、D/A変換による誤差は生じないことになる。
【0020】よって、エミュレータ30の動作電圧Vc
cが5Vであるので、エミュレーションに関わるエミュ
レーション信号を動作電圧Vccに見合った状態の信号
にレベル変換回路36a,36bにより変換する。
【0021】それにより、スレーブマイコン31とエミ
ュレータユニットおよび制御回路32,エミュレーショ
ンメモリ33などの間に入出力される信号は、全てレベ
ル変換回路36a,36bによってエミュレーション3
0の動作電圧Vccに見合った状態の信号に変換が行わ
れる。
【0022】なお、エミュレータについて詳しく記述さ
れている例としては、日立マイクロコンピュータエンジ
ニアリング株式会社発行「日立マイコン技法」1988
年Vol.2No.2、P21〜P27がある。
【0023】
【発明が解決しようとする課題】ところが、上記のよう
なエミュレータでは、次のような問題点があることが本
発明者により見い出された。
【0024】すなわち、ユーザインタフェース信号レベ
ル変換方式のエミュレータにおいては、A/D変換また
はD/A変換される信号がレベル変換回路により昇圧あ
るいは降圧されるので、その際に変換誤差が生じ、デー
タ変換精度が悪くなってしまい正確なエミュレーション
を行うことが困難となってしまう。
【0025】また、エミュレータ信号レベル変換方式の
エミュレータにおいては、スレーブマイコンの動作電圧
を応用システムの動作電圧と同じ低電圧にしてしまうた
めにスレーブマイコンの動作速度が低速になってしま
い、エミュレータの動作速度の高速化に伴いエミュレー
ションにおけるリアルタイム性が損なわれてしまう恐れ
が生じてしまう。
【0026】本発明の目的は、エミュレータと応用シス
テムとにおける動作電圧が異なっていても、エミュレー
ションにおけるリアルタイム性を損なわずに、高精度な
A/D変換、D/A変換を行うことのできるエミュレー
タを提供することにある。
【0027】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0028】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0029】本発明のエミュレータは、応用システムの
動作電圧とエミュレータの動作電圧との比較に基づい
て、A/D変換されるアナログ信号をエミュレータの動
作電圧に見合った状態の信号に変換またはD/A変換さ
れるデジタル信号を応用システムの動作電圧に見合った
状態のデジタル信号に変換する補正変換手段を設けたも
のである。
【0030】また、本発明のエミュレータは、前記補正
変換手段をターゲットマイコンの機能を代行するスレー
ブマイクロコンピュータに内蔵したものである。
【0031】さらに、本発明のエミュレータは、前記補
正変換手段が、応用システムの動作電圧がエミュレータ
の動作電圧の何倍であるかの補正値を算出する電圧比較
手段と、電圧比較手段により算出された補正値を格納す
る格納レジスタと、格納レジスタに格納されている補正
値に基づいてアナログ信号あるいはデジタル信号を変換
する第1のレベル変換補正手段とよりなるものである。
【0032】また、本発明のエミュレータは、前記補正
変換手段が、応用システムにおける動作電圧がエミュレ
ータの動作電圧の何倍であるかの補正値を算出する電圧
比較手段と、電圧比較手段により算出された補正値を格
納する格納レジスタと、スレーブマイクロコンピュータ
に設けられているA/D変換手段によりアナログ信号か
ら変換されたデジタル信号あるいはスレーブマイクロコ
ンピュータに設けられているD/A変換手段によりデジ
タル信号から変換されたアナログ信号をエミュレータま
たは応用システムの動作電圧に見合った状態の信号に変
換する第2のレベル変換補正手段とよりなるものであ
る。
【0033】さらに、本発明のエミュレータは、前記補
正変換手段が、スレーブマイクロコンピュータに内蔵さ
れたプログラマブルモジュールであるISP(Inte
lligent Sub Processor)により
構成されたものである。
【0034】
【作用】上記した本発明のエミュレータによれば、補正
変換手段が応用システムの動作電圧とエミュレータの動
作電圧との比較に基づいてA/D変換されるアナログ信
号をエミュレータの動作電圧に見合った状態の信号に変
換またはD/A変換されるデジタル信号を応用システム
の動作電圧に見合った状態の信号に変換するので、エミ
ュレータと応用システムとの動作電圧が異なっていても
高精度のA/D変換およびD/A変換を行うことができ
る。
【0035】また、上記した本発明のエミュレータによ
れば、ターゲットマイコンの機能を代行するスレーブマ
イクロコンピュータに補正変換手段を内蔵することによ
りエミュレータの構成部品を増加させることなく、低コ
ストで高精度のA/D変換およびD/A変換を実現する
ことができる。
【0036】さらに、上記した本発明のエミュレータに
よれば、電圧比較手段によって応用システムの動作電圧
がエミュレータの動作電圧の何倍であるかの補正値を算
出し、格納レジスタに電圧比較手段により算出されたそ
の補正値の格納を行い、格納レジスタに格納されている
補正値に基づいて第1のレベル変換補正手段がアナログ
信号をエミュレータの動作電圧に見合った状態のアナロ
グ信号に変換あるいはデジタル信号を応用システムの動
作電圧に見合った状態のデジタル信号に変換が行われて
からA/D変換回路またはD/A変換回路により信号変
換が行われるので高精度なA/D変換、D/A変換を行
うことができる。
【0037】また、上記した本発明のエミュレータによ
れば、電圧比較手段により応用システムの動作電圧がエ
ミュレータの動作電圧の何倍かの補正値を算出し、格納
レジスタによりその補正値の格納を行い、該格納ジスタ
に格納された補正値に基づいて第2のレベル変換補正手
段がスレーブマイクロコンピュータに設けられているA
/D変換手段によりアナログ信号から変換されたデジタ
ル信号あるいはスレーブマイクロコンピュータに設けら
れているD/A変換手段によりデジタル信号から変換さ
れたアナログ信号をエミュレータあるいは応用システム
の動作電圧に見合った状態の信号に変換することによっ
て、より高精度なA/D変換、D/A変換を行うことが
できる。
【0038】さらに、上記した本発明のエミュレータに
よれば、補正変換手段をスレーブマイクロコンピュータ
に内蔵されたプログラマブルモジュールであるISPに
より構成することによってソフトウェアにより補正変換
手段の動作機能をISPに行わせることができる。
【0039】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0040】(実施例1)図1は、本発明の実施例1に
よるエミュレータと応用システムとの接続図、図2は、
本発明の実施例1によるエミュレータのシステム構成に
おける要部ブロック図、図3は、本発明の実施例1によ
る補正変換回路が設けられたスレーブマイクロコンピュ
ータの要部構成ブロック図である。
【0041】本実施例1において、ユーザが開発中のマ
イクロコンピュータを用いた応用システム1とソフトウ
ェア開発用の親計算機であるパーソナルコンピュータ2
との間には、ソフトウェアおよびハードウェアのデバッ
グ、評価を行うエミュレータ3が接続されている。
【0042】また、本実施例では、応用システム1の動
作電圧であるアナログ系動作電圧AVccは3V、エミ
ュレータの動作電圧Vccは5Vとする。
【0043】さらに、エミュレータ3は、図2に示すよ
うに、マイコンのCPUコアをサポートする部分などA
S(Application Specific)化に
係わらないエミュレータユニット(図示せず)と、周辺
機能の疑似回路などAS化により変化するターゲットプ
ローブ3aとに分割されている。
【0044】また、エミュレータユニットは、エミュレ
ータ3の制御を司るマスタマイコン、パーソナルコンピ
ュータ2(図1に示す)とのデータ通信を行うシリアル
インタフェース部やプログラムの実行、トレースの停止
条件を設定し、条件成立時にプログラムまたはトレース
を停止させるブレークポイント制御部などによって構成
されている。
【0045】さらに、ターゲットプローブ3aには、タ
ーゲットマイコンの機能を代行するスレーブマイクロコ
ンピュータ(以下、スレーブマイコンという)4、エミ
ュレーションや各種デバッグ機能を実現する制御回路
5、貸し出しメモリであるエミュレーションメモリ6お
よび応用システム1におけるターゲットマイコン用のソ
ケットが接続されているインタフェースケーブル7など
が設けられている。
【0046】また、応用システム1には、インタフェー
スケーブル7のソケットが接続され、応用システム1に
おけるアドレスバス1a、データバス1bおよびポート
系信号バス1cを介した信号が、このインタフェースケ
ーブル7を介してターゲットプローブ3aに入出力され
る。
【0047】さらに、応用システム1におけるアナログ
系動作電圧AVccおよびA/D変換が行われるアナロ
グ信号ANnもインタフェースケーブル7を介してター
ゲットプローブ3aに出力される。
【0048】ここで、ターゲットプローブ3aには、信
号のレベル変換が行われるレベル変換回路8が設けら
れ、インタフェースケーブル7を介してターゲットプロ
ーブ3aのアドレスバス3b、データバス3cおよびポ
ート系信号バス3dに入出力されたそれぞれの信号はレ
ベル変換回路8によりレベル変換が行われる。
【0049】また、スレーブマイコン4とレベル変換回
路8とは、ポート系信号バス3dを介して接続されてお
り、スレーブマイコン4、制御回路5、エミュレーショ
ンメモリ6およびレベル変換回路8は、アドレスバス3
bならびにデータバス3cを介してそれぞれ接続されて
いる。
【0050】そして、ターゲットプローブ3aのアドレ
スバス3b、データバス3cおよび制御信号が入出力さ
れるコントロールバスCBは、所定のケーブル(図示せ
ず)を介してエミュレータユニットと電気的に接続され
ている。
【0051】また、インタフェースケーブル7を介して
入力されたアナログ系動作電圧AVccおよびアナログ
信号ANnは、スレーブマイコン4に内蔵されているア
ナログ系モジュール4aの所定の入力ポートに入力され
る。
【0052】このアナログ系モジュール4aには、図3
に示すように、アナログ信号をデジタル信号に変換する
A/D変換器9およびA/D変換器9によってA/D変
換が行われるアナログ信号ANnをエミュレータ3の動
作電圧Vccに見合った状態のデジタル信号に変換する
補正変換回路10が設けられている。
【0053】また、この補正変換回路10は、応用シス
テム1のアナログ系動作電圧AVccとエミュレータ3
の動作電圧Vccとの比較を行う電圧比較回路10a、
該電圧比較回路10aにより比較補正された補正値を格
納する補正値格納レジスタ(格納レジスタ)10bが設
けられている。
【0054】さらに、補正変換回路10には、A/D変
換器9によりアナログ信号から変換されたデジタル信号
に補正値格納レジスタ10bに格納されている補正値を
乗算し、A/D変換器9により変換されたデジタル信号
を補正するレベル補正回路(第1のレベル変換補正手
段)10cが設けられている。
【0055】そして、レベル補正回路10cにより変換
されたデジタル信号は、スレーブマイコン4内のデータ
バスDBを介してスレーブマイコン4の制御を司るCP
U4bに入力される。
【0056】次に、本実施例の作用について説明する。
【0057】まず、スレーブマイコン4における電圧比
較回路10aには、エミュレータ3の動作電圧Vccお
よび応用システム1のアナログ系動作電圧AVccが入
力されている。
【0058】そして、電圧比較回路10aは、これら動
作電圧Vccとアナログ系動作電圧AVccとをデジタ
ル換算し、動作電圧Vccがアナログ系動作電圧AVc
cの何倍になっているかを求める。たとえば、動作電圧
Vccが5Vであり、アナログ系動作電圧AVccが3
Vであると、動作電圧Vccはアナログ系動作電圧AV
ccの5/3倍となり、その補正値、すなわち、5/3
の値は補正値格納レジスタ10bに格納される。
【0059】次に、インタフェースケーブル7を介して
アナログ信号ANnがスレーブマイコン4のA/D変換
器9に入力されると、A/D変換器9はアナログ信号A
Nnをデジタル信号に変換した後、レベル補正回路10
cに出力する。
【0060】また、A/D変換器9により変換されたデ
ジタル信号がレベル補正回路10cに入力されると、レ
ベル補正回路10cは当該デジタル値に補正値格納レジ
スタ10bに格納されている値、すなわち、5/3を乗
算し、エミュレータ3の動作電圧Vccに見合った状態
のデジタル信号にレベル変換が行われてCPU4bに入
力される。
【0061】それにより、本実施例1によれば、応用シ
ステム1のアナログ系動作電圧AVccとエミュレータ
3の動作電圧Vccが異なっていても、アナログ信号A
Nnを補正変換回路10により補正することによって、
高精度のA/D変換を行うことができる。
【0062】また、本実施例1では、A/D変換器9に
よってアナログ信号ANnをデジタル信号に変換した後
にレベル補正回路10cにより補正値格納レジスタ10
bに格納されている値に基づいてデジタル値を乗算して
補正を行っていたが、図4に示すように、アナログ信号
ANnをレベル補正回路(第2のレベル変換補正手段)
10dに入力し、アナログ信号ANnに補正値を乗算し
て補正を行った後にA/D変換器9によりデジタル信号
に変換するようにしてもよい。
【0063】それにより、アナログ信号ANnがアナロ
グにより補正されてからA/D変換器9によってA/D
変換が行われるので、より高精度のA/D変換を行うこ
とができる。
【0064】また、本実施例1では、アナログ信号AN
nをA/D変換器9によりデジタル信号に変換した場合
について記載したが、A/D変換器9を図示しないD/
A変換器に置き換えることによりCPU4bから出力さ
れたデジタル信号を補正したアナログ信号ANnに変換
することができる。
【0065】さらに、A/D変換器9を図示しないA/
D,D/A変換器に置き換えることによりCPU4bか
ら出力されたデジタル信号および応用システム1から出
力されたアナログ信号ANnを補正したアナログ信号A
Nnならびに補正したデジタル信号に変換することがで
きる。
【0066】(実施例2)図5は、本発明の実施例2に
よる補正変換回路が設けられたスレーブマイコンの要部
構成ブロック図である。
【0067】本実施例2においては、スレーブマイコン
4におけるアナログ系モジュール4aにISPなどのプ
ログラマブルモジュール4cが内蔵されている。
【0068】このプログラマブルモジュール4cは、前
記実施例1における補正変換回路10の電圧比較回路1
0aおよびレベル補正回路10cの機能を予めプログラ
マブルモジュール4cにプログラムを入力することによ
り持たせ、電圧比較機能部4dならびにレベル補正機能
部(第1のレベル変換補正手段)4eによりソフトウェ
アによる処理が行われる。
【0069】また、電圧比較機能部4dにより比較補正
された値は、プログラマブルモジュール4cに設けられ
ているレジスタ(格納レジスタ)4fに格納される。
【0070】アナログ系モジュール4aに設けられたプ
ログラマブルモジュール4cの電圧比較機能部4dにエ
ミュレータ(図示せず)の動作電圧Vccおよび応用シ
ステム(図示せず)の動作電圧であるアナログ系動作電
圧AVccが入力されると、電圧比較機能部4dは動作
電圧Vccがアナログ系動作電圧AVccの何倍になっ
ているかを入力されたプログラムに基づいてソフト的に
求める。
【0071】たとえば、動作電圧Vccが5Vであり、
アナログ系動作電圧AVccが3Vであると、動作電圧
Vccはアナログ系動作電圧AVccの5/3倍とな
り、その補正値、すなわち、5/3の値はレジスタ4f
に格納される。
【0072】そして、アナログ信号ANnがスレーブマ
イコン4のA/D変換器9に入力されると、A/D変換
器9はアナログ信号ANnをデジタル信号に変換した
後、レベル補正機能部4eに出力する。
【0073】また、A/D変換器9により変換されたデ
ジタル信号がレベル補正機能部4eに入力されると、レ
ベル補正機能部4eはプログラムに基づいてレジスタ4
fに格納されている補正値と当該デジタル信号と乗算
し、動作電圧Vccに見合った状態のデジタル信号にレ
ベル変換が行われてからCPU4bに入力される。
【0074】それにより、本実施例2では、応用システ
ムのアナログ系動作電圧AVccとエミュレータの動作
電圧Vccが異なっていても、アナログ信号ANnをプ
ログラマブルモジュール4cにより補正することによっ
て、高精度のA/D変換を行うことができる。
【0075】また、本実施例2によれば、プログラマブ
ルモジュール4cの動作機能をソフトウェアにより容易
に変更することができるので、フレキシブルに設計変更
などに対応することができる。
【0076】また、本実施例2においては、A/D変換
器9によってアナログ信号ANnをデジタル信号に変換
した後にプログラマブルモジュール4cによりレジスタ
4fに格納されている値に基づいてデジタル値を乗算し
て補正を行っていたが、図6に示すように、アナログ信
号ANnをレベル補正機能部(第2のレベル変換補正手
段)4gに入力し、アナログ信号ANnに補正値を乗算
して補正を行った後にA/D変換器9によりデジタル信
号に変換するようにしてもよい。
【0077】それにより、アナログ信号ANnがアナロ
グにより補正されてからA/D変換器9によってA/D
変換が行われるので、より高精度のA/D変換を行うこ
とができる。
【0078】また、本実施例2でも、アナログ信号AN
nをA/D変換器9によりデジタル信号に変換した場合
について記載したが、A/D変換器9を図示しないD/
A変換器に置き換えることによりCPU4bから出力さ
れたデジタル信号を補正したアナログ信号ANnに変換
することができる。
【0079】さらに、A/D変換器9を図示しないA/
D,D/A変換器に置き換えることによりCPU4bか
ら出力されたデジタル信号および応用システム1から出
力されたアナログ信号ANnを補正したアナログ信号A
Nnならびに補正したデジタル信号に変換することがで
きる。
【0080】(実施例3)図7は、本発明の実施例3に
よる補正変換回路が設けられたエミュレータの要部構成
ブロック図である。
【0081】本実施例3においては、エミュレータ3に
おけるターゲットプローブ3aに補正変換回路10が設
けられている。
【0082】また、この補正変換回路10は、応用シス
テム1の動作電圧であるアナログ系動作電圧AVccと
エミュレータ3の動作電圧Vccとの比較を行う電圧比
較回路10a、該電圧比較回路10aにより比較補正さ
れた値を格納する補正値格納レジスタ(格納レジスタ)
10bおよびアナログ信号ANnを補正値格納レジスタ
10bに格納されている値に基づいてアナログ信号AN
nを乗算して変換を行うレベル補正回路(第2のレベル
変換補正手段)10dにより構成されている。
【0083】そして、インタフェースケーブル7を介し
て応用システム1から出力されたアナログ系動作電圧A
Vccおよびエミュレータ3の動作電圧Vccは電圧比
較回路10aに入力され、アナログ信号ANnはレベル
補正回路10dに入力される。
【0084】また、レベル補正回路10dの出力信号は
スレーブマイコン4に内蔵されているアナログ系モジュ
ール4aにおけるA/D変換器(図示せず)に入力され
るように接続されている。
【0085】次に、本実施例の作用について説明する。
【0086】まず、ターゲットプローブ3aに設けられ
た補正変換回路10における電圧比較回路10aには、
エミュレータ3の動作電圧Vccおよび応用システム1
のアナログ系動作電圧AVccが入力されている。
【0087】そして、電圧比較回路10aは、これら動
作電圧Vccとアナログ系動作電圧AVccとをデジタ
ル換算し、動作電圧Vccがアナログ系動作電圧AVc
cの何倍になっているかを求める。たとえば、動作電圧
Vccが5Vであり、アナログ系動作電圧AVccが3
Vであると、動作電圧Vccはアナログ系動作電圧AV
ccの5/3倍となる。
【0088】次に、電圧比較回路10aにより求められ
た補正値、すなわち、5/3の値は補正値格納レジスタ
10bに格納される。
【0089】そして、インタフェースケーブル7を介し
てアナログ信号ANnがレベル補正回路10dに入力さ
れると、レベル補正回路10dはアナログ信号ANnを
補正値格納レジスタ10bに格納されている補正値であ
る5/3にアナログ信号ANnを乗算し、スレーブマイ
コン4に内蔵されているアナログ系モジュール4aのA
/D変換器に入力し、アナログ信号ANnがエミュレー
タ3の動作電圧Vccに見合った状態のデジタル信号に
変換されてCPU(図示せず)に入力される。
【0090】それにより、本実施例3によれば、補正変
換回路10をターゲットプローブ3aに設けることによ
り、スレーブマイコン4内にチップ面積のスペースなど
の問題により補正変換回路10が設けられない場合で
も、高精度のA/D変換を行うことができる。
【0091】また、アナログ信号ANnが補正されてか
らA/D変換器によってA/D変換が行われるので、よ
り高精度のA/D変換を行うことができる以上、本発明
者によってなされた発明を実施例に基づき具体的に説明
したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
【0092】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0093】(1)本発明によれば、補正変換手段によ
りエミュレータと応用システムとの動作電圧が異なる場
合でもアナログ信号またはデジタル信号をエミュレータ
あるいは応用システムの動作電圧に見合った状態の信号
に変換するので、高精度のアナログ/デジタル変換およ
びデジタル/アナログ変換を行うことができる。
【0094】(2)また、本発明では、スレーブマイク
ロコンピュータに補正変換手段を内蔵することによりエ
ミュレータの構成部品を増加させることなく、低コスト
で高精度のアナログ/デジタル変換およびデジタル/ア
ナログ変換を実現できる。
【0095】(3)さらに、本発明においては、スレー
ブマイクロコンピュータに設けられているアナログ/デ
ジタル変換手段あるいはデジタル/アナログ変換手段に
より変換されたデジタル信号またはアナログ信号を第2
のレベル変換補正手段がエミュレータあるいは応用シス
テムの動作電圧に見合った状態の信号に変換することに
よって、より高精度なアナログ/デジタル変換、デジタ
ル/アナログ変換ができる。
【0096】(4)また、本発明によれば、補正変換手
段をスレーブマイクロコンピュータに内蔵されたISP
により構成することにより、高精度なアナログ/デジタ
ル変換、デジタル/アナログ変換を容易行うことができ
る。
【0097】(5)さらに、本発明では、上記(1)〜
(4)により、エミュレータと応用システムとの動作電
圧が異なる場合であっても、スレーブマイクロコンピュ
ータの動作速度が低下することなく正確なエミュレーシ
ョンを容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例1によるエミュレータと応用シ
ステムとの接続図である。
【図2】本発明の実施例1によるエミュレータのシステ
ム構成における要部ブロック図である。
【図3】本発明の実施例1による補正変換回路が設けら
れたスレーブマイクロコンピュータの要部構成ブロック
図である。
【図4】本発明の他の実施例による補正変換回路が設け
られたスレーブマイクロコンピュータの要部構成ブロッ
ク図である。
【図5】本発明の実施例2による補正変換回路が設けら
れたスレーブマイクロコンピュータの要部構成ブロック
図である。
【図6】本発明のさらに他の実施例による補正変換回路
が設けられたスレーブマイクロコンピュータの要部構成
ブロック図である。
【図7】本発明の実施例3によるエミュレータのシステ
ム構成における要部ブロック図である。
【図8】本発明者が検討したエミュレータのシステム構
成における要部ブロック図である。
【図9】本発明者が検討したスレーブマイクロコンピュ
ータの要部構成ブロック図である。
【図10】本発明者が検討したエミュレータのシステム
構成における要部ブロック図である。
【符号の説明】
1 応用システム 1a アドレスバス 1b データバス 1c ポート系信号バス 2 パーソナルコンピュータ 3 エミュレータ 3a ターゲットプローブ 3b アドレスバス 3c データバス 3d ポート系信号バス 4 スレーブマイクロコンピュータ 4a アナログ系モジュール 4b CPU 4c プログラマブルモジュール 4d 電圧比較機能部 4e レベル補正機能部(第1のレベル変換手段) 4f レジスタ 4g レベル補正機能部(第2のレベル変換補正手段) 5 制御回路 6 エミュレーションメモリ 7 インタフェースケーブル 8 レベル変換回路 9 A/D変換器 10 補正変換回路(補正変換手段) 10a 電圧比較回路(電圧比較手段) 10b 補正値格納レジスタ(格納レジスタ) 10c レベル補正回路(第1のレベル変換手段) 10d レベル補正回路(第2のレベル変換手段) Vcc 動作電圧 AVcc アナログ系動作電圧 ANn アナログ信号 CB コントロールバス 30 エミュレータ 30a ターゲットプローブ 31 スレーブマイクロコンピュータ 31a アナログ系モジュール 31b A/D変換器 31c CPU 32 制御回路 33 エミュレーションメモリ 34 ケーブル 34a アドレスバス 34b データバス 34c ポート系信号バス 35 応用システム 35a アドレスバス 35b データバス 35c ポート系信号バス 36 レベル変換回路 36a レベル変換回路 36b レベル変換回路 CB コントロールバス DB データバス Vcc 動作電圧 AVcc アナログ系動作電圧 ANn アナログ信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 エミュレータの動作電圧と異なる開発中
    のマイクロコンピュータを用いた応用システムをエミュ
    レーションするエミュレータであって、前記応用システ
    ムの動作電圧と前記エミュレータの動作電圧との比較に
    基づいて、アナログ/デジタル変換されるアナログ信号
    を前記エミュレータの動作電圧に見合った状態の信号に
    変換またはデジタル/アナログ変換されるデジタル信号
    を前記応用システムの動作電圧に見合った状態の信号に
    変換する補正変換手段を設けたことを特徴とするエミュ
    レータ。
  2. 【請求項2】 前記補正変換手段を、ターゲットマイコ
    ンの機能を代行するスレーブマイクロコンピュータに内
    蔵したことを特徴とする請求項1記載のエミュレータ。
  3. 【請求項3】 前記補正変換手段が、前記応用システム
    の動作電圧が前記エミュレータの動作電圧の何倍である
    かの補正値を算出する電圧比較手段と、前記電圧比較手
    段により算出された補正値を格納する格納レジスタと、
    前記格納レジスタに格納されている補正値に基づいて前
    記アナログ信号あるいは前記デジタル信号の変換を行
    い、前記スレーブマイクロコンピュータに設けられてい
    るアナログ/デジタル変換手段またはデジタル/アナロ
    グ変換手段に出力する第1のレベル変換補正手段とより
    なることを特徴とする請求項1または2記載のエミュレ
    ータ。
  4. 【請求項4】 前記補正変換手段が、前記応用システム
    における動作電圧が前記エミュレータの動作電圧の何倍
    であるかの補正値を算出する電圧比較手段と、前記電圧
    比較手段により算出された補正値を格納する格納レジス
    タと、前記スレーブマイクロコンピュータに設けられて
    いるアナログ/デジタル変換手段により前記アナログ信
    号から変換されたデジタル信号あるいは前記スレーブマ
    イクロコンピュータに設けられているデジタル/アナロ
    グ変換手段により前記デジタル信号から変換されたアナ
    ログ信号を変換する第2のレベル変換補正手段とよりな
    ることを特徴とする請求項1または2記載のエミュレー
    タ。
  5. 【請求項5】 前記補正変換手段が、前記スレーブマイ
    クロコンピュータに内蔵されたプログラマブルモジュー
    ルであるISPにより構成されたことを特徴とする請求
    項2,3または4記載のエミュレータ。
JP6288050A 1994-11-22 1994-11-22 エミュレータ Pending JPH08147185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6288050A JPH08147185A (ja) 1994-11-22 1994-11-22 エミュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6288050A JPH08147185A (ja) 1994-11-22 1994-11-22 エミュレータ

Publications (1)

Publication Number Publication Date
JPH08147185A true JPH08147185A (ja) 1996-06-07

Family

ID=17725192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6288050A Pending JPH08147185A (ja) 1994-11-22 1994-11-22 エミュレータ

Country Status (1)

Country Link
JP (1) JPH08147185A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009260A (en) * 1996-07-09 1999-12-28 Nec Corporation Emulation device with no fear of faulty operation due to noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009260A (en) * 1996-07-09 1999-12-28 Nec Corporation Emulation device with no fear of faulty operation due to noise

Similar Documents

Publication Publication Date Title
JP2002236152A (ja) 半導体集積回路の試験装置及び試験方法
US4885581A (en) Digital-to-analog converter circuit
JPH08147185A (ja) エミュレータ
US5546566A (en) Emulation system for microcomputer
US6601204B1 (en) Pattern generating method, pattern generator using the method, and memory tester using the pattern generator
US7130787B1 (en) Functional replicator of a specific integrated circuit and its use as an emulation device
EP0388077A2 (en) Method of optimizing the execution speed of an interpreted test language
JP2002236153A (ja) 半導体試験装置および半導体装置の試験方法
JP2002290236A (ja) アナログ/デジタル変換回路
US6009260A (en) Emulation device with no fear of faulty operation due to noise
JP3172003B2 (ja) 集積回路試験装置
KR100238313B1 (ko) Cpu와 주변장치 사이의 인터페이스 장치 및 방법
US5515050A (en) Apparatus and method for asynchronous successive approximation
JPS60148228A (ja) アナログ・デイジタル変換装置
JPH1155120A (ja) Ad変換器及びこれを内蔵したマイクロコンピュータ
JP2001308705A (ja) ディジタル/アナログ変換器およびその変換誤差低減化方法
JPH0376428A (ja) A/dコンバータ
JPH03215764A (ja) 半導体集積回路
JPS59140554A (ja) 電子装置
TW202303408A (zh) 一種電流偵測與電流保護機制之校準方法與運用該方法之校準裝置
JPH04297129A (ja) デジタルアナログ変換回路装置
JPS6314497Y2 (ja)
JP2504522Y2 (ja) アドレスパタ―ン発生器
SU1249703A1 (ru) Устройство дл аналого-цифрового преобразовани
WO2018129452A1 (en) Verification, validation, and applications support for analog-to-digital converter systems