JPH0794664A - リードフレームおよびそれを用いた半導体装置 - Google Patents
リードフレームおよびそれを用いた半導体装置Info
- Publication number
- JPH0794664A JPH0794664A JP5237763A JP23776393A JPH0794664A JP H0794664 A JPH0794664 A JP H0794664A JP 5237763 A JP5237763 A JP 5237763A JP 23776393 A JP23776393 A JP 23776393A JP H0794664 A JPH0794664 A JP H0794664A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- inner lead
- insulating member
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、ボンディングワイヤ
と、隣接するインナリードフレームとのショートを防止
することにより、リードフレームを共通化し、設計開発
期間の短縮および設計開発費の削減を行う。 【構成】 半導体チップ１を組み込むためのリードフレ
ーム２をエッチングにより加工成形し、その後、インナ
リード２ａの端部に、例えば、ポリイミド系樹脂で形成
された絶縁部材３を所定の幅で、ポッティングまたはコ
ーティングする。そして、前記リードフレーム２上に、
半導体チップ１をボンディングした後、前記半導体チッ
プ１上に形成された電極であるボンディングパッド１ａ
とインナリード２ａとを、ボンディングワイヤ４によっ
て電気的に接続する。
と、隣接するインナリードフレームとのショートを防止
することにより、リードフレームを共通化し、設計開発
期間の短縮および設計開発費の削減を行う。 【構成】 半導体チップ１を組み込むためのリードフレ
ーム２をエッチングにより加工成形し、その後、インナ
リード２ａの端部に、例えば、ポリイミド系樹脂で形成
された絶縁部材３を所定の幅で、ポッティングまたはコ
ーティングする。そして、前記リードフレーム２上に、
半導体チップ１をボンディングした後、前記半導体チッ
プ１上に形成された電極であるボンディングパッド１ａ
とインナリード２ａとを、ボンディングワイヤ４によっ
て電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いた半導体装置、特に、多ピン形樹脂モールド
パッケージ用のリードフレームおよびそれを用いた半導
体装置に適用して有効な技術に関するものである。
それを用いた半導体装置、特に、多ピン形樹脂モールド
パッケージ用のリードフレームおよびそれを用いた半導
体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置用のリードフレームにおいて
は、ペレットの新規設計に伴い、リードフレームも専用
設計で開発している。これは、半導体装置のリードフレ
ームが多ピン化するにしたがってインナリード先端のピ
ッチが狭くなるので、ボンディングワイヤが隣接するイ
ンナリードと接触するのを防止するためである。
は、ペレットの新規設計に伴い、リードフレームも専用
設計で開発している。これは、半導体装置のリードフレ
ームが多ピン化するにしたがってインナリード先端のピ
ッチが狭くなるので、ボンディングワイヤが隣接するイ
ンナリードと接触するのを防止するためである。
【０００３】
【発明が解決しようとする課題】ところが、このペレッ
ト毎によるリードフレームの専用設計であると、ペレッ
トが新規設計となる場合は、リードフレームも新規設計
しなければならず、そのために、製品開発が長期化して
しまい、また、リードフレームの製品開発費も増加して
しまう。
ト毎によるリードフレームの専用設計であると、ペレッ
トが新規設計となる場合は、リードフレームも新規設計
しなければならず、そのために、製品開発が長期化して
しまい、また、リードフレームの製品開発費も増加して
しまう。
【０００４】本発明の目的は、ボンディングワイヤと隣
接するインナリードフレームとの接触を防止することに
よって、リードフレームを共通化できる構造のリードフ
レームおよびそれを用いた半導体装置を提供することに
ある。
接するインナリードフレームとの接触を防止することに
よって、リードフレームを共通化できる構造のリードフ
レームおよびそれを用いた半導体装置を提供することに
ある。
【０００５】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００７】すなわち、本願の１つの発明は、半導体チ
ップの組立に用いられるリードフレームにおいて、イン
ナリードの端部の少なくとも上面に、絶縁部材を固着す
ることにより、絶縁部材を、インナリードとボンディン
グワイヤとの間に介設したものである。
ップの組立に用いられるリードフレームにおいて、イン
ナリードの端部の少なくとも上面に、絶縁部材を固着す
ることにより、絶縁部材を、インナリードとボンディン
グワイヤとの間に介設したものである。
【０００８】また、本願の他の発明は、絶縁部材が、複
数のインナリードの端部を覆うように延在されたテープ
状または枠状の絶縁部材からなるものである。
数のインナリードの端部を覆うように延在されたテープ
状または枠状の絶縁部材からなるものである。
【０００９】さらに、本願の他の発明は、インナリード
の端部の厚さが、前記インナリードがボンディングされ
る部分よりも薄く成形されているものである。
の端部の厚さが、前記インナリードがボンディングされ
る部分よりも薄く成形されているものである。
【００１０】
【作用】上記のような構成の半導体装置によれば、ボン
ディングワイヤと隣接するインナリードの接触を絶縁部
材が防止するために、リードフレームを新規に設計開発
しなくても、従来のリードフレームを使用することがで
きる。
ディングワイヤと隣接するインナリードの接触を絶縁部
材が防止するために、リードフレームを新規に設計開発
しなくても、従来のリードフレームを使用することがで
きる。
【００１１】それにより、リードフレームの新たな設計
開発が不要となり、設計開発期間の短縮および設計開発
費の削減ができる。
開発が不要となり、設計開発期間の短縮および設計開発
費の削減ができる。
【００１２】また、同じリードフレームを複数の半導体
装置に使用できるので、リードフレームの原価低減を行
うことができる。
装置に使用できるので、リードフレームの原価低減を行
うことができる。
【００１３】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１４】（実施例１）図１（ａ）は、本発明の実施
例１によるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）形の半導体装置の要部の平面図、（ｂ）は、本発明
の実施例１によるＱＦＰ形の半導体装置の要部の断面図
である。
例１によるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）形の半導体装置の要部の平面図、（ｂ）は、本発明
の実施例１によるＱＦＰ形の半導体装置の要部の断面図
である。
【００１５】本実施例１において、半導体チップ１を搭
載するためのリードフレーム２は、複数のリードで構成
されているインナリード２ａや半導体チップ１のボンデ
ィング位置であるダイパッド２ｂ等が形成され、それら
のパターンが数個以上連結された金属製のリボン構造よ
りなるものである。
載するためのリードフレーム２は、複数のリードで構成
されているインナリード２ａや半導体チップ１のボンデ
ィング位置であるダイパッド２ｂ等が形成され、それら
のパターンが数個以上連結された金属製のリボン構造よ
りなるものである。
【００１６】このリードフレーム２は、前記パターンを
形成するための原画であるマスクをもとにエッチングを
行い、不要な金属部分を腐食させることによって成形す
る。
形成するための原画であるマスクをもとにエッチングを
行い、不要な金属部分を腐食させることによって成形す
る。
【００１７】そして、前記インナリード２ａの端部に、
例えば、ポリイミド系樹脂で形成された絶縁部材３が、
所定の幅で、ポッティングまたはコーティングされる。
例えば、ポリイミド系樹脂で形成された絶縁部材３が、
所定の幅で、ポッティングまたはコーティングされる。
【００１８】次に、前記リードフレーム２上に、半導体
チップ１をボンディングした後、前記半導体チップ１上
に形成された電極であるボンディングパッド１ａとイン
ナリード２ａとを、ボンディングワイヤ４によって電気
的に接続する。
チップ１をボンディングした後、前記半導体チップ１上
に形成された電極であるボンディングパッド１ａとイン
ナリード２ａとを、ボンディングワイヤ４によって電気
的に接続する。
【００１９】それにより、本実施例１においては、ボン
ディングワイヤ４とインナリード２ａとの間に絶縁部材
３が介設されることになるので、ボンディングワイヤ４
が隣接する他のインナリード２ａと接触しても、絶縁部
材３によって電気的に絶縁され、ショートすることがな
くなる。
ディングワイヤ４とインナリード２ａとの間に絶縁部材
３が介設されることになるので、ボンディングワイヤ４
が隣接する他のインナリード２ａと接触しても、絶縁部
材３によって電気的に絶縁され、ショートすることがな
くなる。
【００２０】また、図１（ｂ）に示すように、絶縁部材
３が支点となることによって、ボンディングワイヤ４の
張力が増すので、ワイヤループの直進性が向上し、ボン
ディングワイヤ４のたるみを減少することができる。
３が支点となることによって、ボンディングワイヤ４の
張力が増すので、ワイヤループの直進性が向上し、ボン
ディングワイヤ４のたるみを減少することができる。
【００２１】（実施例２）図２（ａ）は、本発明の実施
例２によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例２によるＱＦＰ形の半導体装
置の要部の断面図である。
例２によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例２によるＱＦＰ形の半導体装
置の要部の断面図である。
【００２２】本実施例２においては、図２（ａ）に示す
ように、リードフレーム２をエッチングにより加工成形
する。その後、複数のリードで形成されるインナリード
２ａの端部を、たとえば、ポリイミド系樹脂により形成
されたテープ状の絶縁部材３ａで覆うように延在して設
ける。
ように、リードフレーム２をエッチングにより加工成形
する。その後、複数のリードで形成されるインナリード
２ａの端部を、たとえば、ポリイミド系樹脂により形成
されたテープ状の絶縁部材３ａで覆うように延在して設
ける。
【００２３】それにより、本実施例２においても、ボン
ディングワイヤ４とインナリード２ａとの間に絶縁部材
３ａが介設されることになるので、ボンディングワイヤ
４が隣接する他のインナリード２ａと接触しても、絶縁
部材３ａによって電気的に絶縁され、ショートすること
がなくなる。
ディングワイヤ４とインナリード２ａとの間に絶縁部材
３ａが介設されることになるので、ボンディングワイヤ
４が隣接する他のインナリード２ａと接触しても、絶縁
部材３ａによって電気的に絶縁され、ショートすること
がなくなる。
【００２４】また、この場合においても、図２（ｂ）に
示すように、テープ状の絶縁部材３ａが支点となること
によって、ボンディングワイヤ４の張力が増すので、ワ
イヤループの直進性が向上し、ボンディングワイヤ４の
たるみを減少することができる。
示すように、テープ状の絶縁部材３ａが支点となること
によって、ボンディングワイヤ４の張力が増すので、ワ
イヤループの直進性が向上し、ボンディングワイヤ４の
たるみを減少することができる。
【００２５】テープ状の絶縁部材３ａの固着方法として
は、絶縁部材３ａの片面に予め接着材を塗布し、熱圧着
等でインナリード２ａの先端部に固着する方法や、イン
ナリード２ａの先端部に予め接着材を塗布しておき、そ
の後テープ状の絶縁部材３ａを固着する方法等がある。
は、絶縁部材３ａの片面に予め接着材を塗布し、熱圧着
等でインナリード２ａの先端部に固着する方法や、イン
ナリード２ａの先端部に予め接着材を塗布しておき、そ
の後テープ状の絶縁部材３ａを固着する方法等がある。
【００２６】（実施例３）図３（ａ）は、本発明の実施
例３によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例３によるＱＦＰ形の半導体装
置の要部の断面図である。
例３によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例３によるＱＦＰ形の半導体装
置の要部の断面図である。
【００２７】本実施例３においては、図３（ａ）に示す
ように、リードフレーム２をエッチングにより加工成形
する。その後、複数のリードで形成されるインナリード
２ａの端部を、たとえば、ポリイミド系樹脂により形成
された枠状の絶縁部材３ｂによって覆うように、また
は、図４（ａ）に示すようにコーナリード部のみ延在し
て設ける。
ように、リードフレーム２をエッチングにより加工成形
する。その後、複数のリードで形成されるインナリード
２ａの端部を、たとえば、ポリイミド系樹脂により形成
された枠状の絶縁部材３ｂによって覆うように、また
は、図４（ａ）に示すようにコーナリード部のみ延在し
て設ける。
【００２８】この枠状の絶縁部材３ｂおよびコーナリー
ド部のみに貼りつけた絶縁部材３ｃの固着方法として
は、絶縁部材３ｂ，３ｃの片面に予め接着材を塗布し、
熱圧着等でインナリード２ａの先端部に固着する方法
や、インナリード２ａの先端部に予め接着材を塗布して
おき、その後絶縁部材３ｂ，３ｃを固着する方法等があ
る。
ド部のみに貼りつけた絶縁部材３ｃの固着方法として
は、絶縁部材３ｂ，３ｃの片面に予め接着材を塗布し、
熱圧着等でインナリード２ａの先端部に固着する方法
や、インナリード２ａの先端部に予め接着材を塗布して
おき、その後絶縁部材３ｂ，３ｃを固着する方法等があ
る。
【００２９】それにより、本実施例３においても、ボン
ディングワイヤ４とインナリード２ａとの間に枠状の絶
縁部材３ｂまたは絶縁部材３ｃが介設されることになる
ので、ボンディングワイヤ４が隣接する他のインナリー
ド２ａと接触しても、枠状の絶縁部材３ｂまたは絶縁部
材３ｃによって電気的に絶縁され、ショートすることが
なくなる。
ディングワイヤ４とインナリード２ａとの間に枠状の絶
縁部材３ｂまたは絶縁部材３ｃが介設されることになる
ので、ボンディングワイヤ４が隣接する他のインナリー
ド２ａと接触しても、枠状の絶縁部材３ｂまたは絶縁部
材３ｃによって電気的に絶縁され、ショートすることが
なくなる。
【００３０】また、この場合においても、図３（ｂ），
図４（ｂ）に示すように、枠状の絶縁部材３ｂまたは絶
縁部材３ｃが支点となることによって、ボンディングワ
イヤ４の張力が増すので、ワイヤループの直進性が向上
し、ボンディングワイヤ４のたるみを減少することがで
きる。
図４（ｂ）に示すように、枠状の絶縁部材３ｂまたは絶
縁部材３ｃが支点となることによって、ボンディングワ
イヤ４の張力が増すので、ワイヤループの直進性が向上
し、ボンディングワイヤ４のたるみを減少することがで
きる。
【００３１】（実施例４）図５（ａ）は、本発明の実施
例４によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例４によるＱＦＰ形の半導体装
置の要部の断面図である。
例４によるＱＦＰ形の半導体装置の要部の平面図、
（ｂ）は、本発明の実施例４によるＱＦＰ形の半導体装
置の要部の断面図である。
【００３２】本実施例４においては、図５（ａ）に示す
ように、リードフレーム２をエッチングにより加工成形
した後、複数のリードで形成されるインナリード２ａの
端部２ｃをエッチングの１種であるハーフエッチや圧力
をかけることによって成形するコイニング等によって所
定の薄さに形成する。
ように、リードフレーム２をエッチングにより加工成形
した後、複数のリードで形成されるインナリード２ａの
端部２ｃをエッチングの１種であるハーフエッチや圧力
をかけることによって成形するコイニング等によって所
定の薄さに形成する。
【００３３】それにより、本実施例４においては、図５
（ｂ）に示すように、インナリード２ａの端部２ｃの厚
さが、インナリード２ａのボンディングポイントよりも
薄く形成されているので、ボンディングワイヤ４が隣接
する他のインナリード２ａと接触を防止することがで
き、ショートすることがなくなる。
（ｂ）に示すように、インナリード２ａの端部２ｃの厚
さが、インナリード２ａのボンディングポイントよりも
薄く形成されているので、ボンディングワイヤ４が隣接
する他のインナリード２ａと接触を防止することがで
き、ショートすることがなくなる。
【００３４】以上、本発明者によってなされた発明を実
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
【００３５】たとえば、インナリード２ａの絶縁につい
ては、前記実施例以外のものでもよく、インナリード２
ａの端部を薄く成形した後に、前記インナリード２ａの
端部に、絶縁部材３，テープ状の絶縁部材３ａ，枠状の
絶縁部材３ｂまたは絶縁部材３ｃを固着させてもよい。
ては、前記実施例以外のものでもよく、インナリード２
ａの端部を薄く成形した後に、前記インナリード２ａの
端部に、絶縁部材３，テープ状の絶縁部材３ａ，枠状の
絶縁部材３ｂまたは絶縁部材３ｃを固着させてもよい。
【００３６】
【発明の効果】本発明によって開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【００３７】（１）本発明によれば、ボンディングワイ
ヤとインナリードとがショートすることを防止すること
ができるので、リードフレームを新規に設計開発しなく
ても良く、従来のリードフレームを使用することができ
る。
ヤとインナリードとがショートすることを防止すること
ができるので、リードフレームを新規に設計開発しなく
ても良く、従来のリードフレームを使用することができ
る。
【００３８】（２）また、上記（１）により、本発明で
は、リードフレームの新たな設計開発が不要となり、設
計開発期間の短縮および設計開発費の削減ができる。
は、リードフレームの新たな設計開発が不要となり、設
計開発期間の短縮および設計開発費の削減ができる。
【００３９】（３）さらに、同じリードフレームを複数
の半導体装置に使用できるので、リードフレームの原価
低減が行える。
の半導体装置に使用できるので、リードフレームの原価
低減が行える。
【図１】（ａ）は、本発明の実施例１によるＱＦＰ形の
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
１によるＱＦＰ形の半導体装置の要部の断面図である。
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
１によるＱＦＰ形の半導体装置の要部の断面図である。
【図２】（ａ）は、本発明の実施例２によるＱＦＰ形の
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
２によるＱＦＰ形の半導体装置の要部の断面図である。
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
２によるＱＦＰ形の半導体装置の要部の断面図である。
【図３】（ａ）は、本発明の実施例３によるＱＦＰ形の
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
３によるＱＦＰ形の半導体装置の要部の断面図である。
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
３によるＱＦＰ形の半導体装置の要部の断面図である。
【図４】（ａ）は、本発明の実施例３によるＱＦＰ形の
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
３によるＱＦＰ形の半導体装置の要部の断面図である。
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
３によるＱＦＰ形の半導体装置の要部の断面図である。
【図５】（ａ）は、本発明の実施例４によるＱＦＰ形の
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
４によるＱＦＰ形の半導体装置の要部の断面図である。
半導体装置の要部の平面図、（ｂ）は、本発明の実施例
４によるＱＦＰ形の半導体装置の要部の断面図である。
１ 半導体チップ １ａ ボンディングパッド ２ リードフレーム ２ａ インナリード ２ｂ ダイパッド ２ｃ 端部 ３ 絶縁部材 ３ａ テープ状の絶縁部材 ３ｂ 枠状の絶縁部材 ３ｃ 絶縁部材 ４ ボンディングワイヤ
フロントページの続き (72)発明者 大野 浩 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (4)
- 【請求項１】 半導体チップの組立に用いられるリード
フレームにおいて、インナリードの端部の少なくとも上
面に絶縁部材を設けたことを特徴とするリードフレー
ム。 - 【請求項２】 前記絶縁部材が、複数の前記インナリー
ドの端部を覆うように延在されたテープ状または枠状の
絶縁部材からなることを特徴とする請求項１記載のリー
ドフレーム。 - 【請求項３】 半導体チップの組立に用いられるリード
フレームにおいて、インナリードの端部の厚さが、前記
インナリードのボンディングされる部分よりも薄く成形
されていることを特徴とするリードフレーム。 - 【請求項４】 請求項１、２または３記載のリードフレ
ームを用いて構成されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237763A JPH0794664A (ja) | 1993-09-24 | 1993-09-24 | リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237763A JPH0794664A (ja) | 1993-09-24 | 1993-09-24 | リードフレームおよびそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794664A true JPH0794664A (ja) | 1995-04-07 |
Family
ID=17020090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5237763A Pending JPH0794664A (ja) | 1993-09-24 | 1993-09-24 | リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224726A (ja) * | 2008-03-18 | 2009-10-01 | Powertech Technology Inc | Ｃｏｌ型半導体パッケージ |
-
1993
- 1993-09-24 JP JP5237763A patent/JPH0794664A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224726A (ja) * | 2008-03-18 | 2009-10-01 | Powertech Technology Inc | Ｃｏｌ型半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140084440A1 (en) | Semiconductor device | |
| US7247944B2 (en) | Connector assembly | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH0794664A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH032345B2 (ja) | ||
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| JPH07106504A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2581278B2 (ja) | 半導体装置 | |
| KR980012384A (ko) | 내부리드 선단이 차별화된 리드프레임 | |
| JP2981309B2 (ja) | 半導体装置 | |
| KR100201389B1 (ko) | 반도체 패키지 | |
| JP2954066B2 (ja) | 樹脂封止型半導体装置 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH09283549A (ja) | 半導体装置およびその製造方法 | |
| JP2003100954A (ja) | 樹脂封止型半導体装置 | |
| JPH0637240A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH02250338A (ja) | 半導体装置 | |
| KR19990001110A (ko) | 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지 | |
| JP2002009116A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |