JPH1056124A - リードフレーム及びボトムリード型半導体パッケージ - Google Patents

リードフレーム及びボトムリード型半導体パッケージ

Info

Publication number
JPH1056124A
JPH1056124A JP9156388A JP15638897A JPH1056124A JP H1056124 A JPH1056124 A JP H1056124A JP 9156388 A JP9156388 A JP 9156388A JP 15638897 A JP15638897 A JP 15638897A JP H1056124 A JPH1056124 A JP H1056124A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
chip
leads
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9156388A
Other languages
English (en)
Inventor
Sun Dong Kim
ドン キム スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH1056124A publication Critical patent/JPH1056124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】チップパッドが略中央部位に形成された半導体
チップであっても、容易にワイヤボンディングを行い得
るようにする。 【解決手段】リードフレームの第１リード１２上面の略
中央部位に電導性両面テープ１４を介して平板状の第２
リード１５を接着し、半導体チップを第２リードが形成
されていない面に絶縁性の両面テープ１６により接着す
る。そして、センターチップパッドと各リード１２とを
導電ワイヤ２１により接続し、該構造物を前記各ボトム
リードの表面が露出するように成形する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
びボトムリード型半導体パッケージに係るもので、詳し
くは、端部にチップパッドが形成されていないような半
導体チップでも、ボトムリードに搭載してワイヤーボン
ディングを行い得る技術に関する。
【０００２】
【従来の技術】従来、ボトムリード型半導体パッケージ
においては、図５に示すように、所定形状の半導体チッ
プ１を搭載すべく基板（図示されず）に接続される複数
の基板接続リード２ａと該基板接続リード２ａに延長形
成され、半導体チップ１にワイヤボンディングされる半
導体チップ接続リード２ｂとを有する複数のリードフレ
ーム２と、半導体チップ１をリードフレーム２の基板接
続リード２ａ上に夫々付着させる接着剤３と、半導体チ
ップ１のチップパッド（図示されず）とリードフレーム
２の半導体チップ接続リード２ｂとに夫々電気的に接続
された複数個の金属ワイヤ４と、を備え、ワイヤボンデ
ィングされた半導体チップ１及びリードフレーム２の各
リード２ａ、２ｂの包含された構造物がモールディング
樹脂５により成形され、リードフレーム２の基板接続リ
ード２ａはモールディング樹脂の下方に露出するように
構成されている。
【０００３】また、リードフレーム２の各基板接続リー
ド２ａは半導体チップ接続リード２ｂから所定段差を有
するように下向きに屈曲されてダウンセット(down set)
されている。このように構成されたパッケージは本発明
者が米国に出願して特許を受けた米国特許NO. 5,428,24
8('95.6.27) に提示されている。
【０００４】
【発明が解決しようとする課題】然るに、このように構
成された従来のボトムリード型半導体パッケージにおい
ては、チップパッドが半導体チップの端部に位置してい
る場合はワイヤボンディングを行い得るが、チップパッ
ドが半導体チップの中央部位に位置しているときは、チ
ップパッドとリードとが離れて位置するようになるの
で、ワイヤボンディングを行うことができないという不
都合な点があった。
【０００５】本発明はこのような従来の課題に鑑みてな
されたもので、センターチップパッドが形成されたよう
な半導体チップを容易にボトムリードに搭載し、ワイヤ
ーボンディングを行い得るリードフレーム及びそれを用
いたボトムリード型半導体パッケージを提供することを
目的とする。
【０００６】
【課題を解決するための手段】このため、請求項１の発
明にかかるリードフレームは、所定間隔を置いて平行に
形成された一対のガイドレールと、該ガイドレール間に
接続形成された所定幅の複数のダムバーと、半導体チッ
プを設置したときに先端が半導体チップのチップパッド
に対応するように、該ダムバーの両側に所定間隔で延長
形成された複数の第１リードと、各第１リードの一方の
面の中間部に形成された電導性接着部材と、該電導性接
着部材上に形成された複数の第２リードと、を備えて構
成されている。
【０００７】かかる構成によれば、半導体チップを設置
したときに各第１リードの先端が半導体チップのチップ
パッドに対応し、ワイヤボンディングを行い得る。請求
項２の発明にかかるリードフレームでは、前記電導性接
着部材は、電導性の接着剤が塗布された電導性の両面テ
ープである。かかる構成によれば、第２リードは電導性
接着部材を介して第１リード上に形成される。
【０００８】請求項３の発明にかかるリードフレーム
は、所定間隔を置いて平行に形成された一対のガイドレ
ールと、該ガイドレール間に、所定間隔を置いて接続形
成された所定幅の複数のダムバーと、一方の面の中間部
に頂面が平坦になるように突出形成された突出部を有
し、半導体チップが設置されたときに先端が半導体チッ
プのチップパッドと対応するようにダムバーの両側に所
定間隔で延長形成された複数のリードと、を備えて構成
されている。
【０００９】かかる構成によれば、半導体チップを設置
したときに各第１リードの先端が半導体チップのチップ
パッドに対応し、ワイヤボンディングを行い得る。請求
項４の発明にかかる半導体パッケージは、請求項１又は
請求項２に記載のリードフレームを用いて半導体チップ
を収納する半導体パッケージであって、該半導体チップ
を、複数のリードの第２リードが形成されていない面
に、第１リードの先端が半導体チップのチップパッドと
対応するように取り付ける一方、前記半導体チップのチ
ップパッドと各第１リードとを接続する複数の導電ワイ
ヤと、前記第２リードの上面を露出させ、半導体チッ
プ、第１リード及び導電ワイヤを覆うように成形された
モールディング樹脂と、を備えて構成されている。
【００１０】かかる構成によれば、半導体チップは、第
２リードが形成されていない面に第１リードの先端が半
導体チップのチップパッドと対応するように取り付けら
れ、導電ワイヤによりチップパッドと各第１リードとが
接続される。そして、半導体チップ、第１リード及び導
電ワイヤは、成形されたモールディング樹脂によって覆
われ、第２リードの上面が露出する。そして、この第２
リードの上面を介して信号が入出力される。
【００１１】請求項５の発明にかかる半導体パッケージ
では、前記半導体チップを、絶縁性接着部材を介して各
第１リードに接着する構成である。かかる構成によれ
ば、半導体チップは、絶縁性接着部材を介して各リード
に接着されて第１リードに取り付けられる。請求項６の
発明にかかる半導体パッケージでは、前記絶縁性接着部
材は、絶縁性の両面テープである。
【００１２】かかる構成によれば、半導体チップは、絶
縁性の両面テープを介して各第１リードに接着される。
請求項７の発明にかかる半導体パッケージは、請求項３
に記載のリードフレームを用いて半導体チップを収納す
る半導体パッケージであって、該半導体チップを、複数
のリードの突出部が形成されていない面に、リードの先
端が半導体チップのチップパッドと対応するように取り
付ける一方、前記半導体チップのチップパッドと各リー
ドとを接続する複数の導電ワイヤと、前記突出部の上面
を露出させ、半導体チップ、リード及び導電ワイヤを覆
うように成形されたモールディング樹脂と、を備えて構
成されている。
【００１３】かかる構成によれば、半導体チップは、突
出部が形成されていない面に第１リードの先端が半導体
チップのチップパッドと対応するように取り付けられ、
導電ワイヤによりチップパッドと各リードとが接続され
る。そして、半導体チップ、リード及び導電ワイヤは、
成形されたモールディング樹脂によって覆われ、突出部
の頂面がボトムリードとして露出し、突出部を介して信
号が入出力される。
【００１４】請求項８の発明にかかる半導体パッケージ
では、前記半導体チップを、絶縁性接着部材を介して各
リードに接着する構成である。かかる構成によれば、半
導体チップは、絶縁性接着部材を介して各リードに接着
される。請求項９の発明にかかる半導体パッケージで
は、前記絶縁性接着部材は、絶縁性の両面テープであ
る。
【００１５】かかる構成によれば、半導体チップは、絶
縁性の両面テープを介して各リードに接着される。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図１
〜図６に基づいて説明する。まず第１の実施の形態につ
いて説明する。第１の実施の形態を示す図１、図２にお
いて、一対のガイドレール１０ａ、１０ｂが所定間隔を
置いて横手方向平行に形成され、半導体パッケージの製
造工程中リードフレームの移動ガイドの機能を有するよ
うになっており、該一対のガイドレール１０ａ、１０ｂ
間には所定幅を有する複数のダムバー１１が所定間隔を
置いて夫々縦方向に接続形成され、ダムバー１１はモー
ルディング工程時にモールディング樹脂が流出しないよ
うにダムの機能を有している。
【００１７】また、ダムバー１１の両側には複数の第１
リード１２が所定間隔をもって横手方向に相互対向して
平行に夫々延長形成され、各第１リード１２の端部は列
状に整列して各端部間に所定幅の空間部１３が形成され
ている。又、第１リード１２上面の略中央部位には、夫
々、電導性接着部材である電導性両面テープ１４により
平板状の第２リード１５が、夫々、所定段差Ｔ１を有す
るように強固に接着されている。
【００１８】このようなリードフレームを用いたボトム
リードパッケージを図２に示す。この図において、ボト
ムリードパッケージは、複数のセンターチップパッドが
形成された半導体チップ２０上面の両側に先端がチップ
パッドに近接するように付着された複数の第１リード１
２と、前記半導体チップ２０上のチップパッドと各第１
リード１２とを夫々接続する複数の導電ワイヤ２１と、
各第１リード１２上面中央部位に形成された複数の電導
性両面テープ１４と、電導性両面テープ１４上に接着形
成された複数の第２リード１５と、第２リード１５上面
が露出するように構造物の全てを覆って成形されたモー
ルディング樹脂３０と、を備えて構成されている。
【００１９】次に、このボトムリードパッケージの製造
工程について説明する。先ず、図３（Ａ）に示すよう
に、複数の第１リード１２を形成し、第１リード１２上
面中央部位に電導性両面テープ１４を用いて第２リード
１５を形成し、リードフレームを構成する。次いで、図
２（Ｂ）に示すように、絶縁性接着部材である絶縁性両
面テープ１６を用いてセンターチップパッド（図示され
ず）が形成された半導体チップ２０を各第１リード１２
下面に付着する。
【００２０】このとき、周知のＬＯＣ(Lead On Chip)形
の構造と同様に、半導体チップ２０上面両側に付着した
第１リード１２間の空間部１３を通してセンターチップ
パッド（図示されず）が露出するように半導体チップ２
０を各第１リード１２下面に付着する。次いで、半導体
チップ２０のセンターチップパッドと各第１リード１２
とを導電ワイヤ２１により夫々接続する。
【００２１】次いで、図２（Ｃ）に示すように、半導体
チップ２０、複数の各リード１２、１５、及び導電ワイ
ヤ２１をモールディング樹脂３０により密封成形し、モ
ールディング樹脂３０の外側に突出した第１リード１２
を切断する。これにより、図２（Ｄ）に示すようなボト
ムリード型半導体パッケージが製造される。そして、第
２リード１５の上面を介して信号が入出力される。
【００２２】かかる構成によれば、センターチップパッ
ドが形成された半導体チップ２０でも、第１リード１２
の先端がチップパッドの近傍に位置するようになるの
で、かかる半導体チップ２０を容易にボトムリードに搭
載し、ワイヤーボンディングを行うことができる。次に
第２の実施の形態について説明する。
【００２３】第２の実施の形態では、リードフレーム
は、図４及び図５に示すように、一対のガイドレール１
０ａ，１０ｂ間に所定幅を有し所定間隔を置いて夫々縦
方向に接続成形された複数のダムバー１１と、ダムバー
１１の両側に所定幅を有し、所定間隔をもって横手方向
平行に相互対向して、延長形成された複数のリード１
２’と、各リード１２’の端部間に形成された所定幅の
空間部１３と、リード１２’***部位に所定段差Ｔ２
を有して頂面が平坦になった複数の突出部１５−１と、
を備え、この突出部１５−１がボトムリード形パッケー
ジのボトムリードとなる。
【００２４】図６（Ｄ）に示すように、かかるボトムリ
ード形パッケージは、複数のセンターチップパッドが形
成された半導体チップ２０上面の両側に、先端がチップ
パッドに近接するように付着し、複数のリード１２’及
びリード１２’上面の中央部位に上方向き突出形成され
た突出部１５−１を有するリードフレームと、半導体チ
ップ２０のチップパッドと各リード１２’とを夫々接続
する複数の導電ワイヤ２１と、各突出部１５−１の上面
が露出するように構造物の全てを覆って成形されたモー
ルディング樹脂３０と、を備えて構成されている。
【００２５】次に、かかるボトムリード形パッケージの
製造方法について説明する。先ず、図６（Ａ）に示すよ
うに、上面中央部位に突出部１５−１が形成された複数
のリード１２’を備えたリードフレームを構成し、図６
（Ｂ）に示すように、リード１２’下面に絶縁性接着剤
が付着した両面テープ１６を用いて半導体チップ２０を
接着する。
【００２６】このとき、周知のＬＯＣ形の構造と同様
に、半導体チップ２０上面の両側に付着した複数のリー
ド１２’端部間の空間部１３をセンターチップパッド
（図示されず）が露出するように半導体チップ２０を付
着し、該半導体チップ２０のセンターチップパッドと各
リード１２’とを導電ワイヤ２１により夫々接続する。
次いで、図６（Ｃ）に示すように、半導体チップ２０、
各リード１２’の突出部１５−１、及び各導電ワイヤ２
１の全てを覆い、各突出部１５−１表面が露出するよう
にモールディング樹脂３０を用いて成形し、該モールデ
ィング樹脂３０の外側に突出したリード１２’を切断す
る。
【００２７】これにより、図６（Ｄ）に示すように、ボ
トムリード型半導体パッケージが製造され、突出した突
出部１５−１上面が基板（図示されず）に接続され、半
導体チップ２０の電気信号が外部に伝達される。かかる
構成によれば、電導性両面テープ１４を用いて第２リー
ド１５を第１リード１２に接着する工程を省くことがで
き、製造工程を簡略化することができる。
【００２８】
【発明の効果】以上説明したように、請求項１の発明に
かかるリードフレームによれば、端部にチップパッドが
形成されていない半導体チップを搭載するボトムリード
型に形成することができる。請求項２の発明にかかるリ
ードフレームによれば、第２リードを第１リードに接着
することができる。
【００２９】請求項３の発明にかかるリードフレームに
よれば、同様に、かかる半導体チップを搭載するボトム
リード型に形成することができる。請求項４の発明にか
かる半導体パッケージによれば、半導体チップのチップ
パッドに対応して第１リードの先端が配置されるので、
従来のボトムリード半導体パッケージの長点を生かしな
がら、半導体チップを容易にボトムリードに搭載し、ワ
イヤーボンディングを行うことができ、従来ボトムリー
ド半導体パッケージでは不可能であった導電ワイヤボン
ディングの問題点を容易に解決し得るようになるという
効果がある。
【００３０】請求項５の発明にかかる半導体パッケージ
によれば、リードとの絶縁を保ちつつ、半導体チップを
支持することができる。請求項６の発明にかかる半導体
パッケージによれば、半導体チップを絶縁性の両面テー
プで確実に保持することができる。請求項７の発明にか
かる半導体パッケージによれば、リードに突出部を形成
することにより、半導体チップを容易にボトムリードに
搭載し、ワイヤーボンディングを行うことができる。
【００３１】請求項８の発明にかかる半導体パッケージ
によれば、リードとの絶縁を保ちつつ、半導体チップを
支持することができる。請求項９の発明にかかる半導体
パッケージによれば、半導体チップを絶縁性の両面テー
プで確実に保持することができる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの第１の実施の形
態を示す平面図。
【図２】図１のＡ−Ａ線断面図。
【図３】第１の実施の形態の半導体パッケージの製造方
法を示す縦断面図。
【図４】本発明に係るリードフレームの第２の実施の形
態を示す平面図。
【図５】図４のＢ−Ｂ線断面図。
【図６】第２の実施の形態の半導体パッケージの製造方
法を示す縦断面図。
【図７】従来の半導体パッケージを示す縦断面図。
【符号の説明】
１０ａ，１０ｂ ガイドレール １１ ダムバー １２ 第１リード １２’ リード １３ 空間部 １４ 電導性両面テープ １５ 第２リード １５−１ 突出部 １６ 絶縁性両面テープ ２０ 半導体チップ ２１ 導電ワイヤ ３０ モールディング樹脂

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】所定間隔を置いて平行に形成された一対の
    ガイドレール（１０ａ）、（１０ｂ）と、 該ガイドレール（１０ａ）、（１０ｂ）間に接続形成さ
    れた所定幅の複数のダムバー（１１）と、 半導体チップ（２０）を設置したときに先端が半導体チ
    ップ（２０）のチップパッドに対応するように、該ダム
    バー（１１）の両側に所定間隔で延長形成された複数の
    第１リード（１２）と、 各第１リード（１２）の一方の面の中間部に形成された
    電導性接着部材（１４）と、 該電導性接着部材（１４）上に形成された複数の第２リ
    ード（１５）と、を備えて構成されたことを特徴とする
    リードフレーム。
  2. 【請求項２】前記電導性接着部材（１４）は、電導性の
    接着剤が塗布された電導性の両面テープであることを特
    徴とする請求項１記載のリードフレーム。
  3. 【請求項３】所定間隔を置いて平行に形成された一対の
    ガイドレール（１０ａ）、（１０ｂ）と、 該ガイドレール（１０ａ）、（１０ｂ）間に、所定間隔
    を置いて接続形成された所定幅の複数のダムバー（１
    １）と、 一方の面の中間部に頂面が平坦になるように突出形成さ
    れた突出部（１５−１）を有し、半導体チップ（２０）
    が設置されたときに先端が半導体チップ（２０）のチッ
    プパッドと対応するようにダムバー（１１）の両側に所
    定間隔で延長形成された複数のリード（１２')と、を備
    えて構成されたことを特徴とするリードフレーム。
  4. 【請求項４】請求項１又は請求項２に記載のリードフレ
    ームを用いて半導体チップ（２０）を収納する半導体パ
    ッケージであって、 該半導体チップ（２０）を、複数のリード（１２）の第
    ２リード（１５）が形成されていない面に、第１リード
    （１２）の先端が半導体チップ（２０）のチップパッド
    と対応するように取り付ける一方、 前記半導体チップ（２０）のチップパッドと各第１リー
    ド（１２）とを接続する複数の導電ワイヤ（２１）と、 前記第２リード（１５）の上面を露出させ、半導体チッ
    プ（２０）、第１リード（１２）及び導電ワイヤ（２
    １）を覆うように成形されたモールディング樹脂（３
    ０）と、を備えて構成されたことを特徴とするボトムリ
    ード型半導体パッケージ。
  5. 【請求項５】前記半導体チップ（２０）を、絶縁性接着
    部材（１６）を介して各第１リード（１２）に接着する
    構成であることを特徴とする請求項４記載のボトムリー
    ド半導体パッケージ。
  6. 【請求項６】前記絶縁性接着部材（１６）は、絶縁性の
    両面テープであることを特徴とする請求項５記載のボト
    ムリード型半導体パッケージ。
  7. 【請求項７】請求項３に記載のリードフレームを用いて
    半導体チップ（２０）を収納する半導体パッケージであ
    って、 該半導体チップ（２０）を、複数のリード（１２')の突
    出部（１５−１）が形成されていない面に、リード（１
    ２')の先端が半導体チップ（２０）のチップパッドと対
    応するように取り付ける一方、 前記半導体チップ（２０）のチップパッドと各リード
    （１２')とを接続する複数の導電ワイヤ（２１）と、 前記突出部（１５−１）の上面を露出させ、半導体チッ
    プ（２０）、リード（１２')及び導電ワイヤ（２１）を
    覆うように成形されたモールディング樹脂（３０）と、
    を備えて構成されたことを特徴とするボトムリード型半
    導体パッケージ。
  8. 【請求項８】前記半導体チップ（２０）を、絶縁性接着
    部材（１６）を介して各リード（１２')に接着する構成
    であることを特徴とする請求項７記載のボトムリード型
    半導体パッケージ。
  9. 【請求項９】前記絶縁性接着部材（１６）は、絶縁性の
    両面テープであることを特徴とする請求項８記載のボト
    ムリード型半導体パッケージ。
JP9156388A 1996-06-14 1997-06-13 リードフレーム及びボトムリード型半導体パッケージ Pending JPH1056124A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21536/1996 1996-06-14
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지

Publications (1)

Publication Number Publication Date
JPH1056124A true JPH1056124A (ja) 1998-02-24

Family

ID=19461939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156388A Pending JPH1056124A (ja) 1996-06-14 1997-06-13 リードフレーム及びボトムリード型半導体パッケージ

Country Status (5)

Country Link
US (1) US5898212A (ja)
JP (1) JPH1056124A (ja)
KR (1) KR0179925B1 (ja)
CN (1) CN1169032A (ja)
DE (1) DE19651549B4 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
KR19980080551A (ko) * 1997-03-25 1998-11-25 사또아끼오 수지 패키지, 반도체장치 및 수지 패키지의 제조방법
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3862411B2 (ja) 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN100454503C (zh) * 2007-03-21 2009-01-21 宁波康强电子股份有限公司 三极管引线框架的制造方法
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JP3279841B2 (ja) * 1994-10-18 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Also Published As

Publication number Publication date
US5898212A (en) 1999-04-27
KR0179925B1 (ko) 1999-03-20
KR980006169A (ko) 1998-03-30
DE19651549B4 (de) 2004-03-18
CN1169032A (zh) 1997-12-31
DE19651549A1 (de) 1997-12-18

Similar Documents

Publication Publication Date Title
KR860000410B1 (ko) 반도체장치 및 그 조립방법
JP3780122B2 (ja) 半導体装置の製造方法
JP2599748Y2 (ja) リード露出型半導体パッケージ
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JP2560974B2 (ja) 半導体装置
JP2881733B2 (ja) ボトムリード型半導体パッケージ
JPH08316405A (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
JPH02201948A (ja) 半導体装置パッケージ
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2532041B2 (ja) 半導体装置用リ―ドフレ―ム
JPS622628A (ja) 半導体装置
JP3060210U (ja) リードフレーム及びボトムリード型半導体パッケージ
JPS63306648A (ja) 半導体装置用リ−ドフレ−ムとその製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPS62260343A (ja) 半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH06252329A (ja) 半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH05235246A (ja) 半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP3036597B1 (ja) 半導体装置用リードフレーム
JP2581278B2 (ja) 半導体装置