KR0156316B1 - 반도체장치의 패턴 형성방법 - Google Patents

반도체장치의 패턴 형성방법 Download PDF

Info

Publication number
KR0156316B1
KR0156316B1 KR1019950029882A KR19950029882A KR0156316B1 KR 0156316 B1 KR0156316 B1 KR 0156316B1 KR 1019950029882 A KR1019950029882 A KR 1019950029882A KR 19950029882 A KR19950029882 A KR 19950029882A KR 0156316 B1 KR0156316 B1 KR 0156316B1
Authority
KR
South Korea
Prior art keywords
wafer
pattern
photoresist film
photoresist
film
Prior art date
Application number
KR1019950029882A
Other languages
English (en)
Other versions
KR970018110A (ko
Inventor
윤천진
신경섭
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950029882A priority Critical patent/KR0156316B1/ko
Priority to JP8128682A priority patent/JPH0982634A/ja
Priority to US08/659,740 priority patent/US5885756A/en
Publication of KR970018110A publication Critical patent/KR970018110A/ko
Application granted granted Critical
Publication of KR0156316B1 publication Critical patent/KR0156316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 웨이퍼의 가장자리영역에서의 피팅(pitting) 발생을 방지하는 반도체장치의 패턴 형성방법이 개시되어 있다.
본 발명은 식각막이 상면에 형성되어 있는 웨이퍼의 전면에 감광막을 형성하는 공정과, 상기 웨이퍼의 유효영역내에만 상기 감광막이 남겨지며, 상기 웨이퍼의 가장자리영역에는 상기 감광막이 남지 않도록 상기 감광막을 선택적으로 노광하는 공정과, 상기 노광된 감광막을 현상하여 상기 웨이퍼의 유효영역내에만 소정의 감광막 패턴을 형성하는 공정을 구비하여 이루어진다.

Description

반도체장치의 패턴 형성방법
제1도는 종래기술에 의하여 감광막을 노광 및 현상한 후의 웨이퍼를 나타내는 평면도이다.
제2도는 제1도의 AA선을 자른 단면도이다.
제3도는 제2도의 웨이퍼에 대하여 식각공정을 수행한 후의 결과물을 나타내는 단면도이다.
제4도는 제2도에 대응하는 본 발명의 일 실시예에 따른 패턴이 형성된 반도체장치의 모습을 나타내는 단면도이다.
제5도는 제4도의 패턴에 따라 식각공정을 수행한 후의 반도체장치의 모습을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체기판 21 : 식각저지막
22 : 식각막 24 : 감광막 패턴
본 발명은 반도체장치의 패턴 형성방법에 관한 것으로서, 보다 상세하게는 반도체 웨이퍼의 패턴 형성방법을 개선하여 패턴이 형성되지 않는 웨이퍼의 가장자리영역과의 경계부위에서 발생되는 웨이퍼의 손상을 방지할 수 있는 반도체장치의 패턴 형성방법에 관한 것이다.
반도체 제조공정에서 리소그라피(lithography) 공정은 마스크상의 기하학적인 모양의 패턴을 반도체 웨이퍼의 표면을 덮고 있는 감광물질(레지스트)의 얇은 층에 옮기는 과정을 말한다. 이렇게 형성된 패턴은 반도체 집적회로 내의 여러영역, 즉 이온주입영역, 접촉창, 금속배선영역, 본딩패드영역 등의 영역을 한정해준다. 리소그라피 공정을 통하여 형성된 감광물질의 미세 패턴은 최정 디바이스의 영구적인 요소가 아니며, 이러한 감광물질의 미세 패턴은 선택적으로 수행되는 식각공정에 의하여 감광물질의 하부에 형성된 식각물질층에 전사되어 디바이스의 영구적인 요소로 된다.
제1도는 종래의 일반적인 광학 리소그라피에 의하여 반도체 웨이퍼상에 패턴 형성공정을 수행한 후의 웨이퍼의 전면을 나타내는 평면도이다. 제2도는 상기 제1도의 AA선을 자른 단면도이다.
제1도를 참조하면, 반도체 웨이퍼(1)의 크기가 레티클(2)의 크기에 비하여 충분히 크기 때문에 하나의 웨이퍼(1)상에 동일한 형상의 패턴을 여러개 형성할 수 있다. 즉, 한 개의 레티클(2)을 사용하여 웨이퍼(1)의 위치를 노광장치내에서 2 차원적으로 옮겨가면서 노광공정을 실시하면 하나의 웨이퍼내에 동일 패턴을 반복하여 형성할 수 있다. 제1도에서는 한 개의 레티클(2)내에 4 개의 칩의 패턴이 형성되어 있는 것을 나타내고 있다.
한편, 웨이퍼(1)의 형상이 통상 원형 또는 타원형을 이루고 있기 때문에 사각형의 레티클(2)에 의해 노광작업을 수행하여 패턴을 형성할 수 있는 웨이퍼의 유효영역(5)은 웨이퍼의 중앙부에 한정되며, 웨이퍼(1)의 가장자리영역(4)은 패턴이 형성되지 않으며 후속되는 칩(3) 절단공정시 절단되어 버려진다.
제2도를 참조하여 반도체 제조과정에서 일반적으로 사용되는 광학리소그라피에 의한 패턴 형성과정을 살펴보면 다음과 같다. 반도체기판(10)상에 식각저지막(11), 식각막(12) 및 감광막(13,14)을 전면에 도포한다.
이어서, 금속막에 일정한 패턴이 형성되어 있는 레티클(도시안됨)을 웨이퍼상의 소정의 위치에 얼라인시킨 뒤 자외선을 레티클의 뒤로부터 조사하여 노광공정을 수행한다. 계속하여 노광장치에서 웨이퍼의 위치를 2 차원적으로 이동하면서 웨이퍼의 유효영역내의 노광작업을 완료한다. 이어서, 노광된 부분을 현상하여 감광물질을 제거하면 패턴 형성공정을 완료하게 된다.
현상공정에 의하여 웨이퍼의 가장자리영역의 감광막(13)과 웨이퍼의 유효영역내에서 패턴을 형성하는 노광되지 않은 감광막(14)은 제거되지 않고 남아있게 된다.
제3도는 상기 제2도에 의한 패턴하에 식각공정을 수행한 결과를 나타낸 단면도이다. 잔존하는 감광막(13,14)이 식각마스크로 작용하여 감광막 하부의 식각막(12)에 패턴이 전사된다.
한편, 상기 종래 기술에 의하면 웨이퍼의 가장자리영역(4)의 감광막(13)이 제거되지 않은 채 후속되는 식각공정이 수행되기 때문에 제3도에서 보여지는 바와 같이 웨이퍼의 가장자리영역(4)과 유효영역(5)과의 경계부분에서는 식각률이 높아서 식각되어서는 아니될 식각저지막(11)이 손상을 받는 피팅(pitting) 현상이 발생한다는 문제점이 있다. 이는 웨이퍼의 가장자리영역(4)에는 감광막(13)이 넓게 덮혀 있어 식각되지 않고, 웨이퍼의 가장자리영역(4)과 유효영역(5)과의 경계부분에 에천트가 충분히 존재하여 국부적으로 식각률이 커지기 때문(소위 loading effect)에 발생한다.
따라서, 본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 착안된 것으로서, 피팅 발생을 방지하여 반도체장치의 신뢰성을 높이는 반도체장치의 패턴 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체장치의 패턴 형성방법은, 식각막이 상면에 형성되어 있는 반도체 웨이퍼의 전면에 감광막을 도포하는 공정과; 소정의 패턴이 형성될 상기 웨이퍼의 유효영역내에만 상기 감광막이 남겨지며, 패턴이 형성되지 않는 상기 웨이퍼의 가장자리영역에는 상기 감광막이 남지 않도록 상기 감광막을 선택적으로 노광하는 공정과; 상기 노광된 감광막을 현상하여 상기 웨이퍼의 유효영역내에만 소정의 감광막 패턴을 형성하는 공정을 구비하여 이루어진다.
본 발명의 바람직한 실시예로서, 상기 감광막을 노광하는 공정은, 먼저 패턴이 형성되지 않는 상기 웨이퍼의 가장자리영역의 상기 감광막에 대하여 무패턴의 블랭크(blank) 노광공정을 수행하고, 이어서 패턴이 형성되는 웨이퍼의 유효영역의 상기 감광막에 대하여 노광공정을 수행하는 것으로 이루어지며, 상기 양 노광공정의 순서를 바꾸어 실시하여도 좋다.
또한, 본 발명의 노광공정에서 패턴은 레티클을 이용할 수도 있으며, 마스크 자체를 이용할 수도 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제4도는 상기 제2도에 대응하는 것으로서 본 발명에 의해 패턴 형성된 반도체장치의 단면도를 나타낸다. 제4도를 참조하여 본 발명에 의한 패턴 형성방법을 살펴보면, 반도체기판(20) 상에 식각저지막(21), 식각막(22)을 차례로 적층한 후 웨이퍼의 전면에 감광막을 도포한다. 상기 실시예에서 감광막으로는 포지티브형 포토레지스트를 사용하고 있으나, 네가티브형 포토레지스트를 사용하는 경우에도 본 발명이 동일하게 적용될 수 있음은 물론이다.
이어서, 본 실시예에서는 두 단계에 걸쳐 노광공정을 수행하게 된다.
첫 번째로, 웨이퍼에서 패턴이 형성되지 않는 웨이퍼의 가장자리영역(제1도의 4 부분)에 대하여 패턴이 형성되어 있지 않은 무패턴의 블랭크(blank)레티클을 사용하여 노광작업을 수행한다. 본 실시예에서는 패턴이 형성되는 레티클과 동일한 크기의 것을 사용하였다. 즉, 1 개의 레티클에 대하여 4개의 칩이 패턴되는 것을 사용하고 있으나, 반드시 이에 한정되는 것은 아니다. 상기 노광작업은 상기 무패턴의 블랭크 레티클을 사용하여 축소 투영 렌즈를 통하여 스텝 앤드 리피트 방식에 의하여 수행하며, 웨이퍼를 2 차원적으로 이동시키면서 웨이퍼의 가장자리영역 전체의 감광막에 대하여 반복 실시한다.
두 번째로, 미리 소정의 원하는 패턴이 형성되어 있는 레티클을 사용하여 패턴이 형성되는 웨이퍼의 유효영역(제1도의 5 부분)에 대하여 역시 스텝 앤드 리피트 방식에 의하여 노광작업을 수행한다.
이어서, 현상액속에 웨이퍼를 담가 현상하면 노광된 감광막은 제거되며, 노광되지 않은 감광막 패턴(24)이 잔존하게 된다. 즉, 웨이퍼의 가장자리영역의 감광막은 모두 제거되며, 웨이퍼의 유효영역내에만 감광막 패턴(24)이 남게되어 패턴 형성이 완료된다.
제5도는 상기 제4도에 나타난 패턴하에 식각공정을 수행한 후의 결과물을 나타내는 단면도이다. 즉, 본 발명에 의하면, 웨이퍼의 가장자리영역의 감광막이 모두 제거된 가운데 식각공정이 수행되기 때문에 웨이퍼의 가장자리에 적층되어 있던 식각막(22)도 식각된다. 따라서, 종래 웨이퍼의 가장자리영역과 유효영역 사이의 경계부분에 상대적으로 과잉 잔존하는 에천트에 기인하여 발생하던 식각저지막(21)에서의 피팅의 발생이 방지되었다.
나아가, 본 발명에 의하면 피팅의 발생이 방지되어 반도체장치의 신뢰성이 향상되었고, 뿐만아니라 생산성도 매우 향상되었다.
한편, 상기 실시예에서는 감광막의 노광순서를 웨이퍼의 가장자리에 대하여 먼저 수행하고, 이어서 웨이퍼의 유효영역에 대한 노광작업을 수행하였으나, 노광작업의 순서를 바꾸어 실시하여도 관계없다.
또한, 상기 실시예에서는 레티클을 이용하여 노광작업을 수행하였지만 레티클 대신에 마스크를 직접 사용하여도 본 발명이 동일하게 적용된다.
그 이외에도 본 발명은 상기 실시예에 국한되지 않고 본 발명의 요지를 이탈하지 않는 범위내에서 다양하게 변형하여 실시할 수 있음은 물론이다.

Claims (5)

  1. 식각막이 상면에 형성되어 있는 웨이퍼의 전면에 감광막을 형성하는 공정과: 소정의 패턴이 형성될 상기 웨이퍼의 유효영역내에만 상기 감광막이 남겨지며, 패턴이 형성되지 않는 상기 웨이퍼의 가장자리영역에는 상기 감광막이 남지 않도록 상기 감광막을 선택적으로 노광하는 공정과: 상기 노광된 감광막을 현상하여 상기 웨이퍼의 유효영역내에만 소정의 감광막 패턴을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 패턴 형성방법.
  2. 제1항에 있어서, 상기 감광막을 노광하는 공정은, 먼저 패턴이 형성되지 않는 상기 웨이퍼의 가장자리영역의 상기 감광막에 대하여 무패턴의 블랭크(blank) 노광공정을 수행하고, 이어서 패턴이 형성되는 웨이퍼의 유효영역의 상기 감광막에 대하여 노광공정을 수행하는 것을 특징으로 하는 상기 반도체장치의 패턴 형성방법.
  3. 제1항에 있어서, 상기 감광막을 노광하는 공정은 먼저 패턴이 형성되는 웨이퍼의 유효영역의 상기 감광막에 대하여 노광공정을 수행하고, 이어서 패턴이 형성되지 않는 상기 웨이퍼의 가장자리영역의 상기 감광막에 대하여 무패턴의 블랭크 노광공정을 수행하는 것을 특징으로 하는 상기 반도체장치의 패턴 형성방법.
  4. 제2항 또는 제3항에 있어서, 상기 웨이퍼의 유효영역에 대한 노광공정은 패턴이 형성된 레티클을 이용하며, 상기 웨이퍼의 가장자리영역에 대한 노광공정은 무패턴의 레티클을 이용하여 수행하는 것을 특징으로 하는 상기 반도체장치의 패턴 형성방법.
  5. 제2항 또는 제3항에 있어서, 상기 웨이퍼의 유효영역에 대한 노광공정은 패턴이 형성된 마스크를 이용하며, 상기 웨이퍼의 가장자리영역에 대한 노광공정은 무패턴의 마스크를 이용하여 수행하는 것을 특징으로 하는 상기 반도체장치의 패턴 형성방법.
KR1019950029882A 1995-09-13 1995-09-13 반도체장치의 패턴 형성방법 KR0156316B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950029882A KR0156316B1 (ko) 1995-09-13 1995-09-13 반도체장치의 패턴 형성방법
JP8128682A JPH0982634A (ja) 1995-09-13 1996-05-23 半導体デバイスのパターン形成方法
US08/659,740 US5885756A (en) 1995-09-13 1996-06-06 Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029882A KR0156316B1 (ko) 1995-09-13 1995-09-13 반도체장치의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970018110A KR970018110A (ko) 1997-04-30
KR0156316B1 true KR0156316B1 (ko) 1998-12-01

Family

ID=19426706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029882A KR0156316B1 (ko) 1995-09-13 1995-09-13 반도체장치의 패턴 형성방법

Country Status (3)

Country Link
US (1) US5885756A (ko)
JP (1) JPH0982634A (ko)
KR (1) KR0156316B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022000A (ko) * 2002-09-06 2004-03-11 삼성전자주식회사 감광층 패턴 형성 방법
KR100510467B1 (ko) * 1998-05-12 2005-10-24 삼성전자주식회사 웨이퍼상에 물반점 형성이 방지되는 커패시터하부전극 형성방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313628B2 (ja) * 1997-10-20 2002-08-12 富士通株式会社 半導体装置の製造方法
JP3353740B2 (ja) * 1999-04-21 2002-12-03 日本電気株式会社 半導体装置の製造方法
US20060286804A1 (en) * 2005-06-15 2006-12-21 Chuan-Yi Wu Method for forming patterned material layer
JP4804088B2 (ja) * 2005-09-27 2011-10-26 株式会社リコー 半導体装置の製造方法
TWI380349B (en) * 2008-07-09 2012-12-21 Nanya Technology Corp Exposure method
CN108878353A (zh) * 2018-06-27 2018-11-23 武汉新芯集成电路制造有限公司 一种晶圆上接触孔的制备方法
CN111799179B (zh) * 2020-07-31 2022-03-18 武汉新芯集成电路制造有限公司 半导体器件的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615466A (en) * 1968-11-19 1971-10-26 Ibm Process of producing an array of integrated circuits on semiconductor substrate
US4211834A (en) * 1977-12-30 1980-07-08 International Business Machines Corporation Method of using a o-quinone diazide sensitized phenol-formaldehyde resist as a deep ultraviolet light exposure mask
US4591547A (en) * 1982-10-20 1986-05-27 General Instrument Corporation Dual layer positive photoresist process and devices
US4498227A (en) * 1983-07-05 1985-02-12 Fairchild Camera & Instrument Corporation Wafer fabrication by implanting through protective layer
US4610948A (en) * 1984-01-25 1986-09-09 The United States Of America As Represented By The Secretary Of The Army Electron beam peripheral patterning of integrated circuits
GB8610655D0 (en) * 1986-05-01 1986-06-04 Smiths Industries Plc Integrated circuit substrates
US5512397A (en) * 1988-05-16 1996-04-30 Leedy; Glenn J. Stepper scanner discretionary lithography and common mask discretionary lithography for integrated circuits
JPH02115853A (ja) * 1988-10-26 1990-04-27 Fujitsu Ltd 半導体装置の製造方法
US5356758A (en) * 1988-12-28 1994-10-18 Texas Instruments Incorporated Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
JPH0669227A (ja) * 1992-05-29 1994-03-11 Texas Instr Inc <Ti> 化合物半導体のヘテロ接合バイポーラトランジスタ及びその製造方法
US5395740A (en) * 1993-01-27 1995-03-07 Motorola, Inc. Method for fabricating electrode patterns
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
JPH0784115A (ja) * 1993-09-13 1995-03-31 Sumitomo Chem Co Ltd 機能性塗膜を形成する方法
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
US5728507A (en) * 1996-02-20 1998-03-17 Motorola, Inc. Method for planarizing a semiconductor layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510467B1 (ko) * 1998-05-12 2005-10-24 삼성전자주식회사 웨이퍼상에 물반점 형성이 방지되는 커패시터하부전극 형성방법
KR20040022000A (ko) * 2002-09-06 2004-03-11 삼성전자주식회사 감광층 패턴 형성 방법

Also Published As

Publication number Publication date
KR970018110A (ko) 1997-04-30
JPH0982634A (ja) 1997-03-28
US5885756A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
US6153361A (en) Method of removing photoresist at the edge of wafers
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
CN116825618A (zh) 台阶微结构的制备方法
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
CN111273524A (zh) 一种实现精准套刻的工艺方法
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100639027B1 (ko) 포토마스크 공정 방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
CN114200796B (zh) 对准标记及其形成方法
JP4267298B2 (ja) 半導体素子の製造方法
KR100617066B1 (ko) 반도체 소자의 제조방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
KR100358161B1 (ko) 반도체소자제조방법
KR20030000475A (ko) 패턴 형성 방법
KR100209231B1 (ko) 미세 패턴 형성 방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR19990012266A (ko) 포토 마스크의 리페어 방법
KR0141156B1 (ko) 마스크의 리페어방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20020091990A (ko) 리소그래피 공정에서의 근접효과 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee