JPH0782996B2 - 結晶の形成方法 - Google Patents

結晶の形成方法

Info

Publication number
JPH0782996B2
JPH0782996B2 JP62063295A JP6329587A JPH0782996B2 JP H0782996 B2 JPH0782996 B2 JP H0782996B2 JP 62063295 A JP62063295 A JP 62063295A JP 6329587 A JP6329587 A JP 6329587A JP H0782996 B2 JPH0782996 B2 JP H0782996B2
Authority
JP
Japan
Prior art keywords
nucleation
ndl
forming
nucleation surface
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62063295A
Other languages
English (en)
Other versions
JPS63107016A (ja
Inventor
隆夫 米原
泰弘 成瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62063295A priority Critical patent/JPH0782996B2/ja
Priority to EP87302587A priority patent/EP0244081B1/en
Priority to ES87302587T priority patent/ES2047489T3/es
Priority to AT87302587T priority patent/ATE100154T1/de
Priority to DE87302587T priority patent/DE3788745T2/de
Priority to CA000532957A priority patent/CA1336949C/en
Priority to EP19910118874 priority patent/EP0476713A3/en
Priority to AU70708/87A priority patent/AU7070887A/en
Publication of JPS63107016A publication Critical patent/JPS63107016A/ja
Priority to AU70285/91A priority patent/AU645538B2/en
Priority to US08/471,160 priority patent/US5853478A/en
Priority to US08/479,854 priority patent/US5733369A/en
Publication of JPH0782996B2 publication Critical patent/JPH0782996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は結晶の形成方法に係り、特に堆積面材料の種類
による堆積材料の核形成密度の差を利用して作成した単
結晶乃至粒径が制御された多結晶の形成方法に関する。
本発明は、たとえば半導体集積回路、光集積回路、磁気
回路等の電子素子、光素子、磁気素子、圧電素子あるい
は表面音響素子等に使用される単結晶や多結晶等の結晶
の形成に適用される。
〔従来技術及びその問題点〕
従来、半導体電子素子や光素子等に用いられる単結晶薄
幕は、単結晶基板上にエピタキシヤル成長させる事で形
成されていた。例えば、Si単結晶基板（シリコンウエ
ハ）上には、Si,Ge,GeAs等を液相、気相又は固相からエ
ピタキシヤル成長することが知られており、またGaAs単
結晶基板上にはGaAs,AgAlAs等の単結晶がエピタキシヤ
ル成長することが知られている。このようにして形成さ
れた半導体薄膜を用いて、半導体素子および集積回路、
半導体レーザやLED等の発光素子等が作製される。
又、最近、二次元電子ガスを用いた超高速トランジスタ
や、量子井戸を利用した超格子素子等の研究開発が盛ん
であるが、これらを可能にしたのは、例えば超高真空を
用いたMBE（分子線エピタキシー）やMOCVD（有機金属化
学気相法）等の高精度エピタキシヤル技術である。
このような単結晶基板上のエピタキシヤル成長では、基
板の単結晶材料とエピタキシヤル成長層との間に、格子
定数と熱膨張係数とを整合をとる必要がある。たとえ
ば、絶縁物単結晶基板であるサフアイア上にSi単結晶薄
膜をエピタキシヤル成長させることは可能であるが、格
子定数のずれによる界面での結晶格子欠陥およびサフア
イアの成分であるアルミニウムのエピタキシヤル層への
拡散等が電子素子や回路への応用上の問題となってい
る。
この様に、エピタキシヤル成長による従来の単結晶薄膜
の形成方法は、その基板材料に大きく依存する事が分
る。Mathews等は、基板材料とエピタキシヤル成長層と
の組合せを調べている（EPITAXIAL GROWTH.Academic Pr
ess,New York,1975ed.by J.W.Mathews）。
また、基板の大きさは、現在Siウエハで６インチ程度で
あり、GaAs、サフアイア基板の大型化は更に遅れてい
る。加えて、単結晶基板は製造コストが高いために、チ
ツプ当りのコストが高くなる。
このように、従来の方法によって、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。
一方、半導体素子を基板の法線方法に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われており、また安価なガラス上に素
子をアレー状に配列する太陽電池や液晶画素のスイッチ
ングトランジスタ等の大面積半導体装置の研究開発も年
々盛んになりつつある。
これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである。その中でも特に、非
晶質絶縁物上に高品質の単結晶半導体を形成する技術が
望まれている。
一般的に、SiO2等の非晶質絶縁物基板上に薄膜を堆積さ
せると、基板材料の長距離秩序の欠如によって、堆積膜
の結晶構造は非晶質又は多結晶となる。ここで非晶質膜
とは、最近接原子程度の近距離秩序は保存されている
が、それ以上の長距離秩序はない状態のものであり、多
結晶膜とは、特定の結晶方位を持たない単結晶粒が粒界
でで隔離されて集合したものである。
たとえば、SiO2上にSiをCVD法によって形成する場合、
堆積温度が約600℃以下であれば非晶質シリコンとな
り、それ以上の温度であれば粒径が数百〜数千Åの間で
分析した多結晶シリコンとなる。ただし、多結晶シリコ
ンの粒径及びその分布は形成方法によって大きく変化す
る。
更に、非晶質または多結晶膜をレーザや棒状ヒータ等の
エネルギビームによって溶融固化させる事によって、ミ
クロンあるいはミリメートル程度の大粒径の多結晶薄膜
が得られている（Single−Crystal silicon on non−si
ngle−crystal insulators,Journal of crystal Growth
vol,63,No,3,October,1983 edited by G.W.Cullen）。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜0.1cm2/V・sec、数百Åの粒径を
有する多結晶シリコンでは１〜10cm2/V・sec、溶融固化
による大粒＝径の多結晶シリコンでは単結晶シリコンの
場合と同程度の易動度が得られている。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質又は粒径分布
をもった多結晶構造となり、そこに作製された素子は、
単結晶層に作製された素子に比べて、その性能が大きく
劣るものとなる。そのために、用途としては簡単なスイ
ツチング素子、太陽電池、光電変換素子等に限られる。
また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウエハごとに非晶質又は単結晶薄膜をエネルギ
ビームで走査するために、大粒径化に多大な時間を要
し、量産性に乏しく、また大面積化に向かないという問
題点を有していた。
更に、近年、ダイヤモンド薄膜成長の研究が盛んになり
つつある。ダイヤモンド薄膜は、特に半導体としてバン
ドギヤツプが5.5eVと広く、従来の半導体材料であるSi,
Ge,GaAs等に比べて高温（〜500℃）で動作させる事がで
きる。又、キヤリア易動度は電子、正孔共にSiのそれを
上回っており（電子は1800cm2/V・sec、正孔は1600cm2/
V・sec）、熱伝導度も非常に高い。このために、発熱量
の大きい大消費電力型の半導体素子への応用が有望視さ
れている。
しかしながら、従来では、気相成長によって、ダイヤモ
ンド基板上にダイヤモンド薄膜をエピタキシヤル成長さ
せた報告はあるが（N.Fujimoto,T.Imai and A.Doi Pro.
of Int.Couf.IPAT）、ダイヤモンド基板以外の基板上に
ヘテロエピタキシヤル成長させた成功例の報告はない。
一般的には、マイクロ波による励起を利用し、CH4の炭
化水素系のガスを用い、熱フライメントや電子線照射に
よりダイヤモンド核を生成するのであるが、一般に核形
成密度が低く、連続な薄膜にはなりにくい。たとえば連
続薄膜となったとしても粒径分布が大きい多結晶構造で
あり、半導体素子への応用には困難がある。
また、ダイヤモンド基板を用いる限り、当然高価格とな
り、大面積化にも問題があり、実用化には適さない。
以上述べたように、従来の結晶成長方法およびそれによ
って形成される結晶では、三次元集積化や大面積化が容
易ではなく、デバイスへの実用的な応用が困難であり、
優れた特性を有するデバイスを作製するために必要とさ
れる単結晶および多結晶等の結晶を容易に、かつ低コス
トで形成することができなかった。
［目 的］ 本発明の主たる目的は、上記従来の問題点を解決した結
晶の形成方法及びその方法で得られる結晶部分（artil
e）を提供することである。本発明の別の目的は下地材
料に制約されることなく、たとえば基板の材料、構成、
大きさ等に制約されることなく、粒界を含まない単結晶
および粒界制御された多結晶等の良質の結晶の形成方法
及びそれより得られる結晶を有する結晶物品を提供する
ことにある。本発明の更に別の目的は特別な装置を用い
ず、簡単な工程で効率良く上記結晶を形成する方法を提
供することにある。
本発明の更にもう１つの目的は、核形成密度の小さい非
核形成面（SNDS）と、前記非核形成面（SNDS）の核形成
密度（NDS）より大きい核形成密度（NDL）を有する核形
成面（SNDL）と、を有する基板上に、前記核形成面（S
NDL）に対応して唯一形成される単結晶を具備する結晶
の形成方法において、a.非晶質材料からなる堆積膜で構
成され、結晶成長して前記単結晶となる核が唯一形成さ
れるに充分小さい10μｍ以下の領域である核形成面（S
NDL）と、該核形成面（SNDL）を構成する材料とは異な
った材料で構成された非核形成面（SNDS）と、を隣接し
て配した自由表面を有する基板を成膜空間内に配する工
程、b.気相成長法により、前記核形成面（SNDL）上に該
核形成面（SNDL）に対応して唯一の核を形成する工程、
及びc.前記核より気相成長法により前記単結晶を成長さ
せる工程、を有することを特徴とする結晶の形成方法を
提供することでもある。
本発明の更にもう１つの別の目的は、核形成密度の小さ
い非核形成面（SNDS）と、前記非核形成面（SNDS）の核
形成密度（NDS）より大きい核形成密度（NDL）を有する
核形成面（SNDL）と、を有する基板上に、前記核形成面
（SNDL）に対応して唯一形成される前記核形成面
（SNDL）を構成する材料とは異なる材料で構成された単
結晶を具備する結晶の形成方法において、a.金属材料で
構成され、結晶成長して前記単結晶となる核が唯一形成
されるに充分小さい10μｍ以下の領域である核形成面
（SNDL）と、非核形成面（SNDS）と、を隣接して配した
自由表面を有する基板を成膜空間内に配する工程、b.気
相成長法により、前記核形成面（SNDL）上に該核形成面
（SNDL）に対応して唯一の核を形成する工程、及びc.前
記核より気相成長法により前記単結晶を成長させる工
程、を有することを特徴とする結晶の形成方法を提供す
ることである。
本発明の更にもう１つの別の目的は、核形成密度の小さ
い非核形成面（SNDS）と、前記非核形成面（SNDS）の核
形成密度（NDS）より大きい核形成密度（NDL）を有する
核形成面（SNDL）と、を有する基板上に、前記核形成面
（SNDL）に対応して唯一形成される単結晶を具備する結
晶の形成方法において、a.イオン注入により形成された
変質領域からなり結晶成長して前記単結晶となる核が唯
一形成されるに充分小さい10μｍ以下の領域である核形
成面（SNDL）と、該核形成面（SNDL）を構成する材料と
は異なった材料で構成された非核形成面（SNDS）と、を
隣接して配した自由表面を有する基板を成膜空間内に配
する工程、b.気相成長法により、前記核形成面（SNDL）
上に該核形成面（SNDL）に対応して唯一の核を形成する
工程、及びc.前記核より気相成長法により前記単結晶を
成長させる工程、を有することを特徴とする結晶の形成
方法を提供することである。
〔実施態様例の説明〕
本発明をより良く理解するためにまず、金属や半導体の
一般的な薄膜形成過程を説明する。
堆積面が飛来する原子と異なる種類の材料、特に非晶質
材料である場合、飛来する原子は基板表面を自由に拡散
し、又は再蒸発（脱離）する。そして原子同志の衝突の
末、核が形成され、その自由エネルギＧが最大となるよ
うな核（臨界核）の大きさrc（＝−２σ0/gv）以上にな
ると、Ｇは減少し、核は安定に三次元的に成長を続け、
島状となる。rcを越えた大きさの核を「安定核」と呼び
以降の本発明の基体的な説明に於いて、何等断わること
なしに「核」と記した場合は、この「安定核」を示すも
のとする。
また、「安定核」の中ｒの小さいものを「初期核」と呼
ぶ。核を形成することによって生ずる自由エネルギＧ
は、 Ｇ＝４πｆ（θ）（σ0r2＋1/3・gv・r3） ｆ（θ）＝1/4（２−3cosθ＋cos2θ） ただし、r:核の曲率半径 θ：核の接触核 gv:単位堆積当りの自由エネルギ σ0:核と真空間の表面エネルギ と表わされる。Ｇの変化の様子を第１図に示す。同図に
おいて、Ｇが最大値であるときの安定核の曲率半径がrc
である。
このように核が成長して島状になり、更に成長して島同
志の接触が進行し、場合によっては合体が起こり、網目
状構造を経て最後に連続膜となって基板表面を完全に覆
う。このような過程を経て基板上に薄膜が堆積する。
上述したような堆積過程において、基板表面の単位面積
当りに形成される核の密度、核の大きさ、核形成速度
は、堆積の系の状態で決定され、特に飛来原子と基板表
面物質との相互作用が重要な因子となる。また、堆積物
質と基板との界面の界面エネルギの結晶面に対する異方
性によってある特定の結晶方位が基板に平行に成長する
が、基板が非晶質である場合には、基板平面内での結晶
方位は一定ではない。このために、核あるいは島同志の
衝突により粒界が形成され、特にある程度の大きさ以上
の島同志の衝突であれば合体が起きるとそのまま粒界が
形成される。形成された粒界は固相では移動しにくいた
めに、その時点で粒径が決定される。
次に、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第２図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。まず同図（Ａ）に示すように、基板１上に、基板１
と上記因子の異なる材料から成る薄膜２を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、薄膜３は薄膜２上にのみ成
長し、基板１上には成長しないという現象を生じさせる
ことができる。この現象を利用することで、自己整合的
に成形された薄膜３を成長させることができ、従来のよ
うなレジストを用いたリソグラフイ工程の省略が可能と
なる。
この様な選択形成法による堆積を行う事ができる材料と
しては例えば基板１としてSiO2、薄膜２としてSi,GaAs,
窒化シリコン，そして堆積させる薄膜３としてSi,W,GaA
s,InP等がある。
第３図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度（ND）の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなくSiO2上
での核形成密度（ND）は103cm-2以下で飽和し、20分後
でもその値はほとんど変化しない。
それに対して窒化シリコン（Si3N4上では、−４×105cm
-2で一旦飽和し、それから10分ほど変化しないが、それ
以降は急激に増大する。なお、この測定例では、SiCl4
ガスをH2ガスで稀釈し、圧力175Torr、温度1000℃の条
件下でCVD法により堆積した場合を示している。他にSiH
4,SiH4Cl2,SiHCl3,SiF4等を反応ガスとして用いて、圧
力、温度等を調整することで同様の作用を得ることがで
きる。また、真空蒸着でも可能である。
こ場合、SiO2上の核形成はほとんど問題とならないが、
反応ガス中にHClガスを添加することで、SiO2上での核
形成を更に抑制し、SiO2上でのSiの堆積を皆無にするこ
とができる。
この様な現象は、SiO2および窒化シリコンの材料表面の
Siに対する吸着係数、離脱係数、表面拡散係数等の差に
よるところが大きいが、Si原子自身によってSiO2が反応
し、蒸気圧が高い一酸化シリコンが生成される事でSiO2
自身がエツチングされ、他方窒化シリコン上ではこの様
なエツチング現象は生じないということも選択堆積を生
じさせる原因となっていると考えられる（T.Yonehara,
S.Yoshioka,S.Miyazawa Journal of Applied Physics 5
3,6839,1982）。
このように堆積面の材料としてSiO2および窒化シリコン
を選択し、堆積材料としてシリコンを選択すれば、同グ
ラフに示すように充分に大きな核形成密度差（△ND）を
得ることができる。なお、ここでは堆積面の材料として
SiO2が望ましいが。これに限らずSiOx（０＜ｘ＜２）で
あっても充分実用的な核形成密度差を得ることができ
る。
勿論、これらの材料に限定されるものではなく、核形成
密度の差（△ND）が同グラフで示すように核の密度で10
3倍以上であれば十分であり、後に例示するような材料
によっても堆積膜の十分な選択形成を行うことができ
る。
この核形成密度差（△ND）を得る他の方法としては、Si
O2面に局所的にSiやＮ等をイオン注入して過剰にSiやＮ
等を有する領域を形成してもよい。
本発明は、このような核形成密度差（△ND）に基く、選
択的堆積法を利用するものであって、堆積面の材料より
核形成密度の十分大きい異種材料から成る堆積面を単一
の核だけが成長するように十分微細に形成することによ
って、その微細な異種材料の存在する箇所だけに単結晶
を選択的に成長させるものである。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料（たとえばSiO2）はバルク材
料である必要はなく、任意の材料や基板等の表面のみに
形成されて上記堆積面を成していればよい。
以下、本発明を図面に基づいて詳細に説明する。
第４図（Ａ）〜（Ｄ）は、本発明による結晶の形成方法
の第１実施態様例を示す形成工程図であり、第５図
（Ａ）および（Ｂ）は、第４図（Ａ）および（Ｄ）にお
ける基板の斜視図である。
まず、第４図（Ａ）および第５図（Ａ）に示すように、
基板４上に、選択核形成を可能にする核形成密度の小さ
い薄膜５〔核形成面（SNDS）〕を形成し、その上に核形
成密度の小さい薄膜５を形成する材料とは異種の材料を
薄く堆積させ、リソグラフィ等によってパターニングす
ることで異種材料から有る核形成（SNDL）（又は「See
d」と呼ぶ）６を十分微細に形成する。ただし、基板４
の大きさ、結晶構造および組成は任意のものでよく、通
常の半導体技術で作成した機能素子が形成された基板で
あってもよい。また異種材料から成る核形成面（SNDL）
６とは、上述したように、SiやＮ等を薄膜５にイオン注
入して形成される過剰にSiやＮ等を有する変質領域も含
めるものとする。
次に、適当な堆積条件を選択することによって核形成面
（SNDL）６だけに薄膜材料の単一の核が形成される。す
なわち、核形成面（SNDL）６は、単一の核のみが形成さ
れる程度に十分微細に形成する必要がある。核形成面
（SNDL）６の大きさは、材料の種類によって異なるが、
数ミクロン以下であればよい。更に核は単結晶構造を保
ちながら成長し、第４図（Ｂ）に示すように島状の単結
晶粒７となる。島状の単結晶粒７が形成されるために
は、すでに述べたように、薄膜５上で全く核形成が起こ
らないように条件を決めることが望ましいものである。
島状の単結晶粒７は単結晶構造を保ちながら核形成面
（SNDL）６を中心にして更に成長し（lateralovergrowt
h）、同図（Ｃ）に示すように薄膜５全体を覆うことが
出来る（単結晶7A）。
続いて、必要に応じてエツチング又は研磨によって単結
晶7Aを平坦化し、第４図（Ｄ）および第５図（Ｂ）に示
すように、所望の素子を形成することができる単結晶層
８が薄膜５上に形成される。
このように非核形成面（SNDS）を形成する薄膜５が基板
４上に形成されているために、支持体となる基板４は任
意の材料を使用することができる。更にこの様な場合に
は基板４に通常の半導体技術によって機能素子等が形成
されたものであっても、その上に容易に単結晶層８を形
成することができる。
なお、上記実施態様例では、非核形成面（SNDS）を薄膜
５で形成したが、勿論第６図に示すように、選択核形成
を可能にする核形成密度（ND）の小さい材料から成る基
板をそのまま用いて、核形成面（SNDL）を所望に応じた
任意位置に設けて、単結晶層を同様に形成してもよい。
第６図（Ａ）〜（Ｄ）は、本発明の第二実施態様例をす
示す結晶の形成工程図である。同図に示すように、選択
核形成を可能にする核形成密度（ND）の小さい材料から
成る基板９上に、核形成密度（ND）の小さい材料から成
る核形成面（SNDL）６を十分微小に形成することで、第
一実施態様例と同様にして単結晶層８を形成することが
できる。
第７図（Ａ）〜（Ｄ）は、本発明による結晶の形成方法
の第三実施態様例を示す形成工程図であり、第８図
（Ａ）及び（Ｂ）は、第７図（Ａ）および（Ｄ）におけ
る基板の斜視図である。
第７図（Ａ）および第８図（Ａ）に示すように、非晶質
絶縁物基板11上に、距離ｌを隔てて上記選択核形成を可
能とする基板11とは異種の材料で核形成面（SNDL）12−
1,12−２を十分に小さく配置する。この距離ｌは、たと
えば半導体素子又は素子群を形成するために必要とされ
る単結晶領域の大きさと同じか又はそれ以上に設定され
る。
次に、適当な結晶形成条件を選択することによって、核
形成面（SNDL）12−1,12−２だけに結晶形成材料の核の
唯一が形成される。即ち、核形成面12−1,12−２は単一
の核のみが形成される程度に十分微細は大きさ（面積）
に形成する必要がある。核形成面（SNDL）12−1,12−２
の大きさは、材料の種類によって異なるが、数ミクロン
以下であればよい。更に、核は単結晶構造を保ちながら
成長し、第７図（Ｂ）に示すように島状の単結晶粒13−
1,13−２となる。島状の単結晶粒13−1,13−２が形成さ
れるためには、すでに述べたように、基板11上の核形成
面（SNDL）以外の表面で全く核の形成が起こらないよう
に条件を決めることが望ましいものである。
島状の単結晶粒13−1,13−２の基板11の法線方法の結晶
方位は、基板11の材料および下記を形成する材料の界面
エネルギを最小にするように一定に決まる。なぜなら
ば、表面あるいは界面エネルギは結晶面によって異法性
を有するからである。しかしながら、すでに述べたよう
に、非晶質基板における基板面内の結晶方位は決定され
ない。
島状の単結晶粒13−1,13−２はさらに成長して、単結晶
13A−1,13A−２となり、第７図（Ｃ）に示す様に隣りの
単結晶13A−1,13A−２が互いに接触するが、基板面内の
結晶方位は一定ではないために、核形成面（SNDL）12−
１と12−２の中間位置に結晶粒界14が形成される。
続いて、単結晶13A−1,13A−２は三次元的に成長する
が、成長速度の遅い結晶面がフアセツトとして現われ
る。その為に、エツチング又は研磨によって単結晶13A
−1,13A−２の表面の平坦化を行い、更に粒界14の部分
を除去して、第７図（Ｄ）及び第８図（Ｂ）に示すよう
に粒界を含まない単結晶の薄膜15−1,15−2,15を格子状
に形成する。この単結晶薄膜15−1,15−2,15の大きさ
は、上述したように核形成面（SNDL）12の間隔ｌによっ
て決定される。すなわち、核形成面（SNDL）12の形成パ
ターンを適当に定めることによって、粒界の位置を制御
することができ、所望の大きさの単結晶を所望の配列で
形成することができる。
第９図（Ａ）〜（Ｄ）は、本発明の第四実施態様例を示
す結晶の形成工程図である。同図に示すように、第一実
施例と同様に所望の基板４上に、選択核形成を可能にす
る核形成密度（ND）の小さい材料から成る薄膜状の非核
形成面（SNDS）５を形成し、その上に問題ｌで核形成密
度（ND）の大きい異種材料から成る核形成面（SNDL）12
を形成し、上記第三実施態様例と同様にして単結晶層15
を形成することができる。
第10図（Ａ）〜（Ｃ）は、本発明による結晶の形成方法
の第五実施態様例を示す形成工程図であり、第11図
（Ａ）および（Ｂ）は、第10図（Ａ）および（Ｃ）にお
ける基板の斜視図である。
まず、第10図（Ａ）および第11図（Ａ）に示すように、
非晶質絶縁物基板11に所望の大きさおよび形状の凹部16
を形成し、その中に単一核のみが形成され得るに十分微
小サイズの核形成面（SNDL）12を形成する。
続いて、第10図（Ｂ）に示すように、第一実施態様例と
同様にして島状の単結晶粒13を成長させる。
そして、第10図（Ｃ）および第11図（Ｂ）に示すよう
に、単結晶粒13が凹部16を埋めるまで成長させ、単結晶
層17を形成する。
本実施例では、凹部16内に単結晶粒13が成長するため
に、平坦化および粒界部分の除去工程が不要となる。
第12図（Ａ）〜（Ｃ）は、本発明の第六実施態様例を示
す結晶の形成工程図である。同図に示すように、第一実
施態様例と同様の任意の基板４上に、選択核形成を可能
にする核形成密度（ND）の小さい材料から成る薄膜状の
非核形成面（SNDS）18を形成し、そこに所望の大きさお
よび形状の凹部16を形成する。そして、その中に非核形
成面（SNDS）を形成する材料とは、異種材料であって、
核形成密度（ND）の大きい材料から成る核形成面
（SNDL）12を微小に形成し、第五実施態様例と同様にし
て単結晶層17を形成する。
第13図（Ａ）〜（Ｃ）は、本発明の第七実施例態様例を
示す結晶の形成工程図である。所望の基板19に凹部を形
成した後、選択核形成を可能にする充分核形成密度（N
D）の小さい材料から成る薄膜状の非核形成面（SNDS）2
0を形成し、以下前記の例と同様にして単結晶層17を形
成することができる。
第14図は、本発明の第一実施態様例を用いて製造された
多層構造の半導体電子デバイスの一例を示す概略的断面
図である。
同図において、Si又はGaAsの半導体基板1401には、通常
の製造プロセスによってトランジスタ1402やその他の半
導体素子又は光素子等が形成され、その上にCVD法やス
パツタ法によって、例えば非核形成面（SNDS）1404を有
するSiO2層1403が形成されている。そして、既に述べた
ように、単一核のみが形成され得るに十分微小な面積を
有する核形成面（SNDL）1405を有する薄膜1404を例えば
Si3N4で形成し、該核形成面（SNDL）1405から単結晶を
成長させ、Si単結晶層1407を形成する。
続いて、単結晶層1407にトランジスタ1408やその他半導
体素子又は光素子を形成し、SiO2層1403を通して基板14
01とSi単結晶層1047とに夫々形成された素子を電気的に
接続する。こうして、たとえば第一層（基板1401）のト
ランジスタ1402と第二層（単結晶層1404）のトランジス
タ1408とを夫々MOSトランジスタとして形成し、これ等
を接続してCMOSを形成すれば、相互作用の全くないCMOS
を製造することができる。また、上記と同様の技術によ
って発光素子と、その駆動回路を一体化して形成するこ
ともでき、高集積化を達成することができる。
更に、本実施例を繰返すことで、SiO2層1403を挟んで幾
層にも単結晶層1407を形成することができ、容易に多層
構造の半導体電子デバイスを形成することができる。
第15図（Ａ）〜（Ｄ）は、本発明の第８実施態様例を示
す結晶の形成工程図である。
同図（Ａ）〜（Ｃ）は第７図の（Ａ）〜（Ｃ）と同じで
ある。すなわち、核形成面12を間隔ｌをおいて複数個
（図では２ケ）形成し、核形成面12上にovergrowthさせ
た単結晶粒13を形成する。この単結晶粒13を更に成長さ
せて単結晶13Aを形成することによて核形成面（SNDL）1
2のほぼ中央に粒界14が形成され、単結晶13Aの表面を平
坦化することで第15図（Ｄ）に示すように粒径が略々ｌ
に揃った多結晶層21を得ることができる。
この多結晶層21の粒径は核形成面（SNDL）12の間隔ｌに
よって決定されるために、多結晶の粒径制御が可能とな
る。従来では、多結晶の粒径は形成方法や形成温度等の
複数の要因によって変化し、且つ大きい粒径多結晶を作
成する場合には、可成り幅をもった粒径分布を有するも
のであったが、本発明によれば核形成面12の間隔ｌによ
って制御性良く粒径及び粒径分布が決定される。
勿論、第９図に示すように、所望基板４上に核形成密度
（ND）の小さい非核形成面（SNDS）５と核形成密度（N
D）の大きい核形成面（SNDL）12−1,12−２を形成し
て、上記多結晶層21を形成してもよい。この場合は、既
に述べたように、基板材料や構造等に制約されることな
く、多結晶層21を粒径と粒径分布を制御して形成するこ
とができる。
次に、上記各実施態様例における単結晶層の又は多結晶
層の具体的形成方法を第７図に示す第３実施態様例およ
び第15図に示す第８実施態様例を中心により具体的、よ
り詳細に説明する。
Si単結晶ウエハを熱酸化して表面にSiO2層を形成するこ
とで表面が非核形成面（SNDS）化された基板11とする。
勿論、核形成密度（ND）の小さい材料である石英基板を
基板11として用いてもよいし、金属，半導体，磁性体，
圧電体，絶縁体等の任意の下地基板表面上に、スパツタ
法,CVD法，真空蒸着法等を用いてSiO2層を形成して核形
成面（SNDS）を設けてもよい。また、非核形成面
（SNDS）を形成する材料としてはSiO2が望ましいが、Si
Ox（Ｏ＜ｘ＜１）としてＸの値を変化させたものであっ
てもよい。
こうして形成されたSiO2層を表面に有する基板11のSiO2
層上に減圧気相成長法によって窒化シリコン層（例えば
Si3N4層）又は多結晶シリコン層を積層させ、次いで通
常のリソグラフイ技術又はＸ線、電子線若しくはイオン
線を用いたリソグラフイ技術で窒化シリコン層又は多結
晶シリコン層をパターニングし、好ましくは10μ以下、
より好ましくは数ミクロン以下、最適には１μｍ以下の
微小な面積を有する核形成面（SNDL）12を形成する。
続いて、SiH2CI2,SiCI4,SiHCI3,SiF4若しくはSiH4、或
いはこれ等の混合ガスを必要に応じて、HCl,H2またはこ
れ等の混合ガスと混合して用いて上記基板11上にSi単結
晶を選択的に成長させる。その際の基板温度，圧力等は
所望に応じて適宜決定されるが基板温度としては、好ま
しくは700〜1100℃、圧力としては好ましくは約100Torr
とされるのが望ましい。
数十分程度の時間で、SiO2層上の窒化シリコン層又は多
結晶シリコン層から成る核形成面（SNDL）12を中心とし
て最適の成長条件を選択することで単結晶のSiの粒13が
成長し、その大きさは数十μｍ以上に成長する。
続いてSiとSiO2との間のエツチング速度差を利用した反
応性イオンエツチング（RIE）法によって、Siのみを選
択的にエツチングして単結晶13Aの表面を平坦化するこ
とで、粒径が制御された多結晶シリコン層21が形成され
る（第15図（Ｄ））。更に粒界部分を除去して島状の単
結晶シリコン層15が形成される（第７図（Ｄ））。な
お、単結晶粒13の表面の凹凸が大きい場合は、機械的研
摩を行った後にエッチングを行っても良い。
このようにして形成された大きさ数十μｍ以上で粒界を
含まない単結晶シリコン層15に、通常の半導体素子作成
技術によって電界効果トランジスタを形成すると、単結
晶シリコンウエハに形成したものに劣らない特性を示
す。
また、隣接する単結晶シリコン層15同志はSiO2等の電気
的絶縁物によって電気的に分離しておけば、相補型電界
効果トランジスタ（Ｃ−MOS）を構成しても、相互の干
渉を防止することが出来る。また、形成する素子の活性
層の厚さが、Siウエハを用いた場合より薄いために、放
射線を照射された時に発生する電荷による誤動作がなく
なる。更に、寄生容量が低下するために、素子の高速化
が図れる。また、任意の基板が使用できるために、Siウ
エハを用いるよりも、大面積基板上に単結晶層を低コス
トで形成することができる。更に、他の半導体，圧電
体，誘電体等の基板上にも単結晶層を形成できるため
に、多機能の三次元集積回路を実現することができる。
この様に本発明は数々の優れた効果を示す。
（窒化シリコンの組成） これまで述べてきたような非核形成面（SNDS）形成材料
（MS）と核形成面（SNDL）形成材料（ML）との十分な核
成形密度差（△ND）を得るには、多結晶シリコンやSiO2
に対して核形成面（SNDS）形成材料としてはSi3N4に限
定されるものではなく、窒化シリコンでもその化学組成
比を変化させたものを使用してもよい。
窒素シリコンの化学組成比を変化させるには、例えば次
の様にする。
RFプラズマ中でSiH4ガスとNH3ガスと分解させて低温で
窒化シリコン膜を形成するプラズマCVD法では、SiH4ガ
スとNH3ガスとの流量比を変化させることで、堆積する
窒化シリコン膜のSiとＮの組成比を大幅に変化させるこ
とができる。
第16図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係の一例を示したグ
ラフである。
この時の待機条件は、RF出力175W、基板温度380゜であ
り、SiH4ガス流量を300cc/minに固定し、NH3ガスの流量
を変化させた。同グラフに示すようにNH3/SiH4のガス流
量比を４〜10へ変化させると、窒化シリコン膜中のSi/N
比は1.1〜1.58に変化することがオージエ電子分光法に
よって明らかとなった。
また、減圧CVD法でSiH2 CI2ガスとNH3ガスとを導入し、
0.3Torrの減圧下、温度約800℃の条件で形成した窒化シ
リコン膜の組成は、ほぼ化学量論比であるSi3N4（Si/N
＝0.75）に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃で熱処理
すること（熱窒化法）で形成される窒化シリコン膜は、
その形成方法が熱平衡下で行われるために、更に化学量
論比に近い組成を得ることができる。
以上の様に種種の方法で形成した窒化シリコンをSiの核
形成密度がSiO2より高い核形成面（SNDL）形成材料とし
て用いて、上記Siの核を窒化シリコンからなる核形成面
（SNDL）上に成長させると、窒化シリコンの化学組成比
に応じた核形成密度差（△ND）に基づいてSi単結晶が形
成される。
第17図は、Si/N組成比と核形成密度（ND）との関係を示
すグラフである。同グラフに示すように、窒化シリコン
膜の、化学組成比を変化させることで、その上に形成さ
れるSi単結晶核の核形成密度は大幅に変化する。第17図
のグラフに於ける核形成条件は、SiCI4ガスを175Torrに
減圧し、1000℃でH2と反応させてSi単結晶核を生成させ
た場合である。勿論、核形成条件例えばガス種，圧力，
温度等を変化させれば別のグラフが得られることは云う
までもない。
この様に窒化シリコンの化学組成比によって核形成密度
が変化する現象は、単一の核を成長させる程度に十分微
細に形成される核形成面（SNDL）を形成する材料として
窒化シリコンを用いる場合には、核形成面（SNDL）の大
きさ（面積）に影響を与える。すなわち、核形成密度
（ND）が大きい組成を有する窒化シリコンを用いる場合
には、核形成面（SNDL）は、核形成密度（ND）がそれよ
りも比較的小さい窒化シリコンの場合よりも非常に微細
に形成することによって、核形成面（SNDL）上に単一の
核のみを形成することができる。
この様な点は核形成面（SNDL）を形成する他の材料に就
いても同様な傾向として適用することが出来る。
従って、本発明に於いては、その目的を効果的に達成す
るには核形成密度（ND）と、単一の核のみが形成出来る
ような窒化シリコン等で形成される核形成面（SNDL）の
大きさとを適宜所望に応じて選択することが望ましい。
たとえば〜105cm-2の核形成密度（ND）を得る核形成条
件では、窒化シリコンからなる核形成面（SNDL）の大き
さは約４μｍ以下であれば単一の核のみを選択的に形成
することができる。
その場合のSi/N組成比は約0.5である。
（イオン注入による核形成面（SNDL）の形成） Si単結晶核を形成する場合の核形成密度差（△ND）を実
現する他の方法として、核形成密度の小さい非核形成面
（SNDS）を形成する材料であるSiO2からなる層の表面に
局所的にSi,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入
してSiO2層表面に所望の大きさの変質領域を形成し、こ
の変質領域を核形成密度（ND）の大きい核形成面
（SNDL）とすることも出来る。
例えば、SiO2層表面をフオトレジスト層で覆い、所望の
個所を露光，現象，溶解させてSiO2層表面を部分的に表
出させる。
続いて、SiF4ガスをソースガスとして用い、Siイオンを
10keVで１×1016〜１×1018cm-2の密度で露出しているS
iO2層表面に打込む。
この場合投影飛程は114Åであり、SiO2層露出部表面で
はSi濃度が〜1022cm-3に達する。SiO2層はもともと非晶
質であるために、Siイオンを注入してSi過剰とした変質
領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたSi
イオンビームをSiO2層表面の所望位置に所望の面積内に
選択的に注入してもよい。
こうしてSiイオン注入を行った後、残部のレジストを剥
離することで、SiO2層表面部にSiが過剰な変質領域が所
望位置に所望の大きさで形成される。このような変質領
域が形成されたSiO2層表面部の変質領域上にSi単結晶を
気相成長させる。
第18図は、Siイオンの注入量と核形成密度（ND）との関
係を示すグラフである。
同グラフに示すように、Si+注入量が多い程、核形成密
度（ND）が増大することがわかる。
したがって、この変質領域を十分微細に形成すること
で、この変質領域を核形成面（SNDL）としてSiの単一の
核のみを成長させることができ、上述したように単結晶
を成長させることができる。
なお、変質領域を単一の核のみが成長する程度に十分微
細に形成することは、レジストのパターニングや、集束
イオンビームのビームを絞ることによって容易に達成さ
れる。
（CVD以外のSi単結晶核の形成方法） Siの選択核形成によって単結晶を成長させるには、CVD
法だけではなく、Siを真空中（＜10-6Torr）で電子銃に
より蒸発させ、加熱した基板に堆積させる方法も用いら
れる。特に、超高真空中（＜10-9Torr）で蒸着を行うMB
E（Molecular Beam Epitaxy）法では基体温度900℃以上
でSiとSiO2が反応を始め、SiO2上でのSiの核形成は皆無
になる事が知られている（T.Yonehara,S,Yoshioka and
S.Miyazawa Jouranl of Applied Physics 53,10,p6839,
1983）。
この現象を利用してSiO2層上に点在させた微小な窒化シ
リコン領域に完全な選択性をもってSiの単一の単結晶核
を形成し、その核より単結晶Siを成長させることができ
る。この時の好適な例としての単結晶成長条件は、例え
ば真空度10-8Torr以下、Siビーム強度9.7×10-14atoms/
cm2・sec、基体温度900℃〜1000℃である。
この場合、SiO2＋Si→2Sio↑という反応により、SiOと
いう蒸気圧の著しく高い反応生成物が形成され、この蒸
発によるSiO2自身のSiによるエッチングが生起してい
る。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、Si単結晶の核形成、そして単結晶の成長が
生じている。
したがって、核形成面（SNDL）を形成する核形成密度
（ND）の高い材料としては、窒化シリコン以外に、タン
タル酸化物（Ta2O5）、窒化シリコン酸化物（SiON）等
を使用しても同様の効果を得ることができる。すなわ
ち、これらの材料を微小面積で形成して上記核形成面
（SNDL）とすることで、同様にSiの単結晶を成長させる
ことができる。
（Si以外の材料の結晶成長） （１）Si以外の結晶材料としてダイヤモンドの場合を例
示する。既に述べたように、ダイヤモンド薄膜を半導体
として電子素子へ応用することが望まれているが、従来
ではダイヤモンド基板以外の材料の上にダイヤモンド単
結晶を成長をさせることができなかった。
しかし、本発明による結晶成長方法によれば、ダイヤモ
ンド基板以外の材料上にダイヤモンド単結晶を容易に成
長させることができる。ここでは、ダイヤモンドの単結
晶核がFeやCoの金属表面上に成長しないことを利用し
て、ダイヤモンドの単結晶を形成する例を説明する。
まず、任意の下地基板上に真空蒸着法によってFeまたは
Coの金属層を形成する。このとき、金属層は多結晶構造
となる。この金属層が本明細書で云う核形成密度（ND）
の低い非核形成面（SNDS）を形成する。
続いて上記金属層上にCu,W,Ta,Mo,Au,Ti,Al,Ni等の金属
を真空蒸着法により、またはSi,Ge,GaAs,InP,SiC等の半
導体材料をCVD法あるいは真空蒸着法により堆積させ
る。これらの金属および半導体材料は、上記金属層に比
べ十分に高い該形成密度を有する材料である。続いて、
この金属層又は半導体層を数μｍ以下の大きさにパター
ニングし、十分微細な面積の核形成面（SNDL）とする。
あるいは、上記金属又は半導体材料から成る核形成面
（SNDL）を先に挙げた材料をイオン注入して形成しても
良い。
こうして、次の条件によって核形成面（SNDL）の存在す
る金属層上にダイヤモンドを晶析させる。
ダイヤモンドを晶析させる方法としてはマイクロ波プラ
ズマCVD法、熱フライメント法等によるCVD法を挙げるこ
とが出来る。原料ガスは、例えばメタン（CH4）と水素
の混合ガス（１〜10％）、あるいはアルコール系OH基を
有する炭化水素、具体的には例えばメチルアルコールCH
3OH、エチルアルコールC2H5OH、第３ブチルアルコール
（CH3）3OH、イソプロピルアルコール（CH3）2CHOH、ジ
エチルエーテルC2H5O2H5等の液体を水素ガスでバブリン
グすることによって用いる。
プラズマCVD法の場合は、例えばマイクロ波出力が200〜
350W、基板温度が500〜1000℃、圧力が１〜400Torrの減
圧下で行うことが出来る。
熱フイラメント法を用いたCVD法の場合は、例えばフイ
ラメント温度が約1500〜2000℃、フイラメント−基板間
距離が0.5〜10mmで行うことが出来る。
この結果、Fe又はGoの金属層上には全くダイヤモンドの
核形成が起こらず、その表面に微細に形成した核形成密
度（ND）の高い核形成面（SNDL）に単一のダイヤモンド
単結晶核のみが生成し、その後、その単一のダイヤモン
ド核を中心に単結晶のダイヤモンド粒子が数十μｍ〜数
百μｍ大きさまで成長する。このダイヤモンド粒子に
は、不対電子の無い双晶粒界が内在することは結晶作成
条件によってはあるが、いわゆる多結晶構造にある様な
多くの不対電子を含む粒界は存在しない。これは、核形
成密度の低いFeやGo等の材料で形成される非核形成面
（SNDS）上ではダイヤモンド核の生成がないために、核
形成面（SNDL）上に形成された単一の核からのダイヤモ
ンド単結晶の成長が阻害されないためである。
第19図は、Fe,Co,Si,Mo表面上のダイヤモンド核の形成
密度の時間依存性を示すグラフである。
このグラフが示すように、Fe,Coの金属表面上とSi,Mo表
面上とで、ダイヤモンドの核形成密度の差を充分（103
以上）とることが出来る。この点は第３図に示すSi3N4
表面上とSiO2表面上とにおけるSiの核形成密度差の場合
と同様である。
こうして、ダイヤモンド基板以外の任意の材料の下地基
板上に上記核形成密度（ND）の低い非核形成面（SNDS）
を形成する層を形成し、その上に核形成密度（ND）の高
い核形成面（SNDL）を十分微細な面積に形成すること
で、ダイヤモンド単結晶を容易に形成することができ
る。勿論、すでに述べたように、微細な面積を有する核
形成面（SNDL）を所望間隔で配置して粒径制御された多
結晶構造のダイヤモンド薄膜を形成することもできる。
また、本発明によれば、下地基板としては上記非核形成
面（SNDS）を形成できる材料の基板であればよく、選択
範囲が大幅に広がって、低コスト化、大面積化を容易に
達成できる。
（２）タングステン単結晶の成長 タングステンは、SiO2層表面上では核形成を起さず、S
i,WSi2,PtSi,Al等の上では多結晶膜となって堆積するこ
とが知られている。
まず、SiO2を主成分とするガラス、石英、SiO2熱酸化膜
（これ等は何れも非核形成面（SNDS）を形成する）等の
基板上にSi,WSi2,PtSi、又はAlを真空蒸着で堆積させ、
フオトリソグラフイによって数μｍ以下の大きさにパタ
ーニングして、核形成面（SNDL）を所望個数形成する。
続いて、上記基板を例えば250〜500℃に加熱された反応
炉内に設置し、WF6ガス及び水素ガスの混合ガスを圧力
約0.1〜10Torrの減圧下で、各々75cc/minおよび10cc/mi
nの流量で流す。
これによって、WF6＋3H2→Ｗ＋6HFという反応式で表現
されるようにタングステンが生成する。この時、タング
ステンとSiO2との反応は極めて低く、強固な結合が生じ
ないために、SiO2層表面には核形成は起こらず、したが
って堆積は生じない。
これに対して、Si,WSi2,PtSi,Al等から形成される前記
核形成面（SNDL）上にはタングステンの単結晶核が核形
成面（SNDL）が微細に形成されているために、単一的に
形成される。そして、このタングステンの単一の核が成
長を続け、SiO2上にも横方向に単結晶のまま成長する。
これはSiO2上にはタングステンの核成長が起こらないた
めに、単結晶成長を阻害して多結晶となることがないた
めである。
なお、これまで述べた非核形成面（SNDS）形成材料、核
形成面（SNDL）形成材料および結晶形成材料の組合せ
は、前記各実施例に示したものだけではなく、十分な核
形成密度差を有する材料の組合せであればよいことは明
らかである。したがって、選択核形成可能なGaAsやInP
等の化合物半導体の場合にも、本発明によって単結晶、
単結晶群又は粒径及び粒径分布が制御された多結晶を形
成することができる。
実施例１ 5inchのSi単結晶ウエハを熱酸化処理して表面に約2000
Å厚のSiO2層を形成した（非核形成面（SNDS）の形
成）。
こうして得られた基体を減圧気相成長装置内にセツトし
て、 圧力…0.3Torr 使用ガス…SiH2Cl2＋NH3混合ガス 流量比…NH3/SiH2Cl2＝６ 基体温度…800℃ の堆積条件で熱CVD法により前記SiO2層上にSi3N4層を30
0Å厚に形成した。
次にＸ線リソグラフイ技術によって前記Si3N4層をパタ
ーニングして、１μｍ径の大きさで150μｍピツチで50
×100のマトリツクス配列状に核形成面（SNDL）となるS
i3N4微細領域を形成した。
この様にして、SiO2からなる非核形成面（SNDS）と、Si
3N4からなる50×100の核形成面（SNDL）とを表面に設け
たSi単結晶ウエハ上に、次のSi単結晶作成条件による熱
CVD法によってSi単結晶を作成した。
圧力…150Torr 使用ガス…SiH2Cl2 流量…1.2/min 温度…1030℃ 結晶作成時間…40分 結晶作成処理を施したSi単結晶ウエハを装置より取り出
して、結晶の評価を電子顕微鏡による観察及びＸ線回析
によって行ったところ、粒径が80μｍで粒径分布が殆ど
ない50×100個のSi単結晶が上記Si3N4領域を中心にして
形成されていた。
又、これ等のSi単結晶はいずれも極めて良質の単結晶性
を有していることが示された。
実施例２ Si単結晶作成時間を充分とった以外は、実施例１と同様
の条件によって、第９図（Ｃ）に示す様な隣のSi単結晶
同志が接した状態から成るSiの多結晶層を形成した。多
結晶層の表面には通常半導体分野で行われている選択エ
ツチング法によって、平滑化処理を施した。
この様にして、表面が平滑化されたSi多結晶層を用いて
通常半導体分野で用いられる手法に従って、Ｐ−MOSト
ランジスターを作成して動作特性を測定したところ、従
来法によって得られるSi多結晶層を用いて作成されるＰ
−MOSトランジスタの場合よりも、遥かに優れたもので
あった。
実施例３ 結晶形成用基体作成条件及び結晶作成条件を以下の様に
して第９図（Ｄ）に示す様なSi単結晶群を作成して、実
施例１と同様の評価を行ったところ、実施例１と同様の
結果が得られた。
〔結晶作成条件〕
圧力… 使用ガス…SiHCl3 流量…1.5/min 温度…1100℃ 結晶作成時間…60分 〔作成されたSi単結晶〕 粒径170μｍ 粒径分布は殆どなし 実施例４ 以下の様にして、ダイヤモンドの単結晶を作成した。石
英大地基板を用意して、これにCoの薄膜を1000Å厚に抵
抗加熱による真空蒸着法によって形成した。
この様にして形成したCo薄膜上にスパッタリング法によ
って250Å厚にSi薄膜を設け、次いでフオトリソグラフ
イー法によって、Si薄膜をパターニング処理して１μｍ
径、100μｍピツチで100×100マチリツクス状にSi薄膜
微細領域から成る核形成面（SNDL）を非核形成面
（SNDS）であるCo薄膜上に形成した（ダイヤモンド単結
晶基体の作成）。
この様にして得られた単結晶作成用の基体を用いてマイ
クロ波プラズマCVD法によって次の条件によって、ダイ
ヤモンドの単結晶を作成した。
マイクロ波出力…300W 基体温度…950℃ 圧力…30Torr 使用原料…CH3OH（H2バブリング） 流量:0.5/min この様にして得られたダイヤモンド単結晶は粒径が60μ
ｍで粒径分布は殆どなく、極めて電気的絶縁性が良好で
且つ、熱伝導性に優れたものであった。
実施例５ 次の様にして、ダングステンの単結晶を作成した。
Si単結晶ウエハを用意し、この上に実施例１と同様にし
て2000Å厚のSiO2層を形成した（非核形成面（SNDS）の
作成〕 このSiO2層上に真空蒸着法によって200Å厚のAl薄膜を
設けた。このAl薄膜をフオトリソグラフイーによって、
５μｍ径、100μｍピツチで、50×50のマトリツクス状
にバターニングして（核形成面（SNDL）の作成）。
この様にして得たタングステン単結晶作成用基体に、熱
CVD法によって次の条件でタングステンの単結晶を作成
したところ粒径が70μｍで、粒径分布は殆どなかった。
基体上に形成されたタングステン結晶はいずれも優れた
単結晶性を示した。
圧力…1Torr 使用ガス…WF6＋H2混合ガス WF6流量…75cc/min H2流量…10cc/min 結晶作成時間…100分 〔発明の効果〕 以上詳細に説明したように、本発明による結晶の形成方
法は、非核形成面（SNDS）形成用の材料より核形成密度
（ND）の十分大きい材料で核形成面（SNDL）を単一の核
だけが成長するように十分微細に形成することによっ
て、その微細な核形成面（SNDS）の存在する箇所に単結
晶を選択的に成長させるものであり、これによって必要
な大きさの単結晶、複数の島状の単結晶、粒径及び粒径
分布が制御された多結晶等の結晶を任意の材料の下地基
板上に容易に形成することができる。しかも、特別に新
たな製造装置を必要とせず、通常の半導体プロセスで使
用される装置を用いて形成することができる。
また、本発明による結晶は、従来のように下地基板の材
料に制約されることがないために、三次元集積化、大面
積化および低コスト化を容易に達成することができる。
たとえば、半導体素子の主材料であるシリコンの単結晶
や多結晶を非晶質絶縁物上に容易に形成することができ
るために、電気的特性の優れた素子の多層化を達成で
き、従来にない多機能の集積回路を実現することができ
る。具体的には、光素子、表面音響素子、圧電素子等
と、それらの各々のとの周辺回路IC等の集積、一体化が
可能となる。また、安価なガラスやセラミック等を下地
材料とすれば、駆動回路を一枚のガラス等の集積した大
型フラツトパネルデイスプレイ等の大面積電子装置への
応用が可能となる。
さらに、本発明は上記核形成面（SNDL）を非核形成面
（SNDS）に所望の大きさで所望の距離をおいて形成する
ことによって、必要な大きさの単結晶を複数の箇所に形
成することができ、レーザや電子線を照射して単結晶を
形成する溶融固化法に比べて、形成工程が大幅に簡略化
された形成時間が短縮される。
また、上記非核形成面（SNDS）に形成される核形成面
（SNDL）の間隔を調整することによって、その間隔によ
って粒径が制御された多結晶を形成することができる。
この多結晶形成方法は、上記溶融固化法によって大粒径
の多結晶を形成する従来の方法に比べて、粒径及び粒径
分布の制御性が良く、また形成時間も大幅に短宿され
る。
【図面の簡単な説明】
第１図は薄膜形成過程に於ける核の大きさrCと自由エネ
ルギーＧの関係を示す説明図、 第２図は（Ａ）及び（Ｂ）は選択堆積法の説明図、 第３図はSiO2の堆積面と窒化シリコンの堆積面との核形
成密度（ND）の経時変化を示すグラフ、 第４図は（Ａ）〜（Ｄ）、本発明による結晶の形成方法
の第１実施態様例を示す形成工程図、 第５図（Ａ）および（Ｂ）は、第４図（Ａ）および
（Ｄ）における基板の斜視図、 第６図（Ａ）〜（Ｄ）は、本発明の第２実施態様を示す
結晶の形成工程図、 第７図は（Ａ）〜（Ｄ）は、本発明による単結晶の形成
方法の第３実施態様例を示す形成工程図、 第８図（Ａ）および（Ｂ）は、第７図（Ａ）および
（Ｄ）における基板の斜視図、 第９図（Ａ）〜（Ｄ）は、本発明の第４実施態様例を示
す結晶の形成工程図、 第10図（Ａ）〜（Ｃ）は、本発明による結晶の形成方法
の第５実施態様例を示す形成工程図であり、 第11図（Ａ）及び（Ｂ）は、第10図（Ａ）および（Ｃ）
における基板の斜視図、 第12図（Ａ）〜（Ｃ）は、本発明の第６実施態様例を示
す結晶の形成工程図、 第13図（Ａ）〜（Ｃ）は、本発明の第７実施態様例を示
す結晶の形成工程図、 第14図は、本発明の第１実施態様例を用いて製造された
多層構造の一例を示す概略断面図、 第15図（Ａ）〜（Ｄ）は、本発明の第８実施態様例を示
す結晶の形成工程図、 第16図はSiH4とNH3の流量比と形成された窒化シリコン
膜中のSiおよびＮの組成比との関係を示したグラフ、 第17図は、Si/N組成比と核形成密度との関係を示すグラ
フ、 第18図は、Siイオンの注入量と核形成密度との関係を示
すグラフ、 第19図は、Fe,Co,Si,Mo上のダイヤモンド核の形成密度
の時間依存性を示すグラフ。 ４……所望基板、 5,18,20……核形成密度の小さい材料から成る薄膜（非
核形成面）、 6,12……核形成面、 8,15,17……単結晶、 9,11……非晶質絶縁物基板、 14……粒界、 21……多結晶層。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】核形成密度の小さい非核形成面（SNDS）
    と、前記非核形成面（SNDS）の核形成密度（NDS）より
    大きい核形成密度（NDL）を有する核形成面（SNDL）
    と、を有する基板上に、前記核形成面（SNDL）に対応し
    て唯一形成される単結晶を具備する結晶の形成方法にお
    いて、 a.非晶質材料からなる堆積膜で構成され、結晶成長して
    前記単結晶となる核が唯一形成されるに充分小さい10μ
    ｍ以下の領域である核形成面（SNDL）と、該核形成面
    （SNDL）を構成する材料とは異なった材料で構成された
    非核形成面（SNDS）と、を隣接して配した自由表面を有
    する基板を成膜空間内に配する工程、 b.気相成長法により、前記核形成面（SNDL）上に該核形
    成面（SNDL）に対応して唯一の核を形成する工程、及び c.前記核より気相成長法により前記単結晶を成長させる
    工程、を有することを特徴とする結晶の形成方法。
  2. 【請求項２】核形成密度の小さい非核形成面（SNDS）
    と、前記非核形成面（SNDS）の核形成密度（NDS）より
    大きい核形成密度（NDL）を有する核形成面（SNDL）
    と、を有する基板上に、前記核形成面（SNDL）に対応し
    て唯一形成される前記核形成面（SNDL）を構成する材料
    とは異なる材料で構成された単結晶を具備する結晶の形
    成方法において、 a.金属材料で構成され、結晶成長して前記単結晶となる
    核が唯一形成されるに充分小さい10μｍ以下の領域であ
    る核形成面（SNDL）と、非核形成面（SNDS）と、を隣接
    して配した自由表面を有する基板を成膜空間内に配する
    工程、 b.気相成長法により、前記核形成面（SNDL）上に該核形
    成面（SNDL）に対応して唯一の核を形成する工程、及び c.前記核より気相成長法により前記単結晶を成長させる
    工程、を有することを特徴とする結晶の形成方法。
  3. 【請求項３】核形成密度の小さい非核形成面（SNDS）
    と、前記非核形成面（SNDS）の核形成密度（NDS）より
    大きい核形成密度（NDL）を有する核形成面（SNDL）
    と、を有する基板上に、前記核形成面（SNDL）に対応し
    て唯一形成される単結晶を具備する結晶の形成方法にお
    いて、 a.イオン注入により形成された変質領域からなり結晶成
    長して前記単結晶となる核が唯一形成されるに充分小さ
    い10μｍ以下の領域である核形成面（SNDL）と、該核形
    成面（SNDL）を構成する材料とは異なった材料で構成さ
    れた非核形成面（SNDS）と、を隣接して配した自由表面
    を有する基板を成膜空間内に配する工程、 b.気相成長法により、前記核形成面（SNDL）上に該核形
    成面（SNDL）に対応して唯一の核を形成する工程、及び c.前記核より気相成長法により前記単結晶を成長させる
    工程、を有することを特徴とする結晶の形成方法。
  4. 【請求項４】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）内に区画化されて複数配されている特許請求の
    範囲第（１）項乃至第（３）項に記載の結晶の形成方
    法。
  5. 【請求項５】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）内に規則的に区画化されて配されている特許請
    求の範囲第（１）項乃至第（３）項に記載の結晶の形成
    方法。
  6. 【請求項６】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）内に不規則に区画化されて配されている特許請
    求の範囲第（１）項乃至第（３）項に記載の結晶の形成
    方法。
  7. 【請求項７】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）上に区画化されて複数配される特許請求の範囲
    第（１）項乃至第（３）項に記載の結晶の形成方法。
  8. 【請求項８】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）上に規則的に区画化されて配される特許請求の
    範囲第（１）項乃至第（３）項に記載の結晶の形成方
    法。
  9. 【請求項９】前記核形成面（SNDL）は、前記非核形成面
    （SNDS）上に不規則に区画化されて配される特許請求の
    範囲第（１）項乃至第（３）項に記載の結晶の形成方
    法。
  10. 【請求項１０】前記各々の各形成面（SNDL）より成長さ
    せる単結晶を該各核形成面（SNDL）方向に該核形成面
    （SNDL）を越えて成長させる特許請求の範囲第（１）項
    乃至第（３）項に記載の結晶の形成方法。
  11. 【請求項１１】各核形成面（SNDL）より成長する単結晶
    を、隣り合う核形成面（SNDL）間で隣接する大きさまで
    成長させる特許請求の範囲第（１）項乃至第（３）項に
    記載の結晶の形成方法。
  12. 【請求項１２】前記非核形成面（SNDS）は、酸化シリコ
    ンで形成され、前記核形成面（SNDL）は、窒化シリコン
    で形成されている特許請求の範囲第（１）項に記載の結
    晶の形成方法。
JP62063295A 1986-03-28 1987-03-17 結晶の形成方法 Expired - Lifetime JPH0782996B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP62063295A JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法
EP87302587A EP0244081B1 (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
ES87302587T ES2047489T3 (es) 1986-03-28 1987-03-25 Metodo para la formacion de un cristal y articulo de cristal obtenido por dicho metodo.
AT87302587T ATE100154T1 (de) 1986-03-28 1987-03-25 Verfahren zur herstellung eines kristalls und kristallkoerper, die nach diesem verfahren hergestellt werden.
DE87302587T DE3788745T2 (de) 1986-03-28 1987-03-25 Verfahren zur Herstellung eines Kristalls und Kristallkörper, die nach diesem Verfahren hergestellt werden.
CA000532957A CA1336949C (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
EP19910118874 EP0476713A3 (en) 1986-03-28 1987-03-25 Method for forming crystal and crystal article obtained by said method
AU70708/87A AU7070887A (en) 1986-03-28 1987-03-27 Method for forming crystals
AU70285/91A AU645538B2 (en) 1986-03-28 1991-02-05 Method for forming crystal and crystal article obtained by said method
US08/471,160 US5853478A (en) 1986-03-28 1995-06-06 Method for forming crystal and crystal article obtained by said method
US08/479,854 US5733369A (en) 1986-03-28 1995-06-07 Method for forming crystal

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6839986 1986-03-28
JP61-68399 1986-06-30
JP61-153273 1986-06-30
JP15327386 1986-06-30
JP62063295A JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法

Publications (2)

Publication Number Publication Date
JPS63107016A JPS63107016A (ja) 1988-05-12
JPH0782996B2 true JPH0782996B2 (ja) 1995-09-06

Family

ID=27298121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62063295A Expired - Lifetime JPH0782996B2 (ja) 1986-03-28 1987-03-17 結晶の形成方法

Country Status (7)

Country Link
US (2) US5853478A (ja)
EP (2) EP0244081B1 (ja)
JP (1) JPH0782996B2 (ja)
AU (2) AU7070887A (ja)
CA (1) CA1336949C (ja)
DE (1) DE3788745T2 (ja)
ES (1) ES2047489T3 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1337170C (en) * 1986-03-31 1995-10-03 Jinsho Matsuyama Method for forming crystalline deposited film
CA1330191C (en) * 1986-03-31 1994-06-14 Jinsho Matsuyama Method for forming crystal and crystal article obtained by said method
CA1290077C (en) 1986-06-30 1991-10-01 Takao Yonehara Semiconductor device with single crystal layer grown from single nucleus
JP2505754B2 (ja) * 1986-07-11 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPH07120753B2 (ja) * 1986-09-18 1995-12-20 キヤノン株式会社 半導体メモリ装置及びその製造方法
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
JP2651144B2 (ja) * 1987-01-26 1997-09-10 キヤノン株式会社 結晶基材の製造方法
JP2654055B2 (ja) 1987-02-28 1997-09-17 キヤノン株式会社 半導体基材の製造方法
CA1330192C (en) * 1987-03-02 1994-06-14 Takao Yonehara Method of forming crystals
CA1331950C (en) * 1987-03-26 1994-09-13 Hiroyuki Tokunaga Iii - v group compound crystal article and process for producing the same
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US5334864A (en) * 1987-03-26 1994-08-02 Canon Kabushiki Kaisha Process for selective formation of II-VI group compound film
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
CA1332039C (en) * 1987-03-26 1994-09-20 Takao Yonehara Ii - vi group compound crystal article and process for producing the same
JPS63237533A (ja) * 1987-03-26 1988-10-04 Canon Inc ２−６族化合物膜の選択形成方法
JP2592834B2 (ja) * 1987-03-27 1997-03-19 キヤノン株式会社 結晶物品およびその形成方法
US5304820A (en) * 1987-03-27 1994-04-19 Canon Kabushiki Kaisha Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US5254211A (en) * 1987-03-27 1993-10-19 Canon Kabushiki Kaisha Method for forming crystals
CA1333248C (en) * 1987-03-27 1994-11-29 Takao Yonehara Method of forming crystals
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US5364815A (en) * 1987-03-27 1994-11-15 Canon Kabushiki Kaisha Crystal articles and method for forming the same
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
EP0305144A3 (en) * 1987-08-24 1989-03-08 Canon Kabushiki Kaisha Method of forming crystalline compound semiconductor film
AU615469B2 (en) * 1987-08-24 1991-10-03 Canon Kabushiki Kaisha Crystal growth method
US5255258A (en) * 1987-09-24 1993-10-19 Canon Kabushiki Kaisha Microprobe, preparation thereof and electronic device by use of said microprobe
DE68912638T2 (de) * 1988-03-27 1994-06-16 Canon Kk Verfahren zur Herstellung einer Kristallschicht auf einem Substrat.
JP2756320B2 (ja) * 1988-10-02 1998-05-25 キヤノン株式会社 結晶の形成方法
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
US5040041A (en) * 1988-10-20 1991-08-13 Canon Kabushiki Kaisha Semiconductor device and signal processing device having said device provided therein
JP2746301B2 (ja) * 1988-10-20 1998-05-06 キヤノン株式会社 半導体整流素子
US5239190A (en) * 1989-01-31 1993-08-24 Canon Kabushiki Kaisha Light emitting device and method for manufacturing the same
JP2858434B2 (ja) * 1989-03-31 1999-02-17 キヤノン株式会社 結晶の形成方法および結晶物品
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
JPH03215391A (ja) * 1989-06-26 1991-09-20 Canon Inc 結晶の成長方法
DE69009329T2 (de) * 1989-07-20 1994-10-13 Canon Kk Leuchtemittierende Vorrichtung und Verfahren zu deren Herstellung.
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
TW205603B (ja) * 1990-09-21 1993-05-11 Anelva Corp
DE69126949T2 (de) * 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
JPH06196419A (ja) * 1992-12-24 1994-07-15 Canon Inc 化学気相堆積装置及びそれによる半導体装置の製造方法
JPH06267846A (ja) * 1993-03-10 1994-09-22 Canon Inc ダイヤモンド電子装置およびその製造法
US5792270A (en) * 1993-10-21 1998-08-11 Saxena; Arjun Apparatus for forming a pattern of nucleation sites
AU2452697A (en) * 1996-04-10 1997-10-29 Penn State Research Foundation, The Modifying solid crystallization kinetics for a-si films
AU9674498A (en) 1997-10-10 1999-05-03 Cornell Research Foundation Inc. Methods for growing defect-free heteroepitaxial layers
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
US6110278A (en) * 1998-08-10 2000-08-29 Saxena; Arjun N. Methods for and products of growth of single-crystal on arrayed nucleation sites (SCANS) defined in nucleation unfriendly substrates
JP3007971B1 (ja) * 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
JP2000260713A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US20050072498A1 (en) * 1999-07-13 2005-04-07 Begg Lester L. Single crystal tungsten penetrator and method of making
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US6620710B1 (en) * 2000-09-18 2003-09-16 Hewlett-Packard Development Company, L.P. Forming a single crystal semiconductor film on a non-crystalline surface
TW464977B (en) * 2000-11-03 2001-11-21 United Microelectronics Corp Method for peeling off silicon carbide layer
US6528215B1 (en) * 2000-11-07 2003-03-04 International Business Machines Corporation Substrate for diamond stencil mask and method for forming
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US7501330B2 (en) * 2002-12-05 2009-03-10 Intel Corporation Methods of forming a high conductivity diamond film and structures formed thereby
US7838875B1 (en) 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
EP2199434A1 (en) * 2008-12-19 2010-06-23 FEI Company Method for forming microscopic structures on a substrate
FR2949776B1 (fr) 2009-09-10 2013-05-17 Saint Gobain Performance Plast Element en couches pour l'encapsulation d'un element sensible
FR2949775B1 (fr) * 2009-09-10 2013-08-09 Saint Gobain Performance Plast Substrat de protection pour dispositif collecteur ou emetteur de rayonnement
FR2973939A1 (fr) 2011-04-08 2012-10-12 Saint Gobain Element en couches pour l’encapsulation d’un element sensible
US9065009B2 (en) 2012-04-10 2015-06-23 First Solar, Inc. Apparatus and method for forming a transparent conductive oxide layer over a substrate using a laser
US20180061608A1 (en) * 2017-09-28 2018-03-01 Oxford Instruments X-ray Technology Inc. Window member for an x-ray device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346414A (en) * 1964-01-28 1967-10-10 Bell Telephone Labor Inc Vapor-liquid-solid crystal growth technique
FR1537549A (fr) * 1966-09-13 1968-08-23 North American Aviation Inc Structure semi-conductrice à couches multiples en pellicule mince
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3493431A (en) * 1966-11-25 1970-02-03 Bell Telephone Labor Inc Vapor-liquid-solid crystal growth technique
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3580732A (en) * 1968-01-15 1971-05-25 Ibm Method of growing single crystals
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices
US4174422A (en) * 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
JPS5550636A (en) * 1978-10-09 1980-04-12 Hitachi Ltd Preparation of semiconductor device
US4402771A (en) * 1979-03-02 1983-09-06 Westinghouse Electric Corp. Substrate for silicon solar cells
JPS5624925A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Selective growth of silicon
NL8220051A (nl) * 1981-02-04 1983-01-03 Western Electric Co Werkwijze voor het vormen van een monokristallijn halfgeleidergebied op een isolatiefilm.
JPS6046074B2 (ja) * 1981-06-30 1985-10-14 日本電信電話株式会社 半導体結晶成長方法
JPS5856322A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
US4637127A (en) * 1981-07-07 1987-01-20 Nippon Electric Co., Ltd. Method for manufacturing a semiconductor device
US4490208A (en) * 1981-07-08 1984-12-25 Agency Of Industrial Science And Technology Method of producing thin films of silicon
JPS5874034A (ja) * 1981-10-29 1983-05-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58116739A (ja) * 1981-12-29 1983-07-12 Matsushita Electric Ind Co Ltd 膜多結晶体の粒子サイズの制御方法
JPS6050757B2 (ja) * 1982-01-12 1985-11-09 松下電器産業株式会社 単結晶膜の製造方法
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
JPS5969495A (ja) * 1982-10-13 1984-04-19 Nippon Telegr & Teleph Corp <Ntt> シリコン単結晶膜の形成方法
JPS59169918A (ja) * 1983-03-14 1984-09-26 Showa Denko Kk ダイヤモンド合成法
US4522662A (en) * 1983-08-12 1985-06-11 Hewlett-Packard Company CVD lateral epitaxial growth of silicon over insulators
JPS6086096A (ja) * 1983-10-18 1985-05-15 Natl Inst For Res In Inorg Mater 膜状ダイヤモンドの析出法
JPS60178620A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体基板の製造方法
US4657603A (en) * 1984-10-10 1987-04-14 Siemens Aktiengesellschaft Method for the manufacture of gallium arsenide thin film solar cells
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US4837310A (en) * 1986-01-16 1989-06-06 Sumitomo Chemical Company, Limited Red or bluish-red fiber-reactive monoazo compound having 7-substituted amino-1-naphthol-sulfonic acid as coupling component between the chromophore and fiber reactive portions of the compound
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
CA1330191C (en) * 1986-03-31 1994-06-14 Jinsho Matsuyama Method for forming crystal and crystal article obtained by said method
CA1337170C (en) * 1986-03-31 1995-10-03 Jinsho Matsuyama Method for forming crystalline deposited film

Also Published As

Publication number Publication date
US5853478A (en) 1998-12-29
DE3788745D1 (de) 1994-02-24
CA1336949C (en) 1995-09-12
US5733369A (en) 1998-03-31
AU645538B2 (en) 1994-01-20
JPS63107016A (ja) 1988-05-12
AU7070887A (en) 1987-10-01
AU7028591A (en) 1991-04-18
ES2047489T3 (es) 1994-03-01
EP0244081B1 (en) 1994-01-12
EP0244081A1 (en) 1987-11-04
EP0476713A3 (en) 1992-08-05
EP0476713A2 (en) 1992-03-25
DE3788745T2 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
JPH0782996B2 (ja) 結晶の形成方法
JP2670442B2 (ja) 結晶の形成方法
US5422302A (en) Method for producing a three-dimensional semiconductor device
US5269876A (en) Process for producing crystal article
JP2596547B2 (ja) 太陽電池及びその製造方法
US5363793A (en) Method for forming crystals
EP0240309B1 (en) Method for forming crystal and crystal article obtained by said method
EP0241204B1 (en) Method for forming crystalline deposited film
JP2670453B2 (ja) 結晶の形成方法
JP2695413B2 (ja) 結晶基材の製造方法
JP2651144B2 (ja) 結晶基材の製造方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JP2659745B2 (ja) ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
JP2592832B2 (ja) 結晶の形成方法
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
JPS6344720A (ja) 結晶性堆積膜の形成方法
JP2659746B2 (ja) ▲ｉｉ▼−▲ｖｉ▼族化合物結晶物品およびその形成方法
JPH02191321A (ja) 結晶の形成方法
JP2515301B2 (ja) 半導体装置の製造方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JPS63239187A (ja) 結晶物品
JPH04219392A (ja) 結晶の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term