JPS63237517A - ３−５族化合物膜の選択形成方法 - Google Patents

３−５族化合物膜の選択形成方法

Info

Publication number
JPS63237517A
JPS63237517A JP62071989A JP7198987A JPS63237517A JP S63237517 A JPS63237517 A JP S63237517A JP 62071989 A JP62071989 A JP 62071989A JP 7198987 A JP7198987 A JP 7198987A JP S63237517 A JPS63237517 A JP S63237517A
Authority
JP
Japan
Prior art keywords
iii
compound film
film
nucleation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62071989A
Other languages
English (en)
Inventor
Hiroyuki Tokunaga
博之 徳永
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62071989A priority Critical patent/JPS63237517A/ja
Priority to CA000562508A priority patent/CA1339909C/en
Priority to DE3854407T priority patent/DE3854407T2/de
Priority to EP88302746A priority patent/EP0288166B1/en
Publication of JPS63237517A publication Critical patent/JPS63237517A/ja
Priority to US08/143,247 priority patent/US5425808A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は堆積膜の選択形成方法に係り、特にＩＩＩ　−
Ｖ族化合物の堆積膜を自己整合的に形成する選択形成方
法に関する。
本発明による堆積膜の選択形成方法は、例えば半導体集
積回路、光集積回路等に使用される薄膜の作製に適用さ
れる。
［従来の技術］ 第４図は、従来のフォトリソグラフィによる薄膜形成方
法を示す工程図である。
まず、第４図（Ａ）に示すような均一な組成の材料種か
ら成る基板１を洗浄し、続いて、種々の薄膜堆積法（真
空蒸着法、スパッタリング法、プラズマ放電法、ＭＢＥ
法、ＣＶＤ法等）によって基板１の全面に薄膜２を堆積
させる［同図（Ｂ）］。
続いて、薄膜２上にフォトレジスト３を塗布し［同図（
Ｃ）］、所望パターンのフォトマスクを用いてフォトレ
ジスト３を感光させ、現像によってフォトレジスト３を
部分的に除去する［同図（Ｄ）１゜残留しているフォト
レジスト３をマス°りとして、薄膜２をエツチングし、
所望パターンの薄膜２を形成する［同図（Ｅ）］。
このようなフォトリソグラフィ工程を繰返すことで、所
望パターンの薄膜を積層し、集積回路を構成する。その
際、各層の薄膜の位置合せが素子の特性にとって極めて
重要な要因となる。特に、超ＬＳＩのようにサブミクロ
ンの精度が要求される場合では、位置合せとともに各層
の薄膜の形状の精度も極めて重要となる。
しかしながら、上記従来の薄膜形成方法では、必要なフ
ォトマスクの位置合せを精度良く行うことが困難であり
、またエツチングにより所望パターンの薄膜を形成して
いるために、形状の精度も不十分である。
第５図は、従来のリフトオフを用いた薄膜形成方法を示
す工程図である。
まず、基板１にフォトレジスト４を塗布し［第５図（Ａ
）］、フォトリソグラフィにより所望パターンのフォト
レジスト４を除去する［同図（Ｂ）］。
続いて、薄膜堆積法により薄膜５を堆積させ［同図（Ｃ
）】、残留フォトレジスト４を溶解除去する。これによ
って残留フォトレジスト４上の薄膜が同時に除去され、
所望パターンの薄膜５が形成される。以上の工程を繰返
して集積回路が構成される。
しかしながら、このような薄膜形成方法は、フォトレジ
スト上に薄膜の形成を行うために、フォトレジストの耐
用温度以下で薄膜の堆積を行う必要があり、堆積法が大
きく制約される。また、フォトレジストを除去する際に
、残留する薄膜の形状が影響を受けるために、形状の精
度が不十分となる。また、薄膜の側壁部や内部がフォト
レジストの成分であるカーボン等によって汚染される可
能性が高い等の問題点も有している。
また、選択堆積法としては、単結晶基板を部分的に非晶
質薄膜で覆い、単結晶基板の露出部分にのみ基板材料と
同一の材料を選択的にエピタキシャル成長させる方法が
知られている。例えば、シリコン単結晶基板を部分的に
シリコン酸化物でてって選択的にシリコンを成長させる
選択エピタキシャル成長（ＳＥＧ）法（Ｂ、Ｄ、Ｊｏｙ
ｃｅ　＆　Ｊ、Ａ、Ｂａ１ｄｒｅｙ。
Ｎａｔｕｒｅ　ｖｏｌ、１９５，４８５．１９６２）、
ＧａＡｓ基板を５ｉｎ２゜５ｉ３Ｎ４等の非晶質薄膜で
部分的に覆って選択的にＧａＡｓをエピタキシャル成長
させる方法（Ｐ、Ｒａ１−Ｃｈｏｕｄｈｕｒｙ　＆　Ｄ
、に、５ｃｈｒｏｄｅｒ　Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ
、　Ｓａｃ。
１１８．１０７．１９７１）等ある。
しかしながら、これらの選択堆積法は、単結晶基板の露
出表面から同種の単結晶半導体を選択的に成長させるも
のであるために、下地となる堆積面は単結晶半導体に限
定され、多結晶基板、非晶質絶縁基板には適用されない
。
［発明が解決しようとする問題点１ このように従来の堆積膜形成法は使用し得る基板が制限
され、さらに形成された堆積膜のパターンの形状、寸法
精度にも問題があった。本発明はこのような従来の問題
点を解決し、下地基板の結晶性に関係なく、基板上の任
意の部分に、任意の形状のＩＩＩ　−Ｖ族化合物膜を自
己整合的に形成する方法を提供することを目的とする。
Ｅ問題点を解決するための手段］ 上述した従来の問題点を解決するために、本発明による
ＩＩＩ　−Ｖ族化合物膜の形成方法は、核形成密度の小
さい非核形成面（ＳＮＤＳ）　と、非核形成面（ＳＮＤ
Ｓ）の核形成密度（ＮＤｓ）より大きな核形成密度（Ｎ
ＤＬ）を有する核形成面（ＳＮＤＬ）　とを有する基体
に、化合物膜形成処理を施して、核形成面（ＳＮＤＬ）
上にのみＩＩＩ　−Ｖ族化合物膜を選択形成することを
特徴とする。
［作用］ 本発明においては、核形成密度差を利用して核形成面上
にＩＩＩ　−Ｖ族化合物膜を選択的に形成するので、下
地基板は単結晶に限定されることなく、非晶質絶縁物を
使用す乞こともできる。また形成されるＩＩＩ　−Ｖ族
化合物膜のパターンは核形成面のパターンに従うので、
所望のパターンのＩＩＩ　−Ｖ　族化合物膜を形成する
ことができる。
［実施例］ 本発明が対象とするＩＩＩ　−Ｖ族化合物は２元素化合
物に限られず、３元素もしくはそれ以上の多売素ＩＩＩ
　−Ｖ族混晶化合物をも含むものである。一般に堆積膜
形成過程は次のように考えられている。
堆積面の基板が飛来する原子と異なる種類の材料、特に
非晶質材料である場合、飛来する原子は基板表面を自由
に拡散し、または再蒸発する。そして原子同志の衝突の
末、核が形成され、その自由エネルギＧの変化ΔＧが最
大となるような核（安定核）の犬ぎさｒｃ以上になると
、ΔＧは減少し、核は安定に三次元的に成長を続け、島
状となる。
核を形成することによって生ずる自由エネルギＧの変化
ΔＧは、 Ｇ＝　４πｆ（θ）（（７０ｒ２＋１／３　・ｇｖ−ｒ
’）ｆ（θ）　　＝　１／４　（２−３ｃｏｓθ十ｃｏ
ｓ２θ）ただし、ｒ：核の曲率半径 θ：核の接触角 ｇｖ：単位堆積当りの自由エネルギ ｏｏ＝核と真空間の表面エネルギ と表わされる。ΔＧの変化の様子を第６図に示す。同図
において、ΔＧが最大値であるときの安定核の曲率半径
が「Ｃである。
このように核が成長して島状になり、更に成長して島同
志が接触して綱目状に基板表面を覆い、最後に連続膜と
なって基板表面を完全に覆う。このような過程を経て基
板上に薄膜が堆積する。
上述したような堆積過程において、基板表面の単位面積
当りに形成される核の密度は、飛来原子と基板との相互
作用に大きく依存し、また温度をはじめとする堆積条件
にも大きく影響される。
そこで堆積膜の材料と基板材料との種類を適当に選択し
、また温度、圧力、ガス種等の堆積条件を適当に設定す
ることで、核形成密度（あるいは核形成速度）を決める
ことができる。従って、一種類の堆積材料を用い、上記
核形成密度が大きく異なるような多種類の基板材料から
成る堆積面に当該堆積材料を堆積させようとすると、堆
積膜は核形成密度の高低によフて選択的に形成される。
例えば、次のようにして選択的に形成される。
第１図（Δ）〜（Ｄ）は、本発明による堆積膜の選択形
成方法の概略的説明図である。
まず、堆積面を構成する二種類の材料をＡおよびＢ１堆
積材料をＣとし、ある一定の堆積条件の下で堆積材料Ｃ
の核形成密度が材料ＡおよびＢで大幅に異なるように、
上記材料Ａ、ＢおよびＣを選択する。ここでは材料Ａで
の核形成密度は十分に大きく、材料Ｂでの核形成密度は
無視できる程度に小さいとする。
第１図（＾）において、基板１上に薄膜形成法により材
料Ｂの薄膜６を堆積させ、その上に、集束イオンビーム
注入技術を用い、所望パターンで材料Ａのイオンを注入
する。
これによって同図（Ｂ）　に示すように、材料Ｂの薄膜
６に、材料Ａの領域７が所望パターンで形成される。
このように堆積面に所望パターンの材料Ａを形成する方
法としては、同図（Ｃ）に示すように、材料Ｂ上にマス
ク８を所望パターンで形成し、全面に材料Ａのイオンを
注入して同図（Ｂ）に示す堆積面を形成してもよい。
また、材料Ｂ上に材料への薄膜を形成し、材料Ａの薄膜
をフォトリソグラフィによって所望パターンに形成して
もよい。
同図（Ｂ）に示すように、堆積面が材料ＡおよびＢによ
って所望パターンで構成されると、所定の堆積条件で材
料Ｃを堆積させる。この時、材料Ｂの薄膜６上には材料
Ｃは堆積しない。
これは、材料Ｃの飛来原子が、安定核になるまでに再蒸
発してしまうか、またはＣ原子が材料Ｂと反応して蒸気
圧の高い物質が形成され、材料Ｂをエツチングするため
と考えられる。
こうして材料Ａの領域７上だけに材料Ｃが堆積し、その
結果材料Ａの領域７のパターンと同一パターンの堆積膜
９が自己整合的に形成される。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
亙直■ユ 第２図を参照して本発明の第１の実施例としてＳｔＯ，
上へのＧａＡｓ膜の形成法を説明する。
まず高融点ガラス、石英、アルミナ、セラミックスなど
からなる高温に耐える基板１上に、シラン（ＳｉＨ４）
と酸素（０２）を用いた通常のＣＶＤ　　（化学気相法
）によって、Ｓ　ｉ０２膜１０を約１０００人程度堆積
する［第２図（＾）１゜ＳｉＯ□上のＧａＡｓの核形成
密度（ＮＤ！１）は小さく、このＳｉＯ２膜ｌＯが非核
形成面（ＳＮＤＳ）となる。
次にフォトレジスト１１で所望のパターンにＳｉＯ２膜
１０の表面をマスクする［第２図（Ｂ）１゜イオンイン
プランタを用いて＾ｓ３−イオン１２を打込む、　Ａｓ
’−イオンは露出された表面にのみ打込まれる［第２図
（Ｃ）］。打込み量は１　ｘ　１０１Ｂ／　ｃｍ２以上
が望ましい。Ａｓ’−イオンの打込まれないＳｉｎ、表
面１３ではＧａＡｓの核形成密度（ＮＤｇ）は小さく、
この部分が非核形成面（５ｓｏｓ）となる。一方、＾Ｓ
３−イオンが打込まれた領域１４では非核形成面（Ｓｓ
ｏｉ）１３より大きな核形成密度（ＮＤ＋、）をもち、
この部分が核形成面（ＳＮＤＬ）　となる。
フォトレジスト１１を剥離した後、基板１をＨ２雰囲気
中で約９００℃でｌＯ分間程度熱処理し、表面を清浄化
する［第２図（Ｄ）】。
ついで基板１を６００℃に加熱しながら、基板表面にキ
ャリアガスＨ２とともにトリメチルガリウム（ＴＭＧ）
　とアルシン（ＡｓＨ３）をモル比で１：６０の比で流
し、、　ＭＯＣＶＤ　　（有機金属化学気相）法によっ
てＧａＡｓ膜を成長させる。反応圧力は２０Ｔｏｒｒと
した。
第２図（Ｅ）に示すように、ＧａＡｓ膜１５はＡｓ’−
イオンを打込んで形成した核形成面（ＳＮＯＬ）　１４
上にのみ形成され、非核形成面（ＳＭＤＩ＋）　１３す
なわちＡｓ’−イオンの打込まれていないＳｉＯ２表面
上にはＧａＡｓ膜は形成されなかった。
従って、Ａｓ３−イオンを所望のパターンで打込むこと
によって、非晶質の絶縁体である５ｉｏ２上に任意の形
状、寸法のＧａＡｓ膜を選択的に形成することができる
。
基板温度は６００〜６５０℃１反応正６５０℃〜５゜Ｔ
ｏｒｒの範囲で膜形成は可能である。
罠直■ユ 第３図は本発明の他の実施例の成膜工程を説明する図で
ある。
まず実施例１と同様に、高融点ガラス、石英。
アルミナ、セラミックスなどからなる高温に耐える基板
１の表面に、５ｉｔ（４と０２を用いたＣＶｔ１法によ
ってＳｉＯ２膜１０を１０００人程度堆積する［第３図
（Ａ）］。
次に、アーク放電型イオンブレーティング装置を用いて
、５ｉｎ２膜１０上にＡｊ１２０３膜を堆積する。
装置内を１０−’Ｔｏｒｒまで排気した後、０２ガスを
１〜３　Ｘ　１０−’Ｔｏｒｒまで導入し、イオン化電
極５０■、基板電位−５０ｖ、出力５００Ｗで、４００
℃に加熱した基板上にＡｕｚＯ５膜１６を約１６０人堆
積する［第３図（Ｂ）１゜ フォトレジスト１７で所定のパターンにＡｊ２２０３膜
１６上をマスクし、Ｈ３ＰＯ４：　ＨＮＯ３：　ＣＨ３
ＣＯ０Ｈ：ＬＯ＝１８二１：２：１の溶液で八Ｊ２ｚＯ
ｓｌｌ！の露出されている部分をエツチングする［第３
図（Ｃ）】。
この時、基板を４０上程度に加熱することが望ましい。
フォトレジスト１７を剥離した後、基板１をＨ２雰囲気
中で約９００℃でｌＯ分間程度熱処理し、表面を清浄化
する［第３図（０）１゜５１０２表面１０ではＧａＡｓ
の核形成密度（ＮＤＳ）は小さく、この部分が非核形成
面（ＳＮＤＳ）　となる。一方、ＡＩＬ２（ｈｆｅは非
核形成面（ＳＮｏｓ）　１０より大きな核形成密度（Ｎ
ＤＬ）をもち、この部分が核形成面（ＳＮＤＬ）　とな
る。
ついで基板１を６００℃に加熱しながら、基板表面にキ
ャリアガスＨ２とともにトリメチルガリウム（ＴＭＧ）
　とアルシン（ＡＳＨ３）をモル比で１：６０の比で流
し、ＭＯＣＶＤ　　（有機金属化学気相）法によってＧ
ａＡｓ膜を成長させる。反応圧力は２０Ｔｏｒｒとした
。第３図（Ｅ）　に示すように、ＧａＡｓ膜１５はＡｌ
２２０３核形成面（ＳＮＤＬ）１６上にのみ形成され、
非核形成面（ＳＮｏｓ）１０すなわちＳｉｎ、表面上に
はａａＡｓｎ％は形成されない。
従って、この実施例の方法によっても、非晶質絶縁体で
ある５ｉｎ２上に任意の形状、寸法のＧａＡｓｔｌ眞を
選択的に形成することができる。温度および圧力の条件
は実施例１で述べたと同様に広げてもさしつかえない。
夫族■ユ ＳｉＯ２上にＧａＡｌ１八ｓ混晶ＩＩＩ　−Ｖ族化合物
膜を選択的に形成した。
実施例１と同様にして、基板１上に５ｉｎ４と０□を用
いたＣＶＤ法によってＳｉＯ２膜を約１０００人堆積し
た後、フォトレジストで所望のパターンに表面をマスク
し、イオンプランタ−を用いてＡｓ’−イオンを露出し
ティる５ｔ（ｈ中ニＩ　Ｘ　ＩＱＩＳ／　ｃｍ２以上打
込む。
ついでレジスト膜を剥離し、基板を１１．雰囲気中で約
９００℃１０分間程度熱処理して表面を清浄化する。
ＧａＡｌ２＾Ｓ混晶に対してもＡｓ３−イオンの打込ま
れないＳｉＯ２部分は小さい核形成密度（ＮＤｓ）をも
ち、非核形成面（ＳＭＤＩ＋）　となる。一方、＾Ｓ３
″イオンが打込まれた部分はより大きな核形成密度（Ｎ
ＤＬ）を有し、核形成面（ＳＮＯＬ）となる。
このように核形成密度差（△ＮＤ）を有する核形成面（
ＳＮＤＬ）　と非核形成面（ＳＮＤＳ）が存在する表面
上に、キャリアガスとして１１２を用い、ＴＭＧとトリ
メチルアルミニウム （ＴＭＧ＋ＴＭＡ党）；八ＳＨ３の比を１＝１５（モル
比）として流した。基板温度は８００℃，反応圧力は２
０Ｔｏｒｒとした。（ＴＭＧ＋ＴＭＡ立）　：ＡＳＨ，
の比は１：１０〜２０，基板温度は６５０〜８５０℃，
圧力は１０〜５０Ｔｏｒｒの範囲で膜形成が可能である
。第２図（Ｅ）に示したと同様に、Ａｓ’−イオンを打
込んで形成した核形成面（ＳＮＯＬ）上のみに選択的に
３元液晶ＩＩＩ　−　Ｖ族化合物Ｇａ／４２　ＡｓＩｌ
ｌｊが形成された。
ＧａＡｌＡｓにおけるＧａとＡｓの比は反応ガスＴＭＧ
とＴＭＡ　ｊ２の比を変えることによって任意に制御す
ることができる。
以上の実施例に示したように、本発明によれば、Ｉｌｌ
　−　Ｖ族化合物半導体膜をエツチングすることなく、
大きな核形成密度（ＮＤＬ）を有する核形成面（ＳＮＤ
Ｌ）を所望のパターンに形成し、そのパターンに従った
化合物半導体膜を形成することができる。
以上の実施例においては、ＣＶＤ法によってＳｉｎ。
膜を形成する例を示したが、スパッタ法によってＳｉＯ
２膜を形成することもできる。ざらに表面をよく平坦化
した石英そのものを堆積面として用いることもできる。
核形成面（ＳＮＤＬ）を形成するために打込まれるイオ
ン種としては、ΔＳ３−イオンだけでなく、ＩＩＩ族元
素のイオン、Ｖ族元素のイオン、さらにＩＩ族元素のイ
オンや■族元素のイオンを用いることもできる。
ＩＩＩ　−Ｖ族化合物としては、反応ガスとしてトリメ
チルインジウムＩｎ　（ＣＨ３）　３とホスフィンＩ’
Ｈ３を用いてｒｎＰ膜を、トリメチルアルミニウムＡ℃
（ＣＨ３）ｉとスチビン５ｂｌ−１３を用いてへｆＬｓ
ｂ膜を非晶質基板の上に選択形成させることができる。
上述した核反応ガスの組合せによってＧａＰ、　ＧａＳ
ｂ、　ＩｎＡｓ。
ＩｎＳｂ、Ａ、９＾ｓ、Ａｌ２　Ｐ膜を選択形成させる
ことができ、さらに任意の組合せの混晶ＩＩＩ　−Ｖ族
化合物膜を選択形成させることかできる。
また、ＩＩＩ族元素の反応ガスとしては上述したメチル
基を有する化合物に限られず、トリエチルガリウムＧａ
（Ｃ２Ｈ５）ｉ　、トリプロピルインジウムＩｎ　（Ｃ
３Ｈ７）　３．　　トリブチルガリウムＧａ　（Ｃ４Ｈ
９）　ｓ　、　　トリイソブチルアルミニウムＡＪｌ（
にＨ３）　２［；１１（：）１２などのエチル基、プロ
ピル基、ブチル基、イソブチル基を有する化合物を用い
ることもできる。
混晶化合物半導体を、実施例２と同様に５ｉｎ２上に設
けたＡｌ２２０３を核形成面（ＳＮＤＬ）　として、そ
の上に選択形成できることは言うまでもない。
さらに上述した各実施例においては、ＧａＡｓおよびＧ
ａＡｌ１＾Ｓ膜の選択形成の工程にＭＯＣＶＤ法を用い
た例を示したが、本発明のＩＩＩ　−Ｖ族化合物膜の選
択形成はＭＢＥ　　（分子線エピタキシ）法等を用いて
も全く同じ原理で行うことができる。
［発明の効果コ 以上詳細に説明したように、本発明によるＩＩＩ　−Ｖ
族化合物膜の選択形成方法は、ＩＩＩ　−Ｖ族化合物の
堆積面材料の種類による核形成密度差（八ＮＤ）を利用
して、所望パターンの堆積膜を自己整合的に形成できる
ために、所望パターンの堆積膜が高精度に形成でき、特
に高集積回路を構成する上で極めて有利である。さらに
、堆積面の材料を単結晶だけに限定する必要はなく、核
形成密度差を有する核形成面／形成ｌ材料（ＭＬ）と非
核形成面２形成２材料（ＭＳ）とを選択することで、非
晶質絶縁物上にもＩＩＩ　−Ｖ族化合物の堆積膜を選択
的に高精度で形成できる。
特に、化学的エツチングによる影響が大きい化合物半導
体の場合、膜そのものをエツチングすることなしにパタ
ーンを形成できるので、作られた膜の化学的安定性を高
く保つことが可能になる。
【図面の簡単な説明】
第１図は本発明による堆積膜の選択形成方法の概略図、 第２図はＧａＡｓ膜の選択形成の一実施例を示す工程図
、 第３図はＧ　ａ　Ａ　ｓ　ｌｉの選択形成の他の実施例
を示す工程図、 第４図は従来のフォトリソグラフィによる薄膜形成方法
を示す工程図、 第５図は従来のりフトオフを用いた薄膜形成方法を示す
工程図、 第６図は自由エネルギＧの変化ΔＧと核の半径との関係
を示す線図である。 １・・・基板、 ２・・・薄膜、 ３・・・フォトレジスト、 ４・・・フォトレジスト、 ６・・・材料Ｂの薄膜、 ７・・・材料Ａの領域、 ８…マスク、 ９・・・材料Ｃの堆積膜、 ｌＯ・・・５ｔ（ｈ膜、 １１１０．フォトレジスト、 １２・・・へＳ３−イオン、 １３・・・非核形成面（ＳＮｏｓ）、 １４・・・核形成面（ＳＮＤＬ）、 １５＝・ＧａＡｓ膜、 １訃・・へ立、０３膜（核形成面）、 １７１４．フォトレジスト。 〜１−　　　　　　　　　　　　　　　　　　　　　　
　　　〜Ｉ第２図 第３図 第５図

Claims (1)

  1. 【特許請求の範囲】 １）核形成密度の小さい非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）
    と、該非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の核形成密度（Ｎ
    Ｄ＿Ｓ）より大きな核形成密度（ＮＤ＿Ｌ）を有する核
    形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）とを有する基体に、化合物膜
    形成処理を施して、前記核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）上
    にIII−Ｖ族化合物膜を選択的に形成することを特徴と
    するIII−Ｖ族化合物膜の選択形成方法。 ２）前記III−Ｖ族化合物膜が二元系III−Ｖ族化合物膜
    であることを特徴とする特許請求の範囲第１項記載のI
    II−Ｖ族化合物膜の選択形成方法。 ３）前記III−Ｖ族化合物膜が三元系以上の多元系混晶
    III−Ｖ族化合物膜であることを特徴とする特許請求の
    範囲第１項記載のIII−Ｖ族化合物膜の選択形成方法。 ４）前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の一部にイオン
    打込みによって核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）を形成する
    ことを特徴とする特許請求の範囲第１項ないし第３項の
    いずれかの項に記載のIII−Ｖ族化合物膜の選択形成方
    法。 ５）前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の一部に大きな
    核形成密度（ＮＤ＿Ｌ）を有する核形成面形成物質を堆
    積して核形成面とすることを特徴とする特許請求の範囲
    第１項ないし第３項のいずれかの項に記載のIII−Ｖ族
    化合物膜の選択形成方法。 ６）前記非核形成面が非晶質絶縁体であることを特徴と
    する特許請求の範囲第１項ないし第５項のいずれかの項
    に記載のIII−Ｖ族化合物膜の選択形成方法。 ７）前記非晶質絶縁体がＳｉＯ＿２であることを特徴と
    する特許請求の範囲第６項記載のIII−Ｖ族化合物膜の
    選択形成方法。 ８）前記非核形成面がＳｉＯ＿２であり、前記核形成面
    がＡｌ＿２Ｏ＿３であることを特徴とする特許請求の範
    囲第５項記載のIII−Ｖ族化合物膜の選択形成方法。 ９）前記化合物膜形成処理がＭＯＣＶＤ法であることを
    特徴とする特許請求の範囲第１項ないし第８項のいずれ
    かの項に記載のIII−Ｖ族化合物膜の選択形成方法。
JP62071989A 1987-03-26 1987-03-26 ３−５族化合物膜の選択形成方法 Pending JPS63237517A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62071989A JPS63237517A (ja) 1987-03-26 1987-03-26 ３−５族化合物膜の選択形成方法
CA000562508A CA1339909C (en) 1987-03-26 1988-03-25 Process for selective formation of iii -v group coumpound film
DE3854407T DE3854407T2 (de) 1987-03-26 1988-03-28 Verfahren zur selektiven Herstellung von III-V Halbleiterschichten.
EP88302746A EP0288166B1 (en) 1987-03-26 1988-03-28 Process for selective formation of III - V group compound film
US08/143,247 US5425808A (en) 1987-03-26 1993-10-29 Process for selective formation of III-IV group compound film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62071989A JPS63237517A (ja) 1987-03-26 1987-03-26 ３−５族化合物膜の選択形成方法

Publications (1)

Publication Number Publication Date
JPS63237517A true JPS63237517A (ja) 1988-10-04

Family

ID=13476382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62071989A Pending JPS63237517A (ja) 1987-03-26 1987-03-26 ３−５族化合物膜の選択形成方法

Country Status (5)

Country Link
US (1) US5425808A (ja)
EP (1) EP0288166B1 (ja)
JP (1) JPS63237517A (ja)
CA (1) CA1339909C (ja)
DE (1) DE3854407T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243200A (en) * 1990-11-22 1993-09-07 Canon Kabushiki Kaisha Semiconductor device having a substrate recess forming semiconductor regions
JP2008219025A (ja) * 2002-12-05 2008-09-18 Ngk Insulators Ltd 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975299A (en) * 1989-11-02 1990-12-04 Eastman Kodak Company Vapor deposition process for depositing an organo-metallic compound layer on a substrate
JP3007971B1 (ja) * 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
US6680229B2 (en) * 2001-01-26 2004-01-20 Micron Technology, Inc. Method for enhancing vertical growth during the selective formation of silicon, and structures formed using same
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US8969181B2 (en) * 2011-04-11 2015-03-03 Varian Semiconductor Equipment Associates, Inc. Method for epitaxial layer overgrowth
US9754791B2 (en) 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196542A (en) * 1981-05-28 1982-12-02 Fujitsu Ltd Semiconductor integrated circuit device and manufacture thereof
JPS59167028A (ja) * 1983-03-11 1984-09-20 Mitsubishi Electric Corp 化合物半導体集積回路装置の製造方法
JPS61284913A (ja) * 1985-06-10 1986-12-15 Furukawa Electric Co Ltd:The ＧａＡｓの選択エピタキシヤル成長方法
JPS6262581A (ja) * 1985-09-12 1987-03-19 Furukawa Electric Co Ltd:The 半導体発光装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US3764409A (en) * 1969-09-29 1973-10-09 Hitachi Ltd Method for fabricating a semiconductor component for a semiconductor circuit
DE2151346C3 (de) * 1971-10-15 1981-04-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
US3885061A (en) * 1973-08-17 1975-05-20 Rca Corp Dual growth rate method of depositing epitaxial crystalline layers
US4333792A (en) * 1977-01-03 1982-06-08 Massachusetts Institute Of Technology Enhancing epitaxy and preferred orientation
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates
US4174422A (en) * 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4216037A (en) * 1978-01-06 1980-08-05 Takashi Katoda Method for manufacturing a heterojunction semiconductor device by disappearing intermediate layer
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
JPS5928327A (ja) * 1982-08-09 1984-02-15 Nippon Telegr & Teleph Corp <Ntt> 単結晶半導体膜形成法
US4479847A (en) * 1981-12-30 1984-10-30 California Institute Of Technology Equilibrium crystal growth from substrate confined liquid
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4670088A (en) * 1982-03-18 1987-06-02 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
JPS58199537A (ja) * 1982-05-14 1983-11-19 Matsushita Electric Ind Co Ltd 高抵抗半導体層の製造方法
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4467521A (en) * 1983-08-15 1984-08-28 Sperry Corporation Selective epitaxial growth of gallium arsenide with selective orientation
US4470192A (en) * 1983-08-22 1984-09-11 Rockwell International Corporation Method of selected area doping of compound semiconductors
JPS60138918A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
US4588447A (en) * 1984-06-25 1986-05-13 Rockwell International Corporation Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
US4657603A (en) * 1984-10-10 1987-04-14 Siemens Aktiengesellschaft Method for the manufacture of gallium arsenide thin film solar cells
US4587717A (en) * 1985-05-02 1986-05-13 Xerox Corporation LED printing array fabrication method
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
CA1331950C (en) * 1987-03-26 1994-09-13 Hiroyuki Tokunaga Iii - v group compound crystal article and process for producing the same
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196542A (en) * 1981-05-28 1982-12-02 Fujitsu Ltd Semiconductor integrated circuit device and manufacture thereof
JPS59167028A (ja) * 1983-03-11 1984-09-20 Mitsubishi Electric Corp 化合物半導体集積回路装置の製造方法
JPS61284913A (ja) * 1985-06-10 1986-12-15 Furukawa Electric Co Ltd:The ＧａＡｓの選択エピタキシヤル成長方法
JPS6262581A (ja) * 1985-09-12 1987-03-19 Furukawa Electric Co Ltd:The 半導体発光装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243200A (en) * 1990-11-22 1993-09-07 Canon Kabushiki Kaisha Semiconductor device having a substrate recess forming semiconductor regions
US5602057A (en) * 1990-11-22 1997-02-11 Canon Kabushiki Kaisha Process of making a semiconductor device using crystal growth by a nucleation site in a recessed substrate and planarization
JP2008219025A (ja) * 2002-12-05 2008-09-18 Ngk Insulators Ltd 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法

Also Published As

Publication number Publication date
DE3854407D1 (de) 1995-10-12
CA1339909C (en) 1998-06-16
EP0288166A2 (en) 1988-10-26
US5425808A (en) 1995-06-20
EP0288166B1 (en) 1995-09-06
DE3854407T2 (de) 1996-03-07
EP0288166A3 (en) 1989-10-04

Similar Documents

Publication Publication Date Title
US5363793A (en) Method for forming crystals
JPS63237517A (ja) ３−５族化合物膜の選択形成方法
JP3007971B1 (ja) 単結晶薄膜の形成方法
JPH03132016A (ja) 結晶の形成方法
US5334864A (en) Process for selective formation of II-VI group compound film
US5100691A (en) Process for selective formation of ii-vi group compound flim
US5718761A (en) Method of forming crystalline compound semiconductor film
US5296087A (en) Crystal formation method
JP2528912B2 (ja) 半導体成長装置
JP2577544B2 (ja) 半導体装置の製造方法
JP3577880B2 (ja) ３−５族化合物半導体の製造方法
AU615469B2 (en) Crystal growth method
JP2659745B2 (ja) ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
JPH0267723A (ja) 化合物半導体薄膜の製造方法
JP2569140B2 (ja) 結晶性化合物半導体膜の形成方法
JPH04130717A (ja) 結晶の形成方法
CN115662884A (zh) 基于全HVPE工艺二次生长的GaN结势垒肖特基二极管及其制备方法
JPH0575163A (ja) 半導体装置の製造方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPH0419700B2 (ja)
JPS6134930A (ja) 選択型結晶の成長方法
CN115662885A (zh) 基于全HVPE工艺生长的GaN肖特基二极管及其制备方法
JPH04303923A (ja) 半導体の埋め込み選択成長法
JP2569141B2 (ja) 結晶形成方法
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法