JPH078137B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH078137B2 JPH078137B2 JP33650390A JP33650390A JPH078137B2 JP H078137 B2 JPH078137 B2 JP H078137B2 JP 33650390 A JP33650390 A JP 33650390A JP 33650390 A JP33650390 A JP 33650390A JP H078137 B2 JPH078137 B2 JP H078137B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pulse
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御装置から到来するスイッチング同期用にパ
ルスについて、パルスが存在する時と、しない時との両
者について電力変換効率を良好に維持できるスイッチン
グ電源回路に関する。
ルスについて、パルスが存在する時と、しない時との両
者について電力変換効率を良好に維持できるスイッチン
グ電源回路に関する。
第３図は複数のスイッチング電源回路を制御装置、即ち
制御ユニットにより制御することの構成を示す図であ
る。第３図において、１は制御ユニット、2-1,2-2は同
期パルス伝送線、3-1,3-2は電圧調整信号伝送線、4-1,4
-2は全スイッチング電源回路の共通直流出力端子、5,6
…ｎは第１電源ユニット、第２電源ユニット…第ｎ電源
ユニットで夫々スイッチング電源回路に相当する。11〜
22は該第１電源ユニット５の構成要素を示し、11は直流
電源、12はスイッチ素子、13は変圧器、14は整流平滑回
路、15は出力電圧可変用抵抗素子で、固定抵抗素子15-
1,15-3及び可変抵抗素子15-2から成る。16は基準電圧源
を示し電圧をVRとするもの、17は切換スイッチ、18は比
較増幅器、19は同期回路、20は三角波発振回路、21は波
形比較器、22はスイッチ素子の駆動回路を示す。
制御ユニットにより制御することの構成を示す図であ
る。第３図において、１は制御ユニット、2-1,2-2は同
期パルス伝送線、3-1,3-2は電圧調整信号伝送線、4-1,4
-2は全スイッチング電源回路の共通直流出力端子、5,6
…ｎは第１電源ユニット、第２電源ユニット…第ｎ電源
ユニットで夫々スイッチング電源回路に相当する。11〜
22は該第１電源ユニット５の構成要素を示し、11は直流
電源、12はスイッチ素子、13は変圧器、14は整流平滑回
路、15は出力電圧可変用抵抗素子で、固定抵抗素子15-
1,15-3及び可変抵抗素子15-2から成る。16は基準電圧源
を示し電圧をVRとするもの、17は切換スイッチ、18は比
較増幅器、19は同期回路、20は三角波発振回路、21は波
形比較器、22はスイッチ素子の駆動回路を示す。
該第２電源ユニット６乃至該第ｎ電源ユニットｎは、そ
れぞれ該第１電源ユニット５と同一の構成であって、且
つ該第１電源ユニット５と共に該制御ユニットから共通
的に制御されている。又それらの出力側は該端子4-1,4-
2に接続される負荷（図示せず）に対し全て並列接続さ
れている。そのため該制御ユニット１から各電源ユニッ
ト5,6…ｎに対し一対の該同期パルス伝送線2-1,2-2と、
一対の該電圧調整信号線3-1,3-2とが接続されている。
同期パルスは各電源ユニットの三角波発振回路20を同期
発振させるために使用され、該電圧調整信号伝送線3-1,
3-2は各電源ユニットの出力電圧をバランスさせるため
に、出力電圧を微調整することに使用している。各電源
ユニット間に発振周波数のずれがあると、出力電圧にビ
ート（唸り）を生じハンチングを起こすことがある。そ
のため電源ユニットにおいては該同期パルス伝送線2-1,
2-2を介して取り込んだパルスを該同期回路19によって
波形整形し、パルス立上りの時刻に該三角波発振回路20
において三角波の発振を開始させて、三角波形を立上げ
させる。コンデンサなどの電荷蓄積手段が充分に電荷を
蓄積したことを検知して、三角波は立下がる。後述する
該比較増幅器18の出力と三角波形とを該波形比較器21で
比較し、例えば所定値に達するまでの時間だけ該比較増
幅器18の出力を得て、該駆動回路22を駆動する。該駆動
回路22の出力は同期パルスに同期した信号であるから、
該スイッチ素子12をオン・オフさせる。その繰り返しに
より所定電圧が該変圧器13の出力に得られる。該変圧器
13の出力は該整流平滑回路14により直流とされ、該出力
端子4-1,4-2に達し、出力電圧V0が得られる。
れぞれ該第１電源ユニット５と同一の構成であって、且
つ該第１電源ユニット５と共に該制御ユニットから共通
的に制御されている。又それらの出力側は該端子4-1,4-
2に接続される負荷（図示せず）に対し全て並列接続さ
れている。そのため該制御ユニット１から各電源ユニッ
ト5,6…ｎに対し一対の該同期パルス伝送線2-1,2-2と、
一対の該電圧調整信号線3-1,3-2とが接続されている。
同期パルスは各電源ユニットの三角波発振回路20を同期
発振させるために使用され、該電圧調整信号伝送線3-1,
3-2は各電源ユニットの出力電圧をバランスさせるため
に、出力電圧を微調整することに使用している。各電源
ユニット間に発振周波数のずれがあると、出力電圧にビ
ート（唸り）を生じハンチングを起こすことがある。そ
のため電源ユニットにおいては該同期パルス伝送線2-1,
2-2を介して取り込んだパルスを該同期回路19によって
波形整形し、パルス立上りの時刻に該三角波発振回路20
において三角波の発振を開始させて、三角波形を立上げ
させる。コンデンサなどの電荷蓄積手段が充分に電荷を
蓄積したことを検知して、三角波は立下がる。後述する
該比較増幅器18の出力と三角波形とを該波形比較器21で
比較し、例えば所定値に達するまでの時間だけ該比較増
幅器18の出力を得て、該駆動回路22を駆動する。該駆動
回路22の出力は同期パルスに同期した信号であるから、
該スイッチ素子12をオン・オフさせる。その繰り返しに
より所定電圧が該変圧器13の出力に得られる。該変圧器
13の出力は該整流平滑回路14により直流とされ、該出力
端子4-1,4-2に達し、出力電圧V0が得られる。
尚、出力電圧V0を一定に保つために、該比較増幅器18を
使用する。即ち出力電圧V0に比例する電圧を該抵抗素子
15から取り出し、通常は該基準電圧源16の電圧VRと比較
する。該比較増幅器18は図示しない負帰還接続がなされ
ているため、−端子と＋端子の電圧か等しくさせるよう
に該比較増幅器18の出力を得て、帰還増幅動作をしてい
る。該比較増幅器18の出力は前述のように該波形比較器
21に印加される。従って出力電圧を意図的に調整するた
めには、該電圧源16の電圧源VRを変化させて行う。
使用する。即ち出力電圧V0に比例する電圧を該抵抗素子
15から取り出し、通常は該基準電圧源16の電圧VRと比較
する。該比較増幅器18は図示しない負帰還接続がなされ
ているため、−端子と＋端子の電圧か等しくさせるよう
に該比較増幅器18の出力を得て、帰還増幅動作をしてい
る。該比較増幅器18の出力は前述のように該波形比較器
21に印加される。従って出力電圧を意図的に調整するた
めには、該電圧源16の電圧源VRを変化させて行う。
以上の説明における同期パルスと該三角波発振回路20の
出力波形について第４図により更に説明する。第４図Ａ
は同期パルス波形を示し、繰り返し周期をＴとする。第
４図Ｂは同期パルスによって同期発振した三角波形を示
す。発振回路の動作は、第４図Ａに示す同期パルスの立
上りに同期して三角波形が発振しているため、三角波の
発振時間T1がパルス周期Ｔよりも短くなり、 Ｔ＝T1＋T2 の関係がある。T2は三角波形が発振しない時間を示す。
同期パルスによって三角波が発振しているとき、何等か
の理由でパルスが伝送されなくなったり、或いは電源ユ
ニットを単独運転することで同期信号を入力させないと
きは、三角波が連続的に発振し、自走発振状態に戻る。
三角波の発振時間T1は常に一定である。スイッチング電
源回路のうち特にフォワード方式による回路では使用す
る変圧器の飽和による悪影響を防止するため、スイッチ
ング素子の駆動パルスについてデューティ比の最大値を
設定している。そのため第３図における該波形比較器21
に印加する信号VDの最大値を設けている。その時は該比
較増幅器18の出力を直接VDとはせずに、電圧VDの電圧源
の出力と該比較増幅器18の出力とをオアゲートに印加
し、その出力を該波形比較器21に印加する。そのため該
比較増幅器18の出力がVDを下回ったときは、VDの電圧が
該波形比較器21に印加されるようになる。そのため第４
図Ｂに示すように発振三角波形に対し制限電圧VDの値が
保たれるから、波形比較器21の出力波形T3は、第４図Ｃ
に示す波形となる。即ち、自走状態で見ると、デューテ
ィ比１がT3/T1、同期発振状態で見るとデューティ比２
がT3/（T1＋T2）となって、デューティ比１＞デューテ
ィ比２である。
出力波形について第４図により更に説明する。第４図Ａ
は同期パルス波形を示し、繰り返し周期をＴとする。第
４図Ｂは同期パルスによって同期発振した三角波形を示
す。発振回路の動作は、第４図Ａに示す同期パルスの立
上りに同期して三角波形が発振しているため、三角波の
発振時間T1がパルス周期Ｔよりも短くなり、 Ｔ＝T1＋T2 の関係がある。T2は三角波形が発振しない時間を示す。
同期パルスによって三角波が発振しているとき、何等か
の理由でパルスが伝送されなくなったり、或いは電源ユ
ニットを単独運転することで同期信号を入力させないと
きは、三角波が連続的に発振し、自走発振状態に戻る。
三角波の発振時間T1は常に一定である。スイッチング電
源回路のうち特にフォワード方式による回路では使用す
る変圧器の飽和による悪影響を防止するため、スイッチ
ング素子の駆動パルスについてデューティ比の最大値を
設定している。そのため第３図における該波形比較器21
に印加する信号VDの最大値を設けている。その時は該比
較増幅器18の出力を直接VDとはせずに、電圧VDの電圧源
の出力と該比較増幅器18の出力とをオアゲートに印加
し、その出力を該波形比較器21に印加する。そのため該
比較増幅器18の出力がVDを下回ったときは、VDの電圧が
該波形比較器21に印加されるようになる。そのため第４
図Ｂに示すように発振三角波形に対し制限電圧VDの値が
保たれるから、波形比較器21の出力波形T3は、第４図Ｃ
に示す波形となる。即ち、自走状態で見ると、デューテ
ィ比１がT3/T1、同期発振状態で見るとデューティ比２
がT3/（T1＋T2）となって、デューティ比１＞デューテ
ィ比２である。
一般に該変圧器13について、その一次・二次の捲線比は
できるだけ小さい値とすることが、一次電流が小さくな
って交換効率が上昇する。そのためには第４図Ｃに最大
デューティ比として示すパルス幅T3の信号を大きな値、
即ちデューティ比の値をできるだけ大きく設定すること
が良い。
できるだけ小さい値とすることが、一次電流が小さくな
って交換効率が上昇する。そのためには第４図Ｃに最大
デューティ比として示すパルス幅T3の信号を大きな値、
即ちデューティ比の値をできるだけ大きく設定すること
が良い。
上記の従来技術に示す構成ではパルス幅を大きく採るた
め、自走状態に合わせて変圧器を設計すると、同期発振
状態のとき得られるデューティ比が小さく最大出力が得
られなくなる。逆に同期発振状態に合わせて変圧器を設
定すると、自走状態のとき一次電流が過大となって変圧
器が飽和することとなった。従って、従来技術では自走
・同期発振の両状態に同時に適合するように変圧器の設
定を行うことができず、最良効率を得ることができなか
った。
め、自走状態に合わせて変圧器を設計すると、同期発振
状態のとき得られるデューティ比が小さく最大出力が得
られなくなる。逆に同期発振状態に合わせて変圧器を設
定すると、自走状態のとき一次電流が過大となって変圧
器が飽和することとなった。従って、従来技術では自走
・同期発振の両状態に同時に適合するように変圧器の設
定を行うことができず、最良効率を得ることができなか
った。
本発明は前述の従来の欠点を改善し、同期パルスの存在
・不存在に拘らず、スイッチング素子を好適に駆動する
ためのパルス波形デューティ比を大きく選定できるよう
にしたスイッチング電源回路を提供することにある。
・不存在に拘らず、スイッチング素子を好適に駆動する
ためのパルス波形デューティ比を大きく選定できるよう
にしたスイッチング電源回路を提供することにある。
本発明は、前述の目的を達成するためになされたスイッ
チング電源回路を提供するもので、制御装置からの同期
パルスに同期した周期で直流をスイッチングして、得ら
れた交流を整流し、整流出力の一方端に制御電圧を印加
して直流出力電圧を制御するスイッチング電源回路にお
いて、伝送された同期パルスの有無を検出するパルス検
出器と、該パルス検出器出力によって開閉されるスイッ
チと、該スイッチと直列接続された抵抗素子とを具備
し、該スイッチ・抵抗素子の直列回路を、直流をスイッ
チングする素子を駆動するための波形比較器に対する電
圧印加回路に挿入したことを特徴とする。
チング電源回路を提供するもので、制御装置からの同期
パルスに同期した周期で直流をスイッチングして、得ら
れた交流を整流し、整流出力の一方端に制御電圧を印加
して直流出力電圧を制御するスイッチング電源回路にお
いて、伝送された同期パルスの有無を検出するパルス検
出器と、該パルス検出器出力によって開閉されるスイッ
チと、該スイッチと直列接続された抵抗素子とを具備
し、該スイッチ・抵抗素子の直列回路を、直流をスイッ
チングする素子を駆動するための波形比較器に対する電
圧印加回路に挿入したことを特徴とする。
該パルス検出器によって、伝送された同期パルスの有無
を検出する。一方、該スイッチング素子のスイッチング
を定めるための該波形比較器は同期パルスに同期して発
振する三角波と、電圧印加回路の出力とを比較する。該
電圧印加回路にはスイッチ・抵抗素子の直列回路を有
し、スイッチは前記パルス検出器によって開閉される。
即ち、同期パルスの無いときスイッチが開き、抵抗素子
が電圧印加回路に挿入されないときのスイッチング素子
駆動波形のデューティ比と、同期パルスが存在しスイッ
チが閉じたときのスイッチング素子の駆動波形のデュー
ティ比とが等しくなるように抵抗素子の値を選定するこ
とである。従って、スイッチング電源回路の変圧器を最
良効率で動作させることが可能となる。
を検出する。一方、該スイッチング素子のスイッチング
を定めるための該波形比較器は同期パルスに同期して発
振する三角波と、電圧印加回路の出力とを比較する。該
電圧印加回路にはスイッチ・抵抗素子の直列回路を有
し、スイッチは前記パルス検出器によって開閉される。
即ち、同期パルスの無いときスイッチが開き、抵抗素子
が電圧印加回路に挿入されないときのスイッチング素子
駆動波形のデューティ比と、同期パルスが存在しスイッ
チが閉じたときのスイッチング素子の駆動波形のデュー
ティ比とが等しくなるように抵抗素子の値を選定するこ
とである。従って、スイッチング電源回路の変圧器を最
良効率で動作させることが可能となる。
第１図は本発明の実施例の具体的構成を示す図、第２図
はその動作波形図である。第１図において、19は同期回
路、20は三角波発振回路、21はPWMコンパレータとして
の波形比較器、23はパルス検出器、24は該パルス検出器
23の出力によって開閉されるスイッチ、25はスイッチ24
と直列接続された抵抗素子、26,27は抵抗分圧回路を構
成する抵抗素子R1,R2、28は基準電圧VRの端子、29は制
限電圧VDの端子、30は波形比較器21の出力端子を示す。
該パルス検出器23と該同期回路19には、第２図Ａに示す
同期パルスが並列印加される。該同期回路19は従来の第
３図における同期回路と同様に動作し、該三角波発振回
路20において三角波を発振する。第２図Ｂは発振三角波
を示している。該パルス検出器23は例えばフィルタで構
成され、同期パルス到来のとき直流を出力する。そのた
め該スイッチ24は例えば閉じるように動作する。そのと
き該抵抗素子25は該抵抗素子27と並列接続される。基準
電圧源VRの該端子28の電圧は該スイッチ27が開いている
とき、該抵抗素子26と27との分圧回路で分圧され、該端
子29に制限電圧VD1を発生する。第２図ＢにおいてVD1と
して示す電圧と発振三角波との電圧関係が図示されてい
る。ここでVD1の値はVR・R2/（R1＋R2）で示される。但
しR1は該抵抗素子26、R2は該抵抗素子27の抵抗値であ
る。
はその動作波形図である。第１図において、19は同期回
路、20は三角波発振回路、21はPWMコンパレータとして
の波形比較器、23はパルス検出器、24は該パルス検出器
23の出力によって開閉されるスイッチ、25はスイッチ24
と直列接続された抵抗素子、26,27は抵抗分圧回路を構
成する抵抗素子R1,R2、28は基準電圧VRの端子、29は制
限電圧VDの端子、30は波形比較器21の出力端子を示す。
該パルス検出器23と該同期回路19には、第２図Ａに示す
同期パルスが並列印加される。該同期回路19は従来の第
３図における同期回路と同様に動作し、該三角波発振回
路20において三角波を発振する。第２図Ｂは発振三角波
を示している。該パルス検出器23は例えばフィルタで構
成され、同期パルス到来のとき直流を出力する。そのた
め該スイッチ24は例えば閉じるように動作する。そのと
き該抵抗素子25は該抵抗素子27と並列接続される。基準
電圧源VRの該端子28の電圧は該スイッチ27が開いている
とき、該抵抗素子26と27との分圧回路で分圧され、該端
子29に制限電圧VD1を発生する。第２図ＢにおいてVD1と
して示す電圧と発振三角波との電圧関係が図示されてい
る。ここでVD1の値はVR・R2/（R1＋R2）で示される。但
しR1は該抵抗素子26、R2は該抵抗素子27の抵抗値であ
る。
このとき該コンパレータ21の出力端子に得られるパルス
波形のデューティ比１は第２図Ｄに示すようにT1/Tで与
えられる。ここでＴは三角波の繰り返し周期である。第
２図Ｃはスイッチ24のOFF・ON状態を示している。
波形のデューティ比１は第２図Ｄに示すようにT1/Tで与
えられる。ここでＴは三角波の繰り返し周期である。第
２図Ｃはスイッチ24のOFF・ON状態を示している。
今同期パルスが到来したとき該スイッチ24は閉じるか
ら、該抵抗素子25,27が並列に接続される。そのため制
限電圧VD2は VD2＝VR・RS/（R1＋RS） となる。ここでRSは該抵抗素子25と27との並列合成値と
いう。この値は当然に該抵抗素子27の値よりは小さい。
そのためVD1＞VD2である。同期パルスが到来して同期発
振状態におけるデューティ比２は、第２図Ｄに示すデュ
ーティ比１と同様にT1′/T′で与えられる。そして本発
明において、デューティ比１とデューティ比２とを等し
くさせて、変圧器の動作効率を向上させるには、デュー
ティ比１とデューティ比２とを等しくするために、該抵
抗素子25,26,27の値を上述の式に従って適宜選定するこ
とにより得られる。
ら、該抵抗素子25,27が並列に接続される。そのため制
限電圧VD2は VD2＝VR・RS/（R1＋RS） となる。ここでRSは該抵抗素子25と27との並列合成値と
いう。この値は当然に該抵抗素子27の値よりは小さい。
そのためVD1＞VD2である。同期パルスが到来して同期発
振状態におけるデューティ比２は、第２図Ｄに示すデュ
ーティ比１と同様にT1′/T′で与えられる。そして本発
明において、デューティ比１とデューティ比２とを等し
くさせて、変圧器の動作効率を向上させるには、デュー
ティ比１とデューティ比２とを等しくするために、該抵
抗素子25,26,27の値を上述の式に従って適宜選定するこ
とにより得られる。
従って、このようなデューティ比の信号によってスイッ
チング素子を駆動できるから、最も効率の良い変圧器を
設計してスイッチングを動作させるとき、同期パルスの
有無に関係なく動作が継続できる。
チング素子を駆動できるから、最も効率の良い変圧器を
設計してスイッチングを動作させるとき、同期パルスの
有無に関係なく動作が継続できる。
このように、同期発振状態と自走状態とを区別して考え
る必要がないため、捲線比を従来より下げることがで
き、一時電流から従来よりも減少するから、スイッチン
グ素子のスイッチング損失を減少させるような動作をさ
せて効率を向上し得られる。
る必要がないため、捲線比を従来より下げることがで
き、一時電流から従来よりも減少するから、スイッチン
グ素子のスイッチング損失を減少させるような動作をさ
せて効率を向上し得られる。
このように本発明のスイッチング電源回路によれば、同
期パルスの有無に関係なくスイッチング素子を動作させ
ることが出来て、変圧器の設計が最も効率の良い状態に
設計できる効果を有する。
期パルスの有無に関係なくスイッチング素子を動作させ
ることが出来て、変圧器の設計が最も効率の良い状態に
設計できる効果を有する。
第１図は本発明の実施例の構成を示す図、第２図は第１
図の動作波形図、第３図は従来のスイッチング電源回路
の構成を示す図、第４図は第３図の動作波形図である。 21……波形比較器、23……パルス検出器 24……スイッチ 25,26,27……抵抗素子
図の動作波形図、第３図は従来のスイッチング電源回路
の構成を示す図、第４図は第３図の動作波形図である。 21……波形比較器、23……パルス検出器 24……スイッチ 25,26,27……抵抗素子
Claims (1)
- 【請求項１】制御装置からの同期パルスに同期した周期
で直流をスイッチングして、得られた交流を整流し、整
流出力の一方端に制御電圧を印加して直流出力電圧を制
御するスイッチング電源回路において、伝送された同期
パルスの有無を検出するパルス検出器と、該パルス検出
器出力によって開閉されるスイッチと、該スイッチと直
列接続された抵抗素子とを具備し、該スイッチ・抵抗素
子の直列回路を、直流をスイッチングする素子を駆動す
るための波形比較器に対する電圧印加回路に挿入したこ
とを特徴とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650390A JPH078137B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650390A JPH078137B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04208068A JPH04208068A (ja) | 1992-07-29 |
| JPH078137B2 true JPH078137B2 (ja) | 1995-01-30 |
Family
ID=18299808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33650390A Expired - Fee Related JPH078137B2 (ja) | 1990-11-30 | 1990-11-30 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH078137B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5157574B2 (ja) * | 2007-07-09 | 2013-03-06 | 富士電機株式会社 | スイッチング電源 |
| JP6019633B2 (ja) * | 2012-03-12 | 2016-11-02 | シンフォニアテクノロジー株式会社 | 電力変換装置 |
-
1990
- 1990-11-30 JP JP33650390A patent/JPH078137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04208068A (ja) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788554B2 (en) | Switched mode power converter having synchronous rectification and secondary side post regulation | |
| US4686615A (en) | Power supply circuit | |
| US5742496A (en) | Invertor apparatus for converting a DC voltage to a single-phase AC voltage | |
| US5051880A (en) | Mixed mode regulation controller for a resonant power converter | |
| US4199807A (en) | Regulated power supply apparatus | |
| JP2002233138A (ja) | スイッチング電源装置 | |
| JPH078137B2 (ja) | スイッチング電源回路 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| EP0477587A1 (en) | Power apparatus | |
| JPH08126314A (ja) | 多出力制御電源装置 | |
| US5973940A (en) | Switched-mode power supply for a load having a low power supply | |
| JP3699011B2 (ja) | スイッチングレギュレータ | |
| EP0489512A2 (en) | Telephone ringer circuit | |
| JP2810574B2 (ja) | 直流安定化電源装置 | |
| JP2000148256A (ja) | 電力変換装置 | |
| JP3029728B2 (ja) | ランプ点灯回路 | |
| JPH0993930A (ja) | スイッチング電源装置およびその制御方法 | |
| JPH08317647A (ja) | 部分共振コンバータ回路の駆動回路 | |
| JPH01110063A (ja) | 電源装置 | |
| JPH0793817B2 (ja) | スイッチング電源回路 | |
| JPH03118765A (ja) | 自励インバータ | |
| JPS63171162A (ja) | Ｄｃ−ｄｃコンバ−タの駆動バルス発生方法 | |
| JPH0555790U (ja) | スイッチングレギュレータ | |
| JPH05103465A (ja) | 直流電源装置 | |
| JPS631031B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |