JPH0767335A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 軽負荷時での効率を上げること。 【構成】 スイッチング素子Ｑ₁ のターンオフ時に出力
巻線Ｎ₃ に正の電圧を発生させ、トランジスタＱ₄ をオ
ンさせる。これによりトランジスタＱ₃ がオンし、コン
デンサＣ₆ を充電する。この電圧によりトランジスタＱ
₆ ，Ｑ₅ がオンすることでスイッチング素子Ｑ₁ 及びト
ランジスタＱ₄ をオフさせる。コンデンサＣ₆ 、抵抗Ｒ
_{1 3} 〜Ｒ_{1 5} の時定数により、コンデンサＣ₆ の電荷が
ある程度放電するまで、ある一定時間この状態を保つ。
この時間を調整することで、スイッチング素子Ｑ₁ のタ
ーンオフの時間を、ある一定以上できる。従って、スイ
ッチング素子Ｑ₁ のスイッチング周波数を、ある周波数
以上にならないようにできる。そのため、スイッチング
素子Ｑ₁ のスイッチング回数を減少させることができ、
その結果、軽負荷時のロスを減少させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。

【０００２】

【従来の技術】図１１は従来のＦＥＴ式のリンギング・
チョーク・コンバータ（ＲＣＣ）方式のスイッチング電
源装置の具体回路図を示すものである。尚、この種の従
来例としては、例えば、特公平４−９０３４号公報が挙
げられる。交流電源ＡＣがヒューズＦ及びラインフィル
タＬＰＦを介して整流用のダイオードブリッジＤＢ₁ の
入力端に接続されており、このダイオードブリッジＤＢ
₁の出力端には平滑用のコンデンサＣ₁ が接続されてい
る。

【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ₁ 、起動用抵抗Ｒ₁ ，Ｒ
₂ 等で構成されている。また、出力トランスＴの出力巻
線Ｎ₂ の両端には、整流用のダイオードＤ₁ 、定電圧用
のツエナーダイオードＺＤ₁ 、コンデンサＣ₃ ，Ｃ₄ か
らなる平滑回路が接続されている。

【０００４】更に、インバータ回路には、出力電圧の安
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗Ｒ
₇ ，Ｒ₈ 、フォトカプラＰＣ₁の発光側の発光ダイオー
ドＰＤ、シャントレギュレータＩＣ₁ 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
Ｎ_B 側に設けた制御回路は、上記フォトカプラＰＣ₁ の
発光ダイオードＰＤと対となるフォトトランジスタＰ
Ｔ、抵抗Ｒ₃ 〜Ｒ₅ 、ダイオードＤ₂ ，Ｄ₇ 、ツエナー
ダイオードＺＤ₂ 、スイッチング素子Ｑ₁ のゲート・ソ
ース間に並列に接続したトランジスタＱ₂ 等で構成され
ている。

【０００５】次に、図１１に示す回路の動作について説
明する。まず、電源が投入された起動時においては、抵
抗Ｒ₁ ，Ｒ₂ を介してスイッチング素子Ｑ₁ のゲートに
電圧が印加されて、該スイッチング素子Ｑ₁ がオンす
る。このスイッチング素子Ｑ₁ がオンすると、出力トラ
ンスＴの１次巻線Ｎ_P に電源電圧が印加されて、帰還巻
線Ｎ_B に１次巻線Ｎ_P と同方向に電圧が発生する。この
発生した電圧により抵抗Ｒ₃ 及びダイオードＤ₇ ，抵抗
Ｒ₅ ，ツエナーダイオードＺＤ₂ の直列回路を介してコ
ンデンサＣ₂ を充電する。

【０００６】コンデンサＣ₂ が充電されていき、トラン
ジスタＱ₂ のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ₂ がオンする。トランジスタＱ₂ が
オンすると、トランジスタＱ₂ のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ₁ のゲートをＬレベル
として、該スイッチング素子Ｑ₁ をオフさせる。

【０００７】スイッチング素子Ｑ₁ がオフすると、該ス
イッチング素子Ｑ₁ のオン時に出力トランスＴに蓄積さ
れていたエネルギーを出力巻線Ｎ₂ を介して放出され
る。このエネルギーである電圧がダイオードＤ₁ で整流
され、コンデンサＣ₃ ，Ｃ₄ にて平滑されて、負荷に電
力が供給されることになる。

【０００８】コンデンサＣ₂ の電荷が抵抗Ｒ₃ を介して
放電してしまうと、トランジスタＱ₂ はオフし、スイッ
チング素子Ｑ₁ がオンする。スイッチング素子Ｑ₁ がオ
ンすると、再び出力トランスＴの１次巻線Ｎ_P に電圧が
印加されて、出力トランスＴにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。

【０００９】ここで、負荷側の出力電圧は、抵抗Ｒ₇ と
Ｒ₈ とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ₁ が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ₁ で増幅し、フォトカプラＰＣ₁ の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ₁ のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ₂ の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。

【００１０】ここで、出力電圧が上昇すると、フォトカ
プラＰＣ₁ の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ₂ の充電
時定数が短くなり、トランジスタＱ₂ を早くオンさせ
て、スイッチング素子Ｑ₁ をオフとして、該スイッチン
グ素子Ｑ₁ のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。

【００１１】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラＰＣ₁の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ₂ の充電時
定数は抵抗Ｒ₃ と、ダイオードＤ₇ ，抵抗Ｒ₅ 、ツエナ
ーダイオードＺＤ₂ 直列回路との並列値となって最大と
なり、これ以上負荷電流をとってもスイッチング素子Ｑ
₁ のオン期間幅は増加せず、所謂フの字特性となる。つ
まり、過電流制御が行われることになる。

【００１２】

【発明が解決しようとする課題】ここで、図１１に示す
ようなリンギング・チョーク・コンバータ回路におい
て、一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ² Ｖ₁ ）／（２Ｌ₁ Ｐ₁ ） 但し、Ｄはデューティ、Ｐ₁ は入力電力、Ｌ₁ は１次巻
線Ｎ_P のインダクタンス値、Ｖ₁ は入力電圧である。上
式より、入力電力Ｐ₁ が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。

【００１３】また、入力電力Ｐ₁ の小の時は、スイッチ
ング素子Ｑ₁ のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Ｑ₁ のロスはほとん
どスイッチングロスである（スイッチング素子Ｑ₁ のオ
ン抵抗Ｒ_DSによるロスは小さい）。入力電力Ｐ₁ が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Ｑ₁ 自体のスイッチングロスを
減少させる方法と、スイッチング素子Ｑ₁ のスイッチン
グ回数を減少させる方法とがある。

【００１４】ところで、図１２は他の従来例のスイッチ
ング電源装置の具体回路図であり、図１１の場合と略同
じであるが、回路構成が異なる部分だけ説明する。ま
ず、出力トランスＴの２次側は、整流用のダイオードＤ
₁ を介して接続される平滑回路の構成を、コンデンサＣ
₃ ，Ｃ₄ とチョークコイルＬ₁ とで構成している。ま
た、出力トランスＴの帰還巻線Ｎ_B 側に接続されコンデ
ンサＣ₂ を充電する時定数回路を少し異ならせている。
すなわち、抵抗Ｒ₃ を、抵抗Ｒ₅ とツエナーダイオード
ＺＤ₂ との直列回路に並列に接続している。

【００１５】なお、図１２における回路の動作は、図１
１の回路と基本的に同じなので、その説明は省略する。

【００１６】本発明は上述の点に鑑みて提供したもので
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。

【００１７】

【課題を解決するための手段】本発明は、１次巻線
Ｎ_P 、出力巻線Ｎ₂ 及び帰還巻線Ｎ_B を有する出力トラ
ンスＴと、上記出力トランスＴの１次巻線Ｎ_P に一端が
接続され帰還巻線Ｎ_B に制御端子を接続した発振用のス
イッチング素子Ｑ₁ と、出力トランスＴの出力巻線Ｎ₂
に接続された整流回路とを備えたリンギング・チョーク
・コンバータ方式のスイッチング電源装置において、上
記スイッチング素子Ｑ₁ のスイッチング周波数を、ある
周波数以上にならないように抑制する制御手段を備え、
該制御手段を、上記出力トランスＴに設けた出力巻線Ｎ
₂ と同極性に巻装した第２の出力巻線Ｎ₃ と、この第２
の出力巻線Ｎ₃ に発生した電圧によりオンする第１のス
イッチ素子Ｑ₄ と、この第１のスイッチ素子Ｑ₄ のオン
動作によりオン駆動される第２のスイッチ素子Ｑ₃ と、
この第２のスイッチ素子Ｑ₃ のオン動作により充電され
るコンデンサＣ₆ 及び抵抗Ｒ_{1 3} 〜Ｒ_{1 5} からなる時定
数回路と、この時定数回路により所定時間上記第１のス
イッチ素子Ｑ₄ をオフさせる第３のスイッチ素子Ｑ₅
と、上記時定数回路により上記スイッチング素子Ｑ₁ の
制御端子をＬレベルにして該スイッチング素子Ｑ₁ を所
定時間オフ状態に維持する第４のスイッチ素子Ｑ₆ とで
構成したことを特徴としている。

【００１８】また、請求項２においては上記請求項１の
回路構成において、上記スイッチング素子Ｑ₁ の制御端
子とアースとの間にコンデンサＣ₇ を接続したことを特
徴としている。

【００１９】更に、請求項３においては、１次巻線
Ｎ_P 、出力巻線Ｎ₂ 及び帰還巻線Ｎ_B を有する出力トラ
ンスＴと、上記出力トランスＴの１次巻線に一端が接続
され帰還巻線Ｎ_B に制御端子を接続した発振用のスイッ
チング素子Ｑ₁ と、出力トランスＴの出力巻線Ｎ₂ に接
続された整流回路とを備えたリンギング・チョーク・コ
ンバータ方式のスイッチング電源装置において、上記ス
イッチング素子Ｑ₁ のスイッチング周波数を、ある周波
数以上にならないように抑制する制御手段を備え、該制
御手段を、上記出力トランスＴに設けた出力巻線Ｎ₂ と
同極性に巻装した第２の出力巻線Ｎ₃ と、上記スイッチ
ング素子Ｑ₁ のオン時に上記出力トランスＴの帰還巻線
Ｎ_B より発生した電圧によりオンする第１のスイッチ素
子Ｑ₄ と、この第１のスイッチ素子Ｑ₄ のオン動作によ
りオン駆動される第２のスイッチ素子Ｑ₃ と、スイッチ
ング素子Ｑ₁ のターンオフ時に帰還巻線Ｎ_B に発生した
逆電圧により上記第１，第２のスイッチ素子Ｑ₄ ，Ｑ₃
がオフに移行するまでのタイムラグの間に、上記第２の
出力巻線Ｎ₃ に発生した電圧により第２のスイッチ素子
Ｑ₃ を介して充電されるコンデンサＣ₆ 及び抵抗Ｒ_{1 3}
〜Ｒ_{1 5} からなる時定数回路と、この時定数回路により
所定時間オン動作を維持して上記スイッチング素子Ｑ₁
の制御端子をＬレベルにし、該スイッチング素子Ｑ₁ を
所定時間オフ状態に維持する第３のスイッチ素子Ｑ₆ と
で構成したことを特徴としている。

【００２０】また、請求項４においては上記請求項３の
回路構成において、上記スイッチング素子Ｑ₁ の制御端
子とアースとの間にコンデンサＣ₇ を接続したことを特
徴としている。

【００２１】

【作用】本発明によれば、時定数回路における時間によ
り所定時間第４のスイッチ素子Ｑ₆ を駆動してスイッチ
ング素子Ｑ₁ を所定時間オフ状態に維持させることで、
該スイッチング素子Ｑ₁ のスイッチング周波数を、ある
周波数以上にならないようにしている。従って、出力電
力が小さい場合のスイッチングロスを減少させることが
でき、そのため、軽負荷時での効率を向上させることが
できる。

【００２２】また、請求項２によれば、上記スイッチン
グ素子Ｑ₁ の制御端子とアースとの間にコンデンサＣ₇
を接続していることで、時定数回路により所定時間が経
過してスイッチング素子Ｑ₁ がターンオンしようとして
も、コンデンサＣ₇ によりスイッチング素子Ｑ₁ の制御
端子への電圧の立ち上がりが遅れて、スイッチング素子
Ｑ₁ のオフ時間をより長くすることができる。そのた
め、軽負荷時でのスイッチング素子Ｑ₁ のスイッチング
周波数をより減少させることができ、軽負荷時で、より
効率を向上させることができる。

【００２３】請求項３によれば、時定数回路における時
間により所定時間第３のスイッチ素子Ｑ₆ を駆動してス
イッチング素子Ｑ₁ を所定時間オフ状態に維持させるこ
とで、該スイッチング素子Ｑ₁ のスイッチング周波数
を、ある周波数以上にならないようにしている。従っ
て、出力電力が小さい場合のスイッチングロスを減少さ
せることができ、そのため、軽負荷時での効率を向上さ
せることができる。

【００２４】また、請求項４によれば、上記スイッチン
グ素子Ｑ₁ の制御端子とアースとの間にコンデンサＣ₇
を接続していることで、時定数回路により所定時間が経
過してスイッチング素子Ｑ₁ がターンオンしようとして
も、コンデンサＣ₇ によりスイッチング素子Ｑ₁ の制御
端子への電圧の立ち上がりが遅れて、スイッチング素子
Ｑ₁ のオフ時間をより長くすることができる。そのた
め、軽負荷時でのスイッチング素子Ｑ₁ のスイッチング
周波数をより減少させることができ、軽負荷時で、より
効率を向上させることができる。

【００２５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明のスイッチング電源装置の具体回路
図を示す。尚、図１１に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。

【００２６】図１に示すように、出力トランスＴに第２
の出力巻線Ｎ₃ を設け、この出力巻線Ｎ₃ の両端にダイ
オードＤ₃ 、抵抗Ｒ₉ 〜Ｒ_{1 1} の直列回路を接続し、第
２の出力巻線Ｎ₃ の一端よりダイオードＤ₄ を介してト
ランジスタＱ₃ のエミッタに接続している。また、トラ
ンジスタＱ₃ のベースには抵抗Ｒ_{1 2} を介してトランジ
スタＱ₄ のコレクタを接続し、該トランジスタＱ₄ のベ
ースは抵抗Ｒ_{1 0} とＲ_{1 1} の接続点に接続してある。

【００２７】上記トランジスタＱ₃ のコレクタとトラン
ジスタＱ₄ のエミッタとの間にコンデンサＣ₆ を接続
し、このコンデンサＣ₆ に並列に、抵抗Ｒ_{1 3} と、ダイ
オードＤ₅ 、抵抗Ｒ_{1 4} 及びＲ_{1 5} の直列回路をそれぞ
れ接続している。また、抵抗Ｒ_{1 4} とＲ_{1 5} の接続点と
トランジスタＱ₅ ，Ｑ₆ のベースとをそれぞれ接続して
いる。一方のトランジスタＱ₅ のコレクタは抵抗Ｒ₉ と
Ｒ_{1 0} の接続点に接続している。また、他方のトランジ
スタＱ₆ のコレクタはダイオードＤ₆ を介してスイッチ
ング素子Ｑ₁ のゲートに接続している。

【００２８】次に動作を説明する。定常状態において
は、抵抗Ｒ₁ ，Ｒ₂ を介してスイッチング素子Ｑ₁ のゲ
ートに電圧がかかり、スイッチング素子Ｑ₁ がターンオ
ンする。スイッチング素子Ｑ₁ がターンオンすると、出
力トランスＴに電流が流れ、帰還巻線Ｎ_B に１次巻線Ｎ
_P と同方向に電圧がかかる。そして、フォトカプラＰＣ
₁ を介して流れる電流によって、コンデンサＣ₂ に電荷
が蓄えられていき、トランジスタＱ₂ がオンする。

【００２９】トランジスタＱ₂ がオンすると、スイッチ
ング素子Ｑ₁ のゲートの電圧が下がり、スイッチング素
子Ｑ₁ はターンオフする。この時、出力トランスＴの１
次巻線Ｎ_P に対して逆極性で巻いた出力巻線Ｎ₂，出力
巻線Ｎ₃ に正の電圧が発生する。

【００３０】出力トランスＴの出力巻線Ｎ₂ において
は、理想的には、ΔＴ＝（Ｉ_2PＶ）／Ｌ₂ （Ｉ_2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ₁ の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ₁ はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。

【００３１】しかし、ここで、スイッチング素子Ｑ₁ の
ターンオフ時に出力トランスＴの出力巻線Ｎ₃ に正の電
圧を発生させ、トランジスタＱ₄ をオンさせる。このト
ランジスタＱ₄ のオンによりトランジスタＱ₃ がオン
し、コンデンサＣ₆ を充電し、このコンデンサＣ₆ の両
端に電圧が発生する。コンデンサＣ₆ の両端の電圧が抵
抗Ｒ_{1 4} とＲ_{1 5} で分圧した電圧がトランジスタＱ₅ ，
Ｑ₆ のベースにそれぞれ印加されてトランジスタＱ₅ ，
Ｑ₆ がオンする。

【００３２】トランジスタＱ₆ がオンすることにより、
スイッチング素子Ｑ₁ のゲートをＬレベルにして、該ス
イッチング素子Ｑ₁ をオフさせる。また、同時にトラン
ジスタＱ₅ がオンすることにより、トランジスタＱ₄ の
ベースをＬレベルにして、該トランジスタＱ₄ をオフさ
せる。更に、トランジスタＱ₄ がオフすることで、トラ
ンジスタＱ₃ がオフする。

【００３３】そして、コンデンサＣ₆ 、抵抗Ｒ_{1 3} 〜Ｒ
_{1 5} の時定数により、コンデンサＣ₆ の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ₆ 、抵抗Ｒ_{1 3} 〜Ｒ_{1 5} で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ₁ のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ₁ のス
イッチング周波数を、ある周波数以上にならないように
することができる。

【００３４】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Ｑ
₁ のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ₁ のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ₁ のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。

【００３５】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Ｑ₁ の発振波形等で一定
ではなく、スイッチング素子Ｑ₁ のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ₁ としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。

【００３６】図２に本発明の実験結果を示す。図２に示
す実線が本発明であり、破線が従来例（図１１）であ
る。図示するように、出力電力が５Ｗの時、従来例では
効率が約６１％であったのが、本発明では、約７０％と
することができた。従って、本発明においては、軽負荷
時で特に効率が良いものである。

【００３７】（実施例２）図３に実施例２の具体回路図
を示す。本実施例において、先の実施例と異なるところ
はトランジスタＱ₅ ，Ｑ₆ のベース側の回路が少し異な
るだけである。すなわち、トランジスタＱ₅ のベースに
は、抵抗Ｒ_{1 6} とＲ_{1 7} の分圧出力を印加するように
し、また、トランジスタＱ₆ のベースには抵抗Ｒ_{1 8} と
Ｒ_{1 9} の分圧出力を印加するようにしている。そして、
抵抗Ｒ_{1 6} とＲ_{1 8} の共通接続点をダイオードＤ₅ のカ
ソードに接続している。

【００３８】本実施例では、抵抗Ｒ_{1 6} とＲ_{1 7} の分圧
比を、抵抗Ｒ_{1 8} とＲ_{1 9} の分圧比と異ならせることに
よって、例えば、トランジスタＱ₅ がオンする時刻をト
ランジスタＱ₆ がオンする時刻より遅らせることで、コ
ンデンサＣ₆ の充電時間を多くして、トランジスタＱ₆
がオンしている時間、つまり、スイッチング素子Ｑ₁が
オフしている時間を多くすることができる。つまり、ス
イッチング素子Ｑ₁ のターンオフ時間を多くしてスイッ
チング回数を下げることで、軽負荷時での効率をより向
上させることができる。

【００３９】（実施例３）図４に実施例３の具体回路図
を示す。本実施例は、図１に示す回路において、スイッ
チング素子Ｑ₁ のゲート・ソース間にコンデンサＣ₇ を
並列に接続したものである。本実施例では、コンデンサ
Ｃ₆ の充電電荷が放電しきってトランジスタＱ₆ がオフ
した時にスイッチング素子Ｑ₁ のゲートに抵抗Ｒ₁ とＲ
₂ を介して電圧が印加されるが、コンデンサＣ₇ により
スイッチング素子Ｑ₁ のゲート電圧の立ち上がりを遅ら
せている。

【００４０】つまり、上記コンデンサＣ₇ によりスイッ
チング素子Ｑ₁ のオフ期間を長くすることで、該スイッ
チング素子Ｑ₁ のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し、コンデンサＣ₇ がない場合と
比べて、コンデンサＣ₇ をスイッチング素子Ｑ₁ のゲー
トに接続した場合の方が、スイッチング周波数ｆをより
下げることができる。なお、ＲＣＣは、本発明の制御を
行わない場合を示しており、軽負荷時では、スイッチン
グ周波数がかなり上昇している。

【００４１】また、図６は本実施例における出力電力を
効率との関係を示し、実線は本実施例であり、破線は従
来例（図１１）である。図示するように軽負荷時におい
て特に効率を向上することができる。図１に示す実施例
と比べて、本実施例の場合には、３〜４％程効率を向上
させることができる。

【００４２】（実施例４）図７に実施例４を示す。本実
施例は図１２に示す従来例に対応するものである。また
上記の実施例と同様に、本実施例でも図１２の従来例と
同じ要素には同一の記号を付している。図８は本実施例
の各部の電圧波形を示している。

【００４３】図７に示すように、出力トランスＴに第２
の出力巻線Ｎ₃ を設けている。そして、出力トランスＴ
の帰還巻線Ｎ_B の一端と上記第２の出力巻線Ｎ₃ の他端
との間に、ダイオードＤ₃ 、ツエナーダイオードＺＤ
₁ 、抵抗Ｒ_{1 0} 及び抵抗Ｒ_{1 1}との直列回路を並列に接
続している。また、出力トランスＴの第２の出力巻線Ｎ
₃ の一端よりダイオードＤ₄ を介してトランジスタＱ₃
のエミッタに接続している。このトランジスタＱ₃ のベ
ースには抵抗Ｒ_{1 2} を介してトランジスタＱ₄ のコレク
タに接続し、該トランジスタＱ₄ のベースは上記抵抗Ｒ
_{1 0} とＲ_{1 1} の接続点に接続してある。

【００４４】上記トランジスタＱ₃ のコレクタとトラン
ジスタＱ₄ のエミッタとの間にコンデンサＣ₆ を接続
し、このコンデンサＣ₆ に並列に、抵抗Ｒ_{1 3} と、抵抗
Ｒ_{1 4}及び抵抗Ｒ_{1 5} の直列回路をそれぞれ接続してい
る。また、抵抗Ｒ_{1 4} と抵抗Ｒ_{1 5} の接続点とトランジ
スタＱ₆ のベースとを接続している。さらに、トランジ
スタＱ₆ のコレクタはダイオードＤ₆ を介してスイッチ
ング素子Ｑ₁ のゲートに接続している。

【００４５】次に動作を図８を参照して説明する。ここ
で、図８は図７の各部の電圧波形を示し、図８の（ａ）
〜（ｉ）は、図７のａ点〜ｉ点での電圧波形を示してい
る。また、図８において、横軸は全波形２．０μ／ｄｉ
ｖで、ＧＮＤは全てトランジスタＱ₄ のエミッタの電位
として測定したものである。

【００４６】定常状態においては、抵抗Ｒ₁ ，Ｒ₂ を介
してスイッチング素子Ｑ₁ のゲートに電圧がかかり、ス
イッチング素子Ｑ₁ がターンオンする。スイッチング素
子Ｑ₁ がターンオンすると、出力トランスＴに電流が流
れ、帰還巻線Ｎ_B の１次巻線Ｎ_P と同方向に電圧がかか
る（図８（ｂ）のＡ−Ｂ参照）。そして、ダイオードＤ
₃ 、ツエナーダイオードＺＤ₁ 、抵抗Ｒ_{1 0} ，Ｒ_{1 1} を
介してトランジスタＱ₄ のベースに電圧がかかり、該ト
ランジスタＱ₄ がオン状態になる（図８（ｃ）〜（ｅ）
のＡ−Ｂ参照）。

【００４７】しかし、出力トランスＴの第２の出力巻線
Ｎ₃ には１次巻線Ｎ_P と逆方向に電圧がかかるため（図
８（ａ）のＡ−Ｂ参照）、ダイオードＤ₄ によって阻止
され、コンデンサＣ₆ は充電されない（図８（ｇ）のＡ
−Ｂ参照）。そして、フォトカプラＰＣ₁ を介して流れ
る電流によって、コンデンサＣ₂ に電荷が蓄えられてい
き、トランジスタＱ₂ がオンする。

【００４８】トランジスタＱ₂ がオンすると、スイッチ
ング素子Ｑ₁ のゲートの電圧が下がり、スイッチング素
子Ｑ₁ はターンオフする。この時、出力トランスＴの１
次巻線Ｎ_P に対して逆極性で巻いた出力巻線Ｎ₂，出力
巻線Ｎ₃ に正の電圧が発生する（図８の（ａ）のＢ点参
照）。

【００４９】出力トランスＴの出力巻線Ｎ₂ において
は、理想的には、ΔＴ＝（Ｉ_2PＶ）／Ｌ₂ （Ｉ_2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ₁ の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ₁ はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。

【００５０】しかし、ここでスイッチング素子Ｑ₁ のタ
ーンオフ時に出力トランスＴの第２の出力巻線Ｎ₃ に正
の電圧を発生させる（図８の（ａ）のＢ点参照）。ここ
で、トランジスタＱ₄ は既にオンしており、図８（ｄ）
のＢ点で示される電圧と、トランジスタＱ₄ のオフの遅
れにより、ターンオフ時、トランジスタＱ₄ はすぐにオ
フしない（図８（ｅ）のＢ−Ｃ参照）ので、トランジス
タＱ₃ もオン状態を保つ。

【００５１】したがって、第２の出力巻線Ｎ₃ に発生し
た電圧が、ダイオードＤ₄ を介してトランジスタＱ₃ の
コレクタに電圧がかかり（図８（ｆ）のＢ−Ｃ参照）、
コンデンサＣ₆ に充電を開始する（図８（ｇ）のＢ−Ｃ
参照）。このコンデンサＣ₆ の両端の電圧が、抵抗Ｒ_1
4 とＲ_{1 5} で分圧した電圧がトランジスタＱ₆ のベース
に印加されてトランジスタＱ₆ がオンする。

【００５２】トランジスタＱ₆ がオンすることにより、
スイッチング素子Ｑ₁ のゲートをＬレベルにして、該ス
イッチング素子Ｑ₁ のオフ状態を維持する。一方、トラ
ンジスタＱ₄ は、帰還巻線Ｎ_B に逆電圧が発生している
ため（図８（ｂ）のＢ−Ｃ参照）、上述の遅れのために
オン状態を維持していてもその遅れの後にオフする（図
８（ｅ）のＣ点参照）。

【００５３】また、図８のＣ−Ｄの間、出力トランスＴ
の帰還巻線Ｎ_B にはグランド（ＧＮＤ）を中心に正負に
振幅しているが（Ｖ_B2）、図８（ｂ）のＡ−Ｂ間の電圧
（Ｖ_B1）に比較して十分に小さいため、ツエナーダイオ
ードＺＤ₁ のツエナー電圧（Ｖ_Z ）を、 Ｖ_B2＜Ｖ_Z ＜Ｖ_B1 となるように設定することで、トランジスタＱ₄ は再び
オンできないようにしている。

【００５４】そして、コンデンサＣ₆ 、抵抗Ｒ_{1 3} 〜Ｒ
_{1 5} の時定数により、コンデンサＣ₆ の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ₆ 、抵抗Ｒ_{1 3} 〜Ｒ_{1 5} で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ₁ のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ₁ のス
イッチング周波数を、ある周波数以上にならないように
することができる。

【００５５】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Ｑ
₁ のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ₁ のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ₁ のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。

【００５６】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Ｑ₁ の発振波形等で一定
ではなく、スイッチング素子Ｑ₁ のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ₁ としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。

【００５７】

【表１】

【００５８】図９に本実施例の実験結果を示す。上記表
１に図９の〜の線の条件を示す。図９に示すよう
に、入力電圧が２２０Ｖで、出力電力が３Ｗの時、図１
２に示す従来例（）では、効率が約４１％であったの
が、本実施例（）では、約５８％とすることができ
た。また、出力電力が３Ｗの時、従来例では入力電圧に
より効率が３３％（）〜４９％（）と１６％変動し
ていたが、本実施例では、５２％（）〜６２％（）
と１０％の変動とすることができた。したがって、本実
施例においては軽負荷時で効率が良く、入力の変動によ
る効率の変動が少ないものである。

【００５９】（実施例５）図１０に実施例３の具体回路
図を示す。本実施例は、図７に示す回路において、スイ
ッチング素子Ｑ₁ のゲート・ソース間にコンデンサＣ₇
を並列に接続したものである。本実施例では、コンデン
サＣ₆ の充電電荷が放電しきってトランジスタＱ₆ がオ
フした時にスイッチング素子Ｑ₁ のゲートに抵抗Ｒ₁ と
Ｒ₂ を介して電圧が印加されるが、コンデンサＣ₇ によ
りスイッチング素子Ｑ₁ のゲート電圧の立ち上がりを遅
らせている。

【００６０】つまり、上記コンデンサＣ₇ によりスイッ
チング素子Ｑ₁ のオフ期間を長くすることで、該スイッ
チング素子Ｑ₁ のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し（なお、図５は先の実施例１の
場合の特性図であるが、本実施例の場合も同じ結果が得
られたので、図５を利用する。）、コンデンサＣ₇ がな
い場合と比べて、コンデンサＣ₇ をスイッチング素子Ｑ
₁ のゲートに接続した場合の方が、スイッチング周波数
ｆをより下げることができる。なお、ＲＣＣは、本発明
の制御を行わない場合を示しており、軽負荷時では、ス
イッチング周波数がかなり上昇している。

【００６１】また、図６は本実施例における出力電力を
効率との関係を示し（なお、図６は先の実施例１の場合
の特性図であるが、上記図５の場合と同様に本実施例の
場合も同じ結果が得られたので、図６を利用する。）、
実線は本実施例であり、破線は従来例（図１１）であ
る。図示するように軽負荷時において特に効率を向上す
ることができる。図７に示す実施例と比べて、本実施例
の場合には、３〜４％程効率を向上させることができ
る。

【００６２】

【発明の効果】本発明によれば、１次巻線、出力巻線及
び帰還巻線を有する出力トランスと、上記出力トランス
の１次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第２の出力巻線と、この第２の出力
巻線に発生した電圧によりオンする第１のスイッチ素子
と、この第１のスイッチ素子のオン動作によりオン駆動
される第２のスイッチ素子と、この第２のスイッチ素子
のオン動作により充電されるコンデンサ及び抵抗からな
る時定数回路と、この時定数回路により所定時間上記第
１のスイッチ素子をオフさせる第３のスイッチ素子と、
上記時定数回路により上記スイッチング素子の制御端子
をＬレベルにして該スイッチング素子を所定時間オフ状
態に維持する第４のスイッチ素子とで構成したものであ
るから、時定数回路における時間により所定時間第４の
スイッチ素子を駆動してスイッチング素子を所定時間オ
フ状態に維持させることで、該スイッチング素子のスイ
ッチング周波数を、ある周波数以上にならないようにし
ている。従って、出力電力が小さい場合のスイッチング
ロスを減少させることができ、そのため、軽負荷時での
効率を向上させることができるという効果を奏するもの
である。

【００６３】また、請求項２によれば、上記スイッチン
グ素子の制御端子とアースとの間にコンデンサを接続し
ていることで、時定数回路により所定時間が経過してス
イッチング素子がターンオンしようとしても、コンデン
サによりスイッチング素子の制御端子への電圧の立ち上
がりが遅れて、スイッチング素子のオフ時間をより長く
することができる。そのため、軽負荷時でのスイッチン
グ素子のスイッチング周波数をより減少させることがで
き、軽負荷時で、より効率を向上させることができる。

【００６４】請求項３によれば、時定数回路における時
間により所定時間第３のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができる
という効果を奏するものである。

【００６５】また、請求項２によれば、上記スイッチン
グ素子の制御端子とアースとの間にコンデンサを接続し
ていることで、時定数回路により所定時間が経過してス
イッチング素子がターンオンしようとしても、コンデン
サによりスイッチング素子の制御端子への電圧の立ち上
がりが遅れて、スイッチング素子のオフ時間をより長く
することができる。そのため、軽負荷時でのスイッチン
グ素子のスイッチング周波数をより減少させることがで
き、軽負荷時で、より効率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。

【図２】本発明の実施例の出力電力と効率との関係を示
す図である。

【図３】本発明の実施例２のスイッチング電源装置の具
体回路図である。

【図４】本発明の実施例３のスイッチング電源装置の具
体回路図である。

【図５】本発明の実施例３の出力電力とスイッチング周
波数との関係を示す図である。

【図６】本発明の実施例３の出力電力と効率との関係を
示す図である。

【図７】本発明の実施例４のスイッチング電源装置の具
体回路図である。

【図８】本発明の実施例４の図７における各部の電圧波
形を示す図である。

【図９】本発明の実施例４の出力電力と効率との関係を
示す図である。

【図１０】本発明の実施例５のスイッチング電源装置の
具体回路図である。

【図１１】従来例のスイッチング電源装置の具体回路図
である。

【図１２】他の従来例のスイッチング電源装置の具体回
路図である。

【符号の説明】

Ｔ 出力トランス Ｎ_P １次巻線 Ｎ₂ 出力巻線 Ｎ₃ 第２の出力巻線 Ｎ_B 帰還巻線 Ｑ₁ スイッチング素子 Ｑ₃ トランジスタ（第２のスイッチ素子） Ｑ₄ トランジスタ（第１のスイッチ素子） Ｑ₅ トランジスタ（第３のスイッチ素子） Ｑ₆ トランジスタ（第４のスイッチ素子） Ｃ₆ コンデンサ Ｒ_{1 3} 〜Ｒ_{1 5} 抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １次巻線（Ｎ_P ）、出力巻線（Ｎ₂ ）及
   び帰還巻線（Ｎ_B ）を有する出力トランス（Ｔ）と、上
   記出力トランス（Ｔ）の１次巻線に一端が接続され帰還
   巻線に制御端子を接続した発振用のスイッチング素子
   （Ｑ₁ ）と、出力トランス（Ｔ）の出力巻線（Ｎ₂ ）に
   接続された整流回路とを備えたリンギング・チョーク・
   コンバータ方式のスイッチング電源装置において、上記
   スイッチング素子（Ｑ₁ ）のスイッチング周波数を、あ
   る周波数以上にならないように抑制する制御手段を備
   え、該制御手段を、上記出力トランス（Ｔ）に設けた出
   力巻線（Ｎ₂ ）と同極性に巻装した第２の出力巻線（Ｎ
   ₃ ）と、この第２の出力巻線（Ｎ₃ ）に発生した電圧に
   よりオンする第１のスイッチ素子（Ｑ₄ ）と、この第１
   のスイッチ素子（Ｑ₄ ）のオン動作によりオン駆動され
   る第２のスイッチ素子（Ｑ₃ ）と、この第２のスイッチ
   素子（Ｑ₃ ）のオン動作により充電されるコンデンサ
   （Ｃ₆ ）及び抵抗（Ｒ_{1 3} ）〜（Ｒ_{1 5} ）からなる時定
   数回路と、この時定数回路により所定時間上記第１のス
   イッチ素子（Ｑ₄ ）をオフさせる第３のスイッチ素子
   （Ｑ₅ ）と、上記時定数回路により上記スイッチング素
   子（Ｑ₁ ）の制御端子をＬレベルにして該スイッチング
   素子（Ｑ₁ ）を所定時間オフ状態に維持する第４のスイ
   ッチ素子（Ｑ₆ ）とで構成したことを特徴とするスイッ
   チング電源装置。
2. 【請求項２】 上記スイッチング素子（Ｑ₁ ）の制御端
   子とアースとの間にコンデンサ（Ｃ₇ ）を接続したこと
   を特徴とする請求項１記載のスイッチング電源装置。
3. 【請求項３】 １次巻線（Ｎ_P ）、出力巻線（Ｎ₂ ）及
   び帰還巻線（Ｎ_B ）を有する出力トランス（Ｔ）と、上
   記出力トランス（Ｔ）の１次巻線に一端が接続され帰還
   巻線（Ｎ_B ）に制御端子を接続した発振用のスイッチン
   グ素子（Ｑ₁）と、出力トランス（Ｔ）の出力巻線（Ｎ₂
   ）に接続された整流回路とを備えたリンギング・チョ
   ーク・コンバータ方式のスイッチング電源装置におい
   て、上記スイッチング素子（Ｑ₁ ）のスイッチング周波
   数を、ある周波数以上にならないように抑制する制御手
   段を備え、該制御手段を、上記出力トランス（Ｔ）に設
   けた出力巻線（Ｎ₂ ）と同極性に巻装した第２の出力巻
   線（Ｎ₃ ）と、上記スイッチング素子（Ｑ₁ ）のオン時
   に上記出力トランスＴの帰還巻線（Ｎ_B ）より発生した
   電圧によりオンする第１のスイッチ素子（Ｑ₄ ）と、こ
   の第１のスイッチ素子（Ｑ₄ ）のオン動作によりオン駆
   動される第２のスイッチ素子（Ｑ₃ ）と、スイッチング
   素子（Ｑ₁ ）のターンオフ時に帰還巻線（Ｎ_B ）に発生
   した逆電圧により上記第１，第２のスイッチ素子（Ｑ
   ₄ ），（Ｑ₃ ）がオフに移行するまでのタイムラグの間
   に、上記第２の出力巻線（Ｎ₃ ）に発生した電圧により
   第２のスイッチ素子（Ｑ₃ ）を介して充電されるコンデ
   ンサ（Ｃ₆ ）及び抵抗（Ｒ_{1 3} ）〜（Ｒ_{1 5} ）からなる
   時定数回路と、この時定数回路により所定時間オン動作
   を維持して上記スイッチング素子（Ｑ₁ ）の制御端子を
   Ｌレベルにし、該スイッチング素子（Ｑ₁ ）を所定時間
   オフ状態に維持する第３のスイッチ素子（Ｑ₆ ）とで構
   成したことを特徴とするスイッチング電源装置。
4. 【請求項４】 上記スイッチング素子（Ｑ₁ ）の制御端
   子とアースとの間にコンデンサ（Ｃ₇ ）を接続したこと
   を特徴とする請求項３記載のスイッチング電源装置。