JP3198831B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3198831B2 JP3198831B2 JP27604494A JP27604494A JP3198831B2 JP 3198831 B2 JP3198831 B2 JP 3198831B2 JP 27604494 A JP27604494 A JP 27604494A JP 27604494 A JP27604494 A JP 27604494A JP 3198831 B2 JP3198831 B2 JP 3198831B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- voltage
- turned
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
【０００２】
【従来の技術】図７は従来のＦＥＴ式のリンギング・チ
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。交流電源ＡＣがヒ
ューズＦ及びラインフィルタＬＰＦを介して整流用のダ
イオードブリッジＤＢ1 の入力端に接続されており、こ
のダイオードブリッジＤＢ1の出力端には平滑用のコン
デンサＣ1 が接続されている。
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。交流電源ＡＣがヒ
ューズＦ及びラインフィルタＬＰＦを介して整流用のダ
イオードブリッジＤＢ1 の入力端に接続されており、こ
のダイオードブリッジＤＢ1の出力端には平滑用のコン
デンサＣ1 が接続されている。
【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ1 、起動用抵抗Ｒ1 ，Ｒ
2 等で構成されている。また、出力トランスＴの出力巻
線Ｎ2 の両端には、整流用のダイオードＤ1 、コンデン
サＣ3 からなる整流・平滑回路が接続されている。
Ｔからなるスイッチング素子Ｑ1 、起動用抵抗Ｒ1 ，Ｒ
2 等で構成されている。また、出力トランスＴの出力巻
線Ｎ2 の両端には、整流用のダイオードＤ1 、コンデン
サＣ3 からなる整流・平滑回路が接続されている。
【０００４】更に、インバータ回路には、出力電圧の安
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗Ｒ
7 ，Ｒ8 、フォトカプラＰＣ1の発光側の発光ダイオー
ドＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路は、上記フォトカプラＰＣ1 の
発光ダイオードＰＤと対となるフォトトランジスタＰ
Ｔ、抵抗Ｒ3 〜Ｒ5 、ダイオードＤ2 、スイッチング素
子Ｑ1 のゲート・ソース間に並列に接続したトランジス
タＱ2 、このトランジスタＱ2 のベース・エミッタ間に
並列に接続したコンデンサＣ2 等で構成されている。
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗Ｒ
7 ，Ｒ8 、フォトカプラＰＣ1の発光側の発光ダイオー
ドＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路は、上記フォトカプラＰＣ1 の
発光ダイオードＰＤと対となるフォトトランジスタＰ
Ｔ、抵抗Ｒ3 〜Ｒ5 、ダイオードＤ2 、スイッチング素
子Ｑ1 のゲート・ソース間に並列に接続したトランジス
タＱ2 、このトランジスタＱ2 のベース・エミッタ間に
並列に接続したコンデンサＣ2 等で構成されている。
【０００５】次に、図７に示す回路の動作について説明
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧によりダイオードＤ2 及び抵抗Ｒ3 を介してコ
ンデンサＣ2 を充電する。
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧によりダイオードＤ2 及び抵抗Ｒ3 を介してコ
ンデンサＣ2 を充電する。
【０００６】コンデンサＣ2 が充電されていき、トラン
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
【０００７】スイッチング素子Ｑ1 がオフすると、該ス
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーは出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、コンデンサＣ3 にて平滑されて、負荷に電力が供
給されることになる。
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーは出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、コンデンサＣ3 にて平滑されて、負荷に電力が供
給されることになる。
【０００８】コンデンサＣ2 の電荷が並列に接続してあ
る抵抗Ｒ5 等を介して放電し順方向電圧以下となると、
トランジスタＱ2 はオフし、出力トランスＴに蓄積され
たエネルギーが２次側に放出されることにより、スイッ
チング素子Ｑ1 がオンする。スイッチング素子Ｑ1 がオ
ンすると、再び出力トランスＴの１次巻線ＮP に電圧が
印加されて、出力トランスＴにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
る抵抗Ｒ5 等を介して放電し順方向電圧以下となると、
トランジスタＱ2 はオフし、出力トランスＴに蓄積され
たエネルギーが２次側に放出されることにより、スイッ
チング素子Ｑ1 がオンする。スイッチング素子Ｑ1 がオ
ンすると、再び出力トランスＴの１次巻線ＮP に電圧が
印加されて、出力トランスＴにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
【０００９】ここで、負荷側の出力電圧は、抵抗Ｒ7 と
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
【００１０】ここで、出力電圧が上昇すると、フォトカ
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
【００１１】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 の値となって最大となり、これ以上負荷
電流をとってもスイッチング素子Ｑ1 のオン期間幅は増
加せず、所謂フの字特性となる。つまり、過電流制御が
行われることになる。
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 の値となって最大となり、これ以上負荷
電流をとってもスイッチング素子Ｑ1 のオン期間幅は増
加せず、所謂フの字特性となる。つまり、過電流制御が
行われることになる。
【００１２】
【発明が解決しようとする課題】ここで、図７に示すよ
うなリンギング・チョーク・コンバータ回路において、
一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
うなリンギング・チョーク・コンバータ回路において、
一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
【００１３】また、入力電力Ｐ1 が小の時は、スイッチ
ング素子Ｑ1 のスイッチングロスが大となり、効率
（η）が悪くなり、この時のスイッチング素子Ｑ1 の損
失（ロス）は、ほとんどターンオン・ターンオフのスイ
ッチングロスである（スイッチング素子Ｑ1 のオン抵抗
ＲDSによるロスは小さい）。入力電力Ｐ1 が小の時、つ
まり、出力電力Ｐｏが小の時、スイッチング素子Ｑ1 の
損失が大きいため効率（η）が悪い。そして、出力電力
Ｐｏが小の時の損失はほとんどスイッチング素子Ｑ1 の
損失であるから、この損失を下げるためには、スイッチ
ング素子Ｑ1 のターンオン・ターンオフの損失（スイッ
チングロス）の低減と、スイッチング素子Ｑ1 自体のス
イッチング回数の減少の方法とがある。
ング素子Ｑ1 のスイッチングロスが大となり、効率
（η）が悪くなり、この時のスイッチング素子Ｑ1 の損
失（ロス）は、ほとんどターンオン・ターンオフのスイ
ッチングロスである（スイッチング素子Ｑ1 のオン抵抗
ＲDSによるロスは小さい）。入力電力Ｐ1 が小の時、つ
まり、出力電力Ｐｏが小の時、スイッチング素子Ｑ1 の
損失が大きいため効率（η）が悪い。そして、出力電力
Ｐｏが小の時の損失はほとんどスイッチング素子Ｑ1 の
損失であるから、この損失を下げるためには、スイッチ
ング素子Ｑ1 のターンオン・ターンオフの損失（スイッ
チングロス）の低減と、スイッチング素子Ｑ1 自体のス
イッチング回数の減少の方法とがある。
【００１４】本発明は上述の点に鑑みて提供したもので
あって、入力電力が小の時のスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることを目的と
したスイッチング電源装置を提供することを目的とした
ものである。
あって、入力電力が小の時のスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることを目的と
したスイッチング電源装置を提供することを目的とした
ものである。
【００１５】
【課題を解決するための手段】そこで、本発明の請求項
１記載のスイッチング電源では、１次巻線ＮP 、出力巻
線Ｎ2 及び帰還巻線ＮB1を有する出力トランスＴと、上
記出力トランスＴの１次巻線ＮP に一端が接続され帰還
巻線ＮB1に制御端子を接続した発振用のスイッチング素
子Ｑ1 と、出力トランスＴの出力巻線Ｎ2 に接続された
整流回路Ｄ1 とを備えたリンギング・チョーク・コンバ
ータ方式のスイッチング電源装置において、上記スイッ
チング素子Ｑ1 がオンの時に出力トランスＴの帰還巻線
ＮB1から発生する電圧によりオン駆動される第１のトラ
ンジスタＱ7 と、この第１のトランジスタＱ7 のオンに
よりオン駆動される第２のトランジスタＱ6 と、出力ト
ランスＴに設けた第２の帰還巻線ＮB2からスイッチング
素子Ｑ1 のオフ時に発生した電圧をスイッチング素子Ｑ
1 がオフしてから第２のトランジスタＱ 6 がオフするま
でのタイムラグの期間にオンしている上記第２のトラン
ジスタＱ6 を介して充電するコンデンサＣ5 と、このコ
ンデンサＣ5 の充電電荷によりオン駆動されてオフ時の
スイッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに
維持する第３のトランジスタＱ5 とで、軽負荷時では上
記スイッチング素子Ｑ1 のスイッチング周波数を、ある
周波数以上にならないように抑制する制御回路１を設
け、負荷が重くなってきた時に上記第２のトランジスタ
Ｑ6 の出力側に現れるサージ電圧の上昇に伴いオンして
第２のトランジスタＱ6 の出力側に現れる電圧を所定の
電圧に規制するツエナーダイオードＺＤ4 を設けている
ことを特徴としている。
１記載のスイッチング電源では、１次巻線ＮP 、出力巻
線Ｎ2 及び帰還巻線ＮB1を有する出力トランスＴと、上
記出力トランスＴの１次巻線ＮP に一端が接続され帰還
巻線ＮB1に制御端子を接続した発振用のスイッチング素
子Ｑ1 と、出力トランスＴの出力巻線Ｎ2 に接続された
整流回路Ｄ1 とを備えたリンギング・チョーク・コンバ
ータ方式のスイッチング電源装置において、上記スイッ
チング素子Ｑ1 がオンの時に出力トランスＴの帰還巻線
ＮB1から発生する電圧によりオン駆動される第１のトラ
ンジスタＱ7 と、この第１のトランジスタＱ7 のオンに
よりオン駆動される第２のトランジスタＱ6 と、出力ト
ランスＴに設けた第２の帰還巻線ＮB2からスイッチング
素子Ｑ1 のオフ時に発生した電圧をスイッチング素子Ｑ
1 がオフしてから第２のトランジスタＱ 6 がオフするま
でのタイムラグの期間にオンしている上記第２のトラン
ジスタＱ6 を介して充電するコンデンサＣ5 と、このコ
ンデンサＣ5 の充電電荷によりオン駆動されてオフ時の
スイッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに
維持する第３のトランジスタＱ5 とで、軽負荷時では上
記スイッチング素子Ｑ1 のスイッチング周波数を、ある
周波数以上にならないように抑制する制御回路１を設
け、負荷が重くなってきた時に上記第２のトランジスタ
Ｑ6 の出力側に現れるサージ電圧の上昇に伴いオンして
第２のトランジスタＱ6 の出力側に現れる電圧を所定の
電圧に規制するツエナーダイオードＺＤ4 を設けている
ことを特徴としている。
【００１６】また請求項２記載のスイッチング電源装置
では、１次巻線ＮP 、出力巻線Ｎ2及び帰還巻線ＮB1を
有する出力トランスＴと、上記出力トランスＴの１次巻
線ＮP に一端が接続され帰還巻線ＮB1に制御端子を接続
した発振用のスイッチング素子Ｑ1 と、出力トランスＴ
の出力巻線Ｎ2 に接続された整流回路Ｄ1 とを備えたリ
ンギング・チョーク・コンバータ方式のスイッチング電
源装置において、上記スイッチング素子Ｑ1 がオンの時
に出力トランスＴの帰還巻線ＮB1から発生する電圧によ
りオン駆動される第１のトランジスタＱ7 と、この第１
のトランジスタＱ7 のオンによりオン駆動される第２の
トランジスタＱ6 と、出力トランスＴに設けた第２の帰
還巻線ＮB2からスイッチング素子Ｑ1 のオフ時に発生し
た電圧をスイッチング素子Ｑ 1 がオフしてから第２のト
ランジスタＱ 6 がオフするまでのタイムラグの期間にオ
ンしている上記第２のトランジスタＱ6 を介して充電す
るコンデンサＣ5 と、このコンデンサＣ5 の充電電荷に
よりオン駆動されてオフ時のスイッチング素子Ｑ1 の制
御端子を所定期間Ｌレベルに維持する第３のトランジス
タＱ5 とで、軽負荷時では上記スイッチング素子Ｑ1 の
スイッチング周波数を、ある周波数以上にならないよう
に抑制する制御回路１を設け、負荷が重くなってきた時
に上記第２の帰還巻線Ｎ B2 に発生する上記第２のトラン
ジスタＱ6 の出力側に現れるサージ電圧の上昇に伴いオ
ンするツエナーダイオードＺＤ7 を設け、このツエナー
ダイオードＺＤ7 のオンによりオン駆動される第４のト
ランジスタＱ8 を設け、このオン駆動された第４のトラ
ンジスタＱ8 により、第２のトランジスタＱ6 の出力側
に現れる電圧を所定の電圧に規制するようにしたことを
特徴としている。
では、１次巻線ＮP 、出力巻線Ｎ2及び帰還巻線ＮB1を
有する出力トランスＴと、上記出力トランスＴの１次巻
線ＮP に一端が接続され帰還巻線ＮB1に制御端子を接続
した発振用のスイッチング素子Ｑ1 と、出力トランスＴ
の出力巻線Ｎ2 に接続された整流回路Ｄ1 とを備えたリ
ンギング・チョーク・コンバータ方式のスイッチング電
源装置において、上記スイッチング素子Ｑ1 がオンの時
に出力トランスＴの帰還巻線ＮB1から発生する電圧によ
りオン駆動される第１のトランジスタＱ7 と、この第１
のトランジスタＱ7 のオンによりオン駆動される第２の
トランジスタＱ6 と、出力トランスＴに設けた第２の帰
還巻線ＮB2からスイッチング素子Ｑ1 のオフ時に発生し
た電圧をスイッチング素子Ｑ 1 がオフしてから第２のト
ランジスタＱ 6 がオフするまでのタイムラグの期間にオ
ンしている上記第２のトランジスタＱ6 を介して充電す
るコンデンサＣ5 と、このコンデンサＣ5 の充電電荷に
よりオン駆動されてオフ時のスイッチング素子Ｑ1 の制
御端子を所定期間Ｌレベルに維持する第３のトランジス
タＱ5 とで、軽負荷時では上記スイッチング素子Ｑ1 の
スイッチング周波数を、ある周波数以上にならないよう
に抑制する制御回路１を設け、負荷が重くなってきた時
に上記第２の帰還巻線Ｎ B2 に発生する上記第２のトラン
ジスタＱ6 の出力側に現れるサージ電圧の上昇に伴いオ
ンするツエナーダイオードＺＤ7 を設け、このツエナー
ダイオードＺＤ7 のオンによりオン駆動される第４のト
ランジスタＱ8 を設け、このオン駆動された第４のトラ
ンジスタＱ8 により、第２のトランジスタＱ6 の出力側
に現れる電圧を所定の電圧に規制するようにしたことを
特徴としている。
【００１７】
【作用】本発明の請求項１記載のスイッチング電源装置
によれば、スイッチング素子Ｑ1 のオフ時にタイムラグ
によりオンしている第１のトランジスタＱ7 にてオン駆
動されている第２のトランジスタＱ6 を介してコンデン
サＣ5 が充電され、このコンデンサＣ5 の充電電荷によ
り第３のトランジスタＱ5 をオン駆動して、オフ時のス
イッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに維
持することで、軽負荷時では制御回路１により、スイッ
チング素子Ｑ1 のスイッチング周波数を、ある周波数以
上にならないように抑制している。これにより軽負荷時
でのスイッチング素子Ｑ1 のスイッチング損失を減少さ
せ、効率を向上させることができる。また、負荷がある
程度重くなった場合には、第２のトランジスタＱ6 の出
力側に現れるサージ電圧が大きくなり、この大きくなっ
たサージ電圧によりツエナーダイオードＺＤ4 がオン
し、このツエナーダイオードＺＤ4 の所定のツエナー電
圧ＶZ4に規制された電圧にてコンデンサＣ5 が充電され
る。したがって、ツエナーダイオードＺＤ4 がない場合
と比べて充電電圧が低くなるため、コンデンサＣ5 の充
電電荷の放電時間も早くなり、その結果スイッチング素
子Ｑ1 のターンオフの制限時間が短くなり、スイッチン
グ周波数が高くなる。そのため、通常のリンギング・チ
ョーク・コンバータの動作に戻ることになり、負荷が重
くなった場合でも高効率を維持することができる。
によれば、スイッチング素子Ｑ1 のオフ時にタイムラグ
によりオンしている第１のトランジスタＱ7 にてオン駆
動されている第２のトランジスタＱ6 を介してコンデン
サＣ5 が充電され、このコンデンサＣ5 の充電電荷によ
り第３のトランジスタＱ5 をオン駆動して、オフ時のス
イッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに維
持することで、軽負荷時では制御回路１により、スイッ
チング素子Ｑ1 のスイッチング周波数を、ある周波数以
上にならないように抑制している。これにより軽負荷時
でのスイッチング素子Ｑ1 のスイッチング損失を減少さ
せ、効率を向上させることができる。また、負荷がある
程度重くなった場合には、第２のトランジスタＱ6 の出
力側に現れるサージ電圧が大きくなり、この大きくなっ
たサージ電圧によりツエナーダイオードＺＤ4 がオン
し、このツエナーダイオードＺＤ4 の所定のツエナー電
圧ＶZ4に規制された電圧にてコンデンサＣ5 が充電され
る。したがって、ツエナーダイオードＺＤ4 がない場合
と比べて充電電圧が低くなるため、コンデンサＣ5 の充
電電荷の放電時間も早くなり、その結果スイッチング素
子Ｑ1 のターンオフの制限時間が短くなり、スイッチン
グ周波数が高くなる。そのため、通常のリンギング・チ
ョーク・コンバータの動作に戻ることになり、負荷が重
くなった場合でも高効率を維持することができる。
【００１８】また、請求項２記載のスイッチング電源装
置によれば、スイッチング素子Ｑ1のオフ時にタイムラ
グによりオンしている第１のトランジスタＱ7 にてオン
駆動されている第２のトランジスタＱ6 を介してコンデ
ンサＣ5 が充電され、このコンデンサＣ5 の充電電荷に
より第３のトランジスタＱ5 をオン駆動して、オフ時の
スイッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに
維持することで、軽負荷時では制御回路１により、スイ
ッチング素子Ｑ1 のスイッチング周波数を、ある周波数
以上にならないように抑制している。これにより軽負荷
時でのスイッチング素子Ｑ1 のスイッチング損失を減少
させ、効率を向上させることができる。また、負荷があ
る程度重くなった場合には、第２の帰還巻線Ｎ B2 に発生
するサージ電圧が大きくなり、この大きくなったサージ
電圧によりツエナーダイオードＺＤ7 がオンし、このツ
エナーダイオードＺＤ7 がオンすることで第４のトラン
ジスタＱ8 がオンする。この第４のトランジスタＱ8 が
オンすることで、第２のトランジスタＱ6 の出力側に現
れる電圧が所定の電圧に規制され、この規制された電圧
にてコンデンサＣ5 が充電される。したがって、ツエナ
ーダイオードＺＤ 7 がない場合と比べて充電電圧が低く
なるため、コンデンサＣ5 の充電電荷の放電時間も早く
なり、その結果スイッチング素子Ｑ1 のターンオフの制
限時間が短くなり、スイッチング周波数が高くなる。そ
のため、通常のリンギング・チョーク・コンバータの動
作に戻ることになり、負荷が重くなった場合でも高効率
を維持することができる。
置によれば、スイッチング素子Ｑ1のオフ時にタイムラ
グによりオンしている第１のトランジスタＱ7 にてオン
駆動されている第２のトランジスタＱ6 を介してコンデ
ンサＣ5 が充電され、このコンデンサＣ5 の充電電荷に
より第３のトランジスタＱ5 をオン駆動して、オフ時の
スイッチング素子Ｑ1 の制御端子を所定期間Ｌレベルに
維持することで、軽負荷時では制御回路１により、スイ
ッチング素子Ｑ1 のスイッチング周波数を、ある周波数
以上にならないように抑制している。これにより軽負荷
時でのスイッチング素子Ｑ1 のスイッチング損失を減少
させ、効率を向上させることができる。また、負荷があ
る程度重くなった場合には、第２の帰還巻線Ｎ B2 に発生
するサージ電圧が大きくなり、この大きくなったサージ
電圧によりツエナーダイオードＺＤ7 がオンし、このツ
エナーダイオードＺＤ7 がオンすることで第４のトラン
ジスタＱ8 がオンする。この第４のトランジスタＱ8 が
オンすることで、第２のトランジスタＱ6 の出力側に現
れる電圧が所定の電圧に規制され、この規制された電圧
にてコンデンサＣ5 が充電される。したがって、ツエナ
ーダイオードＺＤ 7 がない場合と比べて充電電圧が低く
なるため、コンデンサＣ5 の充電電荷の放電時間も早く
なり、その結果スイッチング素子Ｑ1 のターンオフの制
限時間が短くなり、スイッチング周波数が高くなる。そ
のため、通常のリンギング・チョーク・コンバータの動
作に戻ることになり、負荷が重くなった場合でも高効率
を維持することができる。
【００１９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明のスイッチング電源装置の具体的回
路図を示す。尚、図７に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。本発明は、スイッチング素子Ｑ1 のスイッ
チングロスを下げるとスイッチング周波数が上昇するの
で実際には損失は下がらない。そこで、軽負荷時におい
てスイッチング回数を減少させるようにし、重負荷時で
は従来のインバータ（ＲＣＣ）に近い動作をさせるよう
にしたものである。
する。図１に本発明のスイッチング電源装置の具体的回
路図を示す。尚、図７に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。本発明は、スイッチング素子Ｑ1 のスイッ
チングロスを下げるとスイッチング周波数が上昇するの
で実際には損失は下がらない。そこで、軽負荷時におい
てスイッチング回数を減少させるようにし、重負荷時で
は従来のインバータ（ＲＣＣ）に近い動作をさせるよう
にしたものである。
【００２０】図１に示すように、出力トランスＴに第２
の帰還巻線ＮB2を設け、また、制御回路１と起動回路３
を設けている。なお、出力トランスＴにおいて従来と同
じ帰還巻線ＮB はＮB1の記号を付している。ここで、イ
ンバータ回路側と、制御回路１及び起動回路３における
ポイントＰ１〜Ｐ７は、それぞれ接続することを示して
いる。
の帰還巻線ＮB2を設け、また、制御回路１と起動回路３
を設けている。なお、出力トランスＴにおいて従来と同
じ帰還巻線ＮB はＮB1の記号を付している。ここで、イ
ンバータ回路側と、制御回路１及び起動回路３における
ポイントＰ１〜Ｐ７は、それぞれ接続することを示して
いる。
【００２１】またインバータ回路側の起動抵抗Ｒ1 ，Ｒ
2 はポイントＰ６，Ｐ７を介して起動回路３側に接続し
ており、スイッチング素子Ｑ1 が起動した後は切り離さ
れるようになっている。上記制御回路１は、トランジス
タＱ4 〜Ｑ7 、抵抗Ｒ14〜Ｒ22、コンデンサＣ4 ，Ｃ
5 、ダイオードＤ4 〜Ｄ7 、ツエナーダイオードＺＤ2
〜ＺＤ6 等で構成されている。そして、トランジスタＱ
5 のコレクタは、ダイオードＤ5 、ポイントＰ５を介し
てインバータ回路のスイッチング素子Ｑ1 のゲートに接
続されている。また、Ｐ１は、出力トランスＴの帰還巻
線ＮB1のスイッチング素子Ｑ1 のターンオンでプラスの
電圧が発生する側に接続してある。Ｐ２は、出力トラン
スＴの第２の帰還巻線ＮB2のスイッチング素子Ｑ1 のタ
ーンオフでプラスの電圧が発生する側に接続してある。
なお、Ｐ３はグランドである。さらにＰ４は抵抗Ｒ9 、
ダイオードＤ3 を介してスイッチング素子Ｑ1 のゲート
に接続してある。
2 はポイントＰ６，Ｐ７を介して起動回路３側に接続し
ており、スイッチング素子Ｑ1 が起動した後は切り離さ
れるようになっている。上記制御回路１は、トランジス
タＱ4 〜Ｑ7 、抵抗Ｒ14〜Ｒ22、コンデンサＣ4 ，Ｃ
5 、ダイオードＤ4 〜Ｄ7 、ツエナーダイオードＺＤ2
〜ＺＤ6 等で構成されている。そして、トランジスタＱ
5 のコレクタは、ダイオードＤ5 、ポイントＰ５を介し
てインバータ回路のスイッチング素子Ｑ1 のゲートに接
続されている。また、Ｐ１は、出力トランスＴの帰還巻
線ＮB1のスイッチング素子Ｑ1 のターンオンでプラスの
電圧が発生する側に接続してある。Ｐ２は、出力トラン
スＴの第２の帰還巻線ＮB2のスイッチング素子Ｑ1 のタ
ーンオフでプラスの電圧が発生する側に接続してある。
なお、Ｐ３はグランドである。さらにＰ４は抵抗Ｒ9 、
ダイオードＤ3 を介してスイッチング素子Ｑ1 のゲート
に接続してある。
【００２２】また、トランジスタＱ7 のベースにはダイ
オードＤ7 、抵抗Ｒ21、ツエナーダイオードＺＤ6 等を
介してＰ１から電圧が印加されるようになっており、ま
た、トランジスタＱ6 のエミッタには、ダイオードＤ6
を介してＰ２から電圧が印加されるようになっている。
なお、ツエナーダイオードＺＤ6 と抵抗Ｒ21とは入れ替
えても良い。また、同様にツエナーダイオードＺＤ5 と
抵抗Ｒ20とを入れ替えても良い。
オードＤ7 、抵抗Ｒ21、ツエナーダイオードＺＤ6 等を
介してＰ１から電圧が印加されるようになっており、ま
た、トランジスタＱ6 のエミッタには、ダイオードＤ6
を介してＰ２から電圧が印加されるようになっている。
なお、ツエナーダイオードＺＤ6 と抵抗Ｒ21とは入れ替
えても良い。また、同様にツエナーダイオードＺＤ5 と
抵抗Ｒ20とを入れ替えても良い。
【００２３】また上記起動回路３は、トランジスタＱ
3 、抵抗Ｒ11〜Ｒ13等で構成されている。
3 、抵抗Ｒ11〜Ｒ13等で構成されている。
【００２４】ここで、図２〜図４は定常状態での図１に
示す回路の各部の動作波形図である。図２（ａ）のＶds
は、スイッチング素子Ｑ1 のドレイン・ソース間電圧で
あり、（ｂ）のＶ1 は制御回路１の抵抗Ｒ21とダイオー
ドＤ7 との接続点の電位を、また、図２（ｃ）のＶ11は
ツエナーダイオードＺＤ6 と抵抗Ｒ21との接続点の電位
を、（ｄ）のＶ12はトランジスタＱ7 のベース電位を、
（ｅ）のＶ13はトランジスタＱ6 のコレクタ電位を、
（ｆ）のＶ14はトランジスタＱ5 のベース電位をそれぞ
れ示している。
示す回路の各部の動作波形図である。図２（ａ）のＶds
は、スイッチング素子Ｑ1 のドレイン・ソース間電圧で
あり、（ｂ）のＶ1 は制御回路１の抵抗Ｒ21とダイオー
ドＤ7 との接続点の電位を、また、図２（ｃ）のＶ11は
ツエナーダイオードＺＤ6 と抵抗Ｒ21との接続点の電位
を、（ｄ）のＶ12はトランジスタＱ7 のベース電位を、
（ｅ）のＶ13はトランジスタＱ6 のコレクタ電位を、
（ｆ）のＶ14はトランジスタＱ5 のベース電位をそれぞ
れ示している。
【００２５】また、図３の（ｂ）のＶｇはスイッチング
素子Ｑ1 のゲート電圧を、（ｃ）のＩｄはスイッチング
素子Ｑ1 のドレイン電流を、（ｄ）のＩｏは出力トラン
スＴの２次側の出力電流をそれぞれ示している。さら
に、図４の（ｂ）のＶB2は出力トランスＴの第２の帰還
巻線ＮB2間の電圧を、（ｃ）のＶB1は出力トランスＴの
帰還巻線ＮB1間の電圧を、（ｄ）のＶN2は出力トランス
Ｔの出力巻線Ｎ2 間の電圧をそれぞれ示している。な
お、図３（ａ），図４（ａ）のＶdsは、図２（ａ）のＶ
dsと同様スイッチング素子Ｑ1 のドレイン・ソース間電
圧である。
素子Ｑ1 のゲート電圧を、（ｃ）のＩｄはスイッチング
素子Ｑ1 のドレイン電流を、（ｄ）のＩｏは出力トラン
スＴの２次側の出力電流をそれぞれ示している。さら
に、図４の（ｂ）のＶB2は出力トランスＴの第２の帰還
巻線ＮB2間の電圧を、（ｃ）のＶB1は出力トランスＴの
帰還巻線ＮB1間の電圧を、（ｄ）のＶN2は出力トランス
Ｔの出力巻線Ｎ2 間の電圧をそれぞれ示している。な
お、図３（ａ），図４（ａ）のＶdsは、図２（ａ）のＶ
dsと同様スイッチング素子Ｑ1 のドレイン・ソース間電
圧である。
【００２６】次に動作を説明するが、本発明の動作が分
かり易いように、起動時、及び軽負荷時と重負荷時とに
分けて説明する。
かり易いように、起動時、及び軽負荷時と重負荷時とに
分けて説明する。
【００２７】Ａ 起動時 交流電源ＡＣの電圧が入力されると、ダイオードブ
リッジＤＢ1 、コンデンサＣ1 により整流・平滑された
電圧で、まず、ツエナーダイオードＺＤ1 、抵抗Ｒ2 、
抵抗Ｒ11を通してトランジスタＱ3 のベース・エミッ
タ、抵抗Ｒ13、ポイントＰ５、抵抗Ｒ10からグランドと
いう経路で電流が流れ、トランジスタＱ3がオンする。
このトランジスタＱ3 がオンすることで、今度はツエナ
ーダイオードＺＤ1 、抵抗Ｒ1 、ポイントＰ７、抵抗Ｒ
12、トランジスタＱ3 のコレクタ・エミッタ、抵抗
Ｒ13、ポイントＰ５を通してスイッチング素子Ｑ1 のゲ
ートに充分な電圧が加わり、スイッチング素子Ｑ1 をオ
ンさせて起動する。
リッジＤＢ1 、コンデンサＣ1 により整流・平滑された
電圧で、まず、ツエナーダイオードＺＤ1 、抵抗Ｒ2 、
抵抗Ｒ11を通してトランジスタＱ3 のベース・エミッ
タ、抵抗Ｒ13、ポイントＰ５、抵抗Ｒ10からグランドと
いう経路で電流が流れ、トランジスタＱ3がオンする。
このトランジスタＱ3 がオンすることで、今度はツエナ
ーダイオードＺＤ1 、抵抗Ｒ1 、ポイントＰ７、抵抗Ｒ
12、トランジスタＱ3 のコレクタ・エミッタ、抵抗
Ｒ13、ポイントＰ５を通してスイッチング素子Ｑ1 のゲ
ートに充分な電圧が加わり、スイッチング素子Ｑ1 をオ
ンさせて起動する。
【００２８】そして、出力トランスＴの帰還巻線ＮB1に
発生した電圧がダイオードＤ2 、抵抗Ｒ3 を介してコン
デンサＣ2 を充電していき、その充電電圧がトランジス
タＱ2 のベース・エミッタ間の飽和電圧を越えると、ト
ランジスタＱ2 がオンする。トランジスタＱ2 がオンす
ると、スイッチング素子Ｑ1 のゲート電圧がＬレベルと
なり、スイッチング素子Ｑ1 はオフする。コンデンサＣ
2 の電荷が放電し、トランジスタＱ2 がオフすると、上
記の動作を繰り返して、起動抵抗Ｒ1 、トランジスタＱ
3 等を介してスイッチング素子Ｑ1 をオンさせてインバ
ータ回路が起動することになる。
発生した電圧がダイオードＤ2 、抵抗Ｒ3 を介してコン
デンサＣ2 を充電していき、その充電電圧がトランジス
タＱ2 のベース・エミッタ間の飽和電圧を越えると、ト
ランジスタＱ2 がオンする。トランジスタＱ2 がオンす
ると、スイッチング素子Ｑ1 のゲート電圧がＬレベルと
なり、スイッチング素子Ｑ1 はオフする。コンデンサＣ
2 の電荷が放電し、トランジスタＱ2 がオフすると、上
記の動作を繰り返して、起動抵抗Ｒ1 、トランジスタＱ
3 等を介してスイッチング素子Ｑ1 をオンさせてインバ
ータ回路が起動することになる。
【００２９】 起動後で、軽負荷の場合 制御回路１が動作することで、ポイントＰ２からトラン
ジスタＱ6 、ダイオードＤ4 を通してコンデンサＣ4 が
充電される。なおこのコンデンサＣ4 は電解コンデンサ
から構成されており、定常状態においてはコンデンサＣ
4 には電荷が充電された状態となっている。コンデンサ
Ｃ4 の両端電圧Ｖ15が、ある一定以上になったところで
ツエナーダイオードＺＤ2 を介してトランジスタＱ4 が
オンし、トランジスタＱ3 のベース電流を引き抜くこと
で、トランジスタＱ3 がオフする。なお、トランジスタ
Ｑ4のベース側に設けているツエナーダイオードＺＤ2
はなくても良い。また、ツエナーダイオードＺＤ2 と抵
抗Ｒ14との位置を入れ替えても良い。
ジスタＱ6 、ダイオードＤ4 を通してコンデンサＣ4 が
充電される。なおこのコンデンサＣ4 は電解コンデンサ
から構成されており、定常状態においてはコンデンサＣ
4 には電荷が充電された状態となっている。コンデンサ
Ｃ4 の両端電圧Ｖ15が、ある一定以上になったところで
ツエナーダイオードＺＤ2 を介してトランジスタＱ4 が
オンし、トランジスタＱ3 のベース電流を引き抜くこと
で、トランジスタＱ3 がオフする。なお、トランジスタ
Ｑ4のベース側に設けているツエナーダイオードＺＤ2
はなくても良い。また、ツエナーダイオードＺＤ2 と抵
抗Ｒ14との位置を入れ替えても良い。
【００３０】さらに、トランジスタＱ3 がオフすること
により、電源側から抵抗Ｒ1 、ポイントＰ５を介してス
イッチング素子Ｑ1 のゲートに電圧が印加されることは
なくなる。つまり、この起動回路３はスイッチング素子
Ｑ1 が定常状態に移行した後は、スイッチング素子Ｑ1
のゲートとは切り離されるようになっている。一方、コ
ンデンサＣ4 の両端電圧を利用し、ポイントＰ４から抵
抗Ｒ9 、ダイオードＤ3 を介してスイッチング素子Ｑ1
のゲートに電圧を印加して、次のオンをさせるようにな
っている。
により、電源側から抵抗Ｒ1 、ポイントＰ５を介してス
イッチング素子Ｑ1 のゲートに電圧が印加されることは
なくなる。つまり、この起動回路３はスイッチング素子
Ｑ1 が定常状態に移行した後は、スイッチング素子Ｑ1
のゲートとは切り離されるようになっている。一方、コ
ンデンサＣ4 の両端電圧を利用し、ポイントＰ４から抵
抗Ｒ9 、ダイオードＤ3 を介してスイッチング素子Ｑ1
のゲートに電圧を印加して、次のオンをさせるようにな
っている。
【００３１】Ｂ 軽負荷時 スイッチング素子Ｑ1 のターンオン時〔Ｔ1 （図２
参照）〕 定常状態においては、出力トランスＴの帰還巻線ＮB1か
らスイッチング素子Ｑ1 のゲートに電圧が印加される。
ここで、帰還巻線ＮB1に発生する電圧ＶB1は、次式で示
される。 ＶB1＝（ＮB1／ＮP ）・Ｖds 同時にＰ１からダイオードＤ7 、抵抗Ｒ21、ツエナーダ
イオードＺＤ6 を介してトランジスタＱ7 をオンさせ
る。このトランジスタＱ7 がオンすることで、トランジ
スタＱ6 もオン状態にする。ただし、この時、ポイント
Ｐ２は、第２の帰還巻線ＮB2の電圧が印加されるため負
になっており、電流は流れない。
参照）〕 定常状態においては、出力トランスＴの帰還巻線ＮB1か
らスイッチング素子Ｑ1 のゲートに電圧が印加される。
ここで、帰還巻線ＮB1に発生する電圧ＶB1は、次式で示
される。 ＶB1＝（ＮB1／ＮP ）・Ｖds 同時にＰ１からダイオードＤ7 、抵抗Ｒ21、ツエナーダ
イオードＺＤ6 を介してトランジスタＱ7 をオンさせ
る。このトランジスタＱ7 がオンすることで、トランジ
スタＱ6 もオン状態にする。ただし、この時、ポイント
Ｐ２は、第２の帰還巻線ＮB2の電圧が印加されるため負
になっており、電流は流れない。
【００３２】 スイッチング素子Ｑ1 のオン時〔Ｔ1
〜Ｔ2 （図２参照）〕 この期間では、トランジスタＱ7 ，Ｑ6 はオン状態にあ
るが、出力トランスＴの上述の第２の帰還巻線ＮB2には
負の電圧が発生しているために、コンデンサＣ5 は充電
されない。
〜Ｔ2 （図２参照）〕 この期間では、トランジスタＱ7 ，Ｑ6 はオン状態にあ
るが、出力トランスＴの上述の第２の帰還巻線ＮB2には
負の電圧が発生しているために、コンデンサＣ5 は充電
されない。
【００３３】 スイッチング素子Ｑ1 のターンオフ時
〔Ｔ2 （図２参照）〕 ここで、出力トランスＴの２次側はフォトカプラＰＣ1
の発光ダイオードＰＤにより１次側のフォトトランジス
タＰＴにフィードバックされ、ダイオードＤ2、抵抗Ｒ4
、フォトトランジスタＰＴの時定数回路を介してコン
デンサＣ2 を充電する。そして、コンデンサＣ2 の充電
によりトランジスタＱ2 をオンさせ、スイッチング素子
Ｑ1 をターンオフさせる。この場合、出力トランスＴの
帰還巻線ＮB1の電圧ＶB1が負に反転することで、トラン
ジスタＱ7 ，Ｑ6 はオフへ向かう。但し、トランジスタ
Ｑ7 及びＱ6 が完全にオフするまでにはタイムラグ（図
２のＴ2 〜Ｔ3 ）があり、その間、今度は正に反転して
いる第２の帰還巻線ＮB2から、ポイントＰ２及びトラン
ジスタＱ6を介してコンデンサＣ5 を充電する。なお、
第２の帰還巻線ＮB2に発生する電圧ＶB2は次式で示され
る。 ＶB2＝（ＮB2／Ｎ2 ）・ＶN2
〔Ｔ2 （図２参照）〕 ここで、出力トランスＴの２次側はフォトカプラＰＣ1
の発光ダイオードＰＤにより１次側のフォトトランジス
タＰＴにフィードバックされ、ダイオードＤ2、抵抗Ｒ4
、フォトトランジスタＰＴの時定数回路を介してコン
デンサＣ2 を充電する。そして、コンデンサＣ2 の充電
によりトランジスタＱ2 をオンさせ、スイッチング素子
Ｑ1 をターンオフさせる。この場合、出力トランスＴの
帰還巻線ＮB1の電圧ＶB1が負に反転することで、トラン
ジスタＱ7 ，Ｑ6 はオフへ向かう。但し、トランジスタ
Ｑ7 及びＱ6 が完全にオフするまでにはタイムラグ（図
２のＴ2 〜Ｔ3 ）があり、その間、今度は正に反転して
いる第２の帰還巻線ＮB2から、ポイントＰ２及びトラン
ジスタＱ6を介してコンデンサＣ5 を充電する。なお、
第２の帰還巻線ＮB2に発生する電圧ＶB2は次式で示され
る。 ＶB2＝（ＮB2／Ｎ2 ）・ＶN2
【００３４】この時、上記のタイムラグ以上にトランジ
スタＱ7 のオンを維持したい場合は、トランジスタＱ7
のベース・エミッタ間にコンデンサを追加する。また、
ツエナーダイオードＺＤ5 は、トランジスタＱ6 のオフ
の切れを良くするために挿入しているものである。ま
た、このツエナーダイオードＺＤ5 はなくても良い。
スタＱ7 のオンを維持したい場合は、トランジスタＱ7
のベース・エミッタ間にコンデンサを追加する。また、
ツエナーダイオードＺＤ5 は、トランジスタＱ6 のオフ
の切れを良くするために挿入しているものである。ま
た、このツエナーダイオードＺＤ5 はなくても良い。
【００３５】 スイッチング素子Ｑ1 のオフ時〔Ｔ2
〜Ｔ1 （図２参照）〕 やがてトランジスタＱ6 がオフされ、コンデンサＣ5 へ
の充電が終わる。このコンデンサＣ5 への充電電圧がツ
エナーダイオードＺＤ3 、抵抗Ｒ16、Ｒ17とで分圧さ
れ、この分圧電圧がトランジスタＱ5 のベース・エミッ
タ間の順方向電圧以上になると、該トランジスタＱ5 が
オンする。なお、上記ツエナーダイオードＺＤ3 はなく
ても良い。このトランジスタＱ5 のオンによりポイント
Ｐ５を介してスイッチング素子Ｑ1 のゲートをＬレベル
にしてスイッチング素子Ｑ1 のオフを維持し、ターンオ
ンを遅延させることができる。すなわち、間欠動作を行
わしめる。
〜Ｔ1 （図２参照）〕 やがてトランジスタＱ6 がオフされ、コンデンサＣ5 へ
の充電が終わる。このコンデンサＣ5 への充電電圧がツ
エナーダイオードＺＤ3 、抵抗Ｒ16、Ｒ17とで分圧さ
れ、この分圧電圧がトランジスタＱ5 のベース・エミッ
タ間の順方向電圧以上になると、該トランジスタＱ5 が
オンする。なお、上記ツエナーダイオードＺＤ3 はなく
ても良い。このトランジスタＱ5 のオンによりポイント
Ｐ５を介してスイッチング素子Ｑ1 のゲートをＬレベル
にしてスイッチング素子Ｑ1 のオフを維持し、ターンオ
ンを遅延させることができる。すなわち、間欠動作を行
わしめる。
【００３６】なお、この時、ツエナーダイオードＺＤ6
は、スイッチング素子Ｑ1 のオフ期間中に帰還巻線ＮB1
に発生する電圧ＶB1はグランドを中心にリンギングする
ので（図４（ｃ）参照）、正に振れた時でもトランジス
タＱ7 のオンを防止するために挿入しているものであ
る。
は、スイッチング素子Ｑ1 のオフ期間中に帰還巻線ＮB1
に発生する電圧ＶB1はグランドを中心にリンギングする
ので（図４（ｃ）参照）、正に振れた時でもトランジス
タＱ7 のオンを防止するために挿入しているものであ
る。
【００３７】そして、コンデンサＣ5 の電荷が抵抗Ｒ18
等を介して放電された時点Ｔ4 でトランジスタＱ5 はオ
フする。この期間、出力トランスＴの１次側にも２次側
にも電流は流れない。通常、インバータ回路（ＲＣＣ）
は２次側からのキックの電圧でターンオフへと移行でき
るが、出力トランスＴの帰還巻線ＮB1はこの時、ほぼ０
Ｖなので、トランジスタＱ6 がオフしても、すぐにター
ンオンすることができない。よって、コンデンサＣ4 に
充電された電圧がポイントＰ４を介して抵抗Ｒ9 、ダイ
オードＤ3 からスイッチング素子Ｑ1 のゲートへ充電さ
れ、スレッシュホールド電圧Ｖthに達すると、ターンオ
ンすることになる。つまり、抵抗Ｒ9 でスイッチング周
波数を調整することが可能となる。そして、以上を繰り
返す。
等を介して放電された時点Ｔ4 でトランジスタＱ5 はオ
フする。この期間、出力トランスＴの１次側にも２次側
にも電流は流れない。通常、インバータ回路（ＲＣＣ）
は２次側からのキックの電圧でターンオフへと移行でき
るが、出力トランスＴの帰還巻線ＮB1はこの時、ほぼ０
Ｖなので、トランジスタＱ6 がオフしても、すぐにター
ンオンすることができない。よって、コンデンサＣ4 に
充電された電圧がポイントＰ４を介して抵抗Ｒ9 、ダイ
オードＤ3 からスイッチング素子Ｑ1 のゲートへ充電さ
れ、スレッシュホールド電圧Ｖthに達すると、ターンオ
ンすることになる。つまり、抵抗Ｒ9 でスイッチング周
波数を調整することが可能となる。そして、以上を繰り
返す。
【００３８】この結果、入力電力が小（出力電力が小）
となってスイッチング素子Ｑ1 のスイッチング周波数が
上昇しようとしても、制御回路１の動作によりスイッチ
ング素子Ｑ1 のオフ期間を、ある一定期間以上に維持す
ることになる。つまり、軽負荷時においては、スイッチ
ング素子Ｑ1 のスイッチング周波数を、ある周波数以上
にならないようにして、つまり軽負荷時では通常のイン
バータ回路の動作におけるスイッチング周波数よりもか
なり低くすることで、出力電力が小さい場合のスイッチ
ングロスを減少させることができ、軽負荷時での効率を
向上させている。
となってスイッチング素子Ｑ1 のスイッチング周波数が
上昇しようとしても、制御回路１の動作によりスイッチ
ング素子Ｑ1 のオフ期間を、ある一定期間以上に維持す
ることになる。つまり、軽負荷時においては、スイッチ
ング素子Ｑ1 のスイッチング周波数を、ある周波数以上
にならないようにして、つまり軽負荷時では通常のイン
バータ回路の動作におけるスイッチング周波数よりもか
なり低くすることで、出力電力が小さい場合のスイッチ
ングロスを減少させることができ、軽負荷時での効率を
向上させている。
【００３９】Ｃ 重負荷時 重負荷時においては、出力トランスＴの第２の帰還巻線
ＮB2に発生するサージ電圧が大きくなり、そのため、ポ
イントＰ２を介してトランジスタＱ6 のコレクタ側に出
力される電圧（サージ電圧）も大きくなる。そして、ト
ランジスタＱ6のコレクタ側のツエナーダイオードＺＤ4
のツエナー電圧をＶZ4とし、トランジスタＱ6 のコレ
クタ側の電位をＶ13とすると、軽負荷時では、Ｖ13＜Ｖ
Z4となるように、また、重負荷時ではＶ13＞ＶZ4となる
ようにツエナーダイオードＺＤ4のツエナー電圧ＶZ4を
設定しておく。
ＮB2に発生するサージ電圧が大きくなり、そのため、ポ
イントＰ２を介してトランジスタＱ6 のコレクタ側に出
力される電圧（サージ電圧）も大きくなる。そして、ト
ランジスタＱ6のコレクタ側のツエナーダイオードＺＤ4
のツエナー電圧をＶZ4とし、トランジスタＱ6 のコレ
クタ側の電位をＶ13とすると、軽負荷時では、Ｖ13＜Ｖ
Z4となるように、また、重負荷時ではＶ13＞ＶZ4となる
ようにツエナーダイオードＺＤ4のツエナー電圧ＶZ4を
設定しておく。
【００４０】そして重負荷時ではサージ電圧が大となっ
て、トランジスタＱ6 のコレクタの電位Ｖ13とコンデン
サＣ4 の両端電圧Ｖ15は大きくなり、Ｖ13は、Ｖ13＞Ｖ
Z4となるので、トランジスタＱ6 のコレクタの電位は、
ツエナーダイオードＺＤ4 と抵抗Ｒ19とによりある電圧
Ｖ13’に制限される。トランジスタＱ6 は図２に示すＴ
3 の時点でオフしているため、その時点までコンデンサ
Ｃ5 は上記の電圧Ｖ13’で充電される。そして、その電
圧で抵抗Ｒ18，Ｒ16，Ｒ17などによって放電を開始す
る。そのため、重負荷になってトランジスタＱ6 のコレ
クタ側に出力されるサージ電圧が大きくなり、ツエナー
ダイオードＺＤ4 のツエナー電圧ＶZ4を越えて該ツエナ
ーダイオードＺＤ4 がオンすることで、大きなサージ電
圧が規制されてツエナーダイオードＺＤ4 がない場合と
比べて低い電圧で充電されることになる。これによりツ
エナーダイオードＺＤ4 がオンすると、コンデンサＣ5
の充電電荷量が少ないためにツエナーダイオードＺＤ4
がない場合と比べてコンデンサＣ5 の放電が早くなる。
その結果、スイッチング素子Ｑ1 のターンオフの制限時
間が短くなり、スイッチング周波数ｆが高くなる。
て、トランジスタＱ6 のコレクタの電位Ｖ13とコンデン
サＣ4 の両端電圧Ｖ15は大きくなり、Ｖ13は、Ｖ13＞Ｖ
Z4となるので、トランジスタＱ6 のコレクタの電位は、
ツエナーダイオードＺＤ4 と抵抗Ｒ19とによりある電圧
Ｖ13’に制限される。トランジスタＱ6 は図２に示すＴ
3 の時点でオフしているため、その時点までコンデンサ
Ｃ5 は上記の電圧Ｖ13’で充電される。そして、その電
圧で抵抗Ｒ18，Ｒ16，Ｒ17などによって放電を開始す
る。そのため、重負荷になってトランジスタＱ6 のコレ
クタ側に出力されるサージ電圧が大きくなり、ツエナー
ダイオードＺＤ4 のツエナー電圧ＶZ4を越えて該ツエナ
ーダイオードＺＤ4 がオンすることで、大きなサージ電
圧が規制されてツエナーダイオードＺＤ4 がない場合と
比べて低い電圧で充電されることになる。これによりツ
エナーダイオードＺＤ4 がオンすると、コンデンサＣ5
の充電電荷量が少ないためにツエナーダイオードＺＤ4
がない場合と比べてコンデンサＣ5 の放電が早くなる。
その結果、スイッチング素子Ｑ1 のターンオフの制限時
間が短くなり、スイッチング周波数ｆが高くなる。
【００４１】一方、重負荷時では、サージ電圧が大きい
ために、ダイオードＤ4 を介してコンデンサＣ4 に充電
される電圧も上昇し、この上昇したコンデンサＣ4 の電
圧によりポイントＰ４、抵抗Ｒ9 を介してスイッチング
素子Ｑ1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサＣ5 の放電が早くなることに加
えて、コンデンサＣ4 の充電電圧の上昇に伴うスイッチ
ング素子Ｑ1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Ｑ1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Ｑ1 のターンオ
フの制限時間が短くなり、スイッチング周波数ｆが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサＣ4 の充電電圧も上昇することで、
スイッチング素子Ｑ1 のターンオンの時期を早めてい
き、スイッチング周波数ｆも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路（ＲＣＣ）の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
ために、ダイオードＤ4 を介してコンデンサＣ4 に充電
される電圧も上昇し、この上昇したコンデンサＣ4 の電
圧によりポイントＰ４、抵抗Ｒ9 を介してスイッチング
素子Ｑ1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサＣ5 の放電が早くなることに加
えて、コンデンサＣ4 の充電電圧の上昇に伴うスイッチ
ング素子Ｑ1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Ｑ1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Ｑ1 のターンオ
フの制限時間が短くなり、スイッチング周波数ｆが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサＣ4 の充電電圧も上昇することで、
スイッチング素子Ｑ1 のターンオンの時期を早めてい
き、スイッチング周波数ｆも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路（ＲＣＣ）の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
【００４２】（実施例２）図５に実施例２を示す。本実
施例ではダイオードＤ4 のカソード側にツエナーダイオ
ードＺＤ7 のカソードを接続し、このツエナーダイオー
ドＺＤ7 のアノードを抵抗Ｒ23を介してトランジスタＱ
8 のベースに接続している。そして、トランジスタＱ8
のコレクタを抵抗Ｒ25を介してトランジスタＱ6 のコレ
クタに接続している。また抵抗Ｒ24をトランジスタＱ8
のベース・エミッタ間に接続している。また上記ツエナ
ーダイオードＺＤ7 のツエナー電圧ＶZ7は、軽負荷時で
はコンデンサＣ4 の両端電圧Ｖ15より低く設定してある
ものであり、重負荷時においてサージ電圧が大きくなっ
た時に、それに応じて大きくなった電圧Ｖ15は、Ｖ15＞
ＶZ7となるようにツエナーダイオードＺＤ7 のツエナー
電圧を設定している。
施例ではダイオードＤ4 のカソード側にツエナーダイオ
ードＺＤ7 のカソードを接続し、このツエナーダイオー
ドＺＤ7 のアノードを抵抗Ｒ23を介してトランジスタＱ
8 のベースに接続している。そして、トランジスタＱ8
のコレクタを抵抗Ｒ25を介してトランジスタＱ6 のコレ
クタに接続している。また抵抗Ｒ24をトランジスタＱ8
のベース・エミッタ間に接続している。また上記ツエナ
ーダイオードＺＤ7 のツエナー電圧ＶZ7は、軽負荷時で
はコンデンサＣ4 の両端電圧Ｖ15より低く設定してある
ものであり、重負荷時においてサージ電圧が大きくなっ
た時に、それに応じて大きくなった電圧Ｖ15は、Ｖ15＞
ＶZ7となるようにツエナーダイオードＺＤ7 のツエナー
電圧を設定している。
【００４３】次に動作を説明するが、起動時や軽負荷で
は先の実施例と同様であり、軽負荷時でのスイッチング
素子Ｑ1 のスイッチング周波数を低くして、効率を向上
させており、重負荷時での動作が異なるので、重負荷時
の場合の動作について説明する。
は先の実施例と同様であり、軽負荷時でのスイッチング
素子Ｑ1 のスイッチング周波数を低くして、効率を向上
させており、重負荷時での動作が異なるので、重負荷時
の場合の動作について説明する。
【００４４】重負荷時ではサージ電圧が大となって、ト
ランジスタＱ6 のコレクタの電位Ｖ13とコンデンサＣ4
の両端電圧Ｖ15は大きくなり、Ｖ15は、Ｖ15＞ＶZ7とな
るので、ツエナーダイオードＺＤ7 がオンし、トランジ
スタＱ8 がオンする。このトランジスタＱ8 がオンする
ことで、トランジスタＱ6 のコレクタの電位は、抵抗Ｒ
23とトランジスタＱ8 とにより、ある電圧Ｖ13’に制限
される。トランジスタＱ6 は図２に示すＴ3 の時点でオ
フしているため、その時点までコンデンサＣ5は上記の
電圧Ｖ13’で充電される。そして、その電圧で抵抗
Ｒ18，Ｒ16，Ｒ17などによって放電を開始する。そのた
め、重負荷になってトランジスタＱ6 のコレクタ側に出
力されるサージ電圧が大きくなり、ツエナーダイオード
ＺＤ7 のツエナー電圧ＶZ7を越えて該ツエナーダイオー
ドＺＤ7 がオンすることで、大きなサージ電圧が規制さ
れてツエナーダイオードＺＤ7 がない場合と比べて低い
電圧で充電されることになる。これによりツエナーダイ
オードＺＤ7 がオンすると、コンデンサＣ5 の充電電荷
量が少ないためにツエナーダイオードＺＤ7 がない場合
と比べてコンデンサＣ5 の放電が早くなる。その結果、
スイッチング素子Ｑ1 のターンオフの制限時間が短くな
り、スイッチング周波数ｆが高くなる。
ランジスタＱ6 のコレクタの電位Ｖ13とコンデンサＣ4
の両端電圧Ｖ15は大きくなり、Ｖ15は、Ｖ15＞ＶZ7とな
るので、ツエナーダイオードＺＤ7 がオンし、トランジ
スタＱ8 がオンする。このトランジスタＱ8 がオンする
ことで、トランジスタＱ6 のコレクタの電位は、抵抗Ｒ
23とトランジスタＱ8 とにより、ある電圧Ｖ13’に制限
される。トランジスタＱ6 は図２に示すＴ3 の時点でオ
フしているため、その時点までコンデンサＣ5は上記の
電圧Ｖ13’で充電される。そして、その電圧で抵抗
Ｒ18，Ｒ16，Ｒ17などによって放電を開始する。そのた
め、重負荷になってトランジスタＱ6 のコレクタ側に出
力されるサージ電圧が大きくなり、ツエナーダイオード
ＺＤ7 のツエナー電圧ＶZ7を越えて該ツエナーダイオー
ドＺＤ7 がオンすることで、大きなサージ電圧が規制さ
れてツエナーダイオードＺＤ7 がない場合と比べて低い
電圧で充電されることになる。これによりツエナーダイ
オードＺＤ7 がオンすると、コンデンサＣ5 の充電電荷
量が少ないためにツエナーダイオードＺＤ7 がない場合
と比べてコンデンサＣ5 の放電が早くなる。その結果、
スイッチング素子Ｑ1 のターンオフの制限時間が短くな
り、スイッチング周波数ｆが高くなる。
【００４５】一方、重負荷時では、サージ電圧が大きい
ために、ダイオードＤ4 を介してコンデンサＣ4 に充電
される電圧も上昇し、この上昇したコンデンサＣ4 の電
圧によりポイントＰ４、抵抗Ｒ9 を介してスイッチング
素子Ｑ1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサＣ5 の放電が早くなることに加
えて、コンデンサＣ4 の充電電圧の上昇に伴うスイッチ
ング素子Ｑ1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Ｑ1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Ｑ1 のターンオ
フの制限時間が短くなり、スイッチング周波数ｆが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサＣ4 の充電電圧も上昇することで、
スイッチング素子Ｑ1 のターンオンの時期を早めてい
き、スイッチング周波数ｆも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路（ＲＣＣ）の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
ために、ダイオードＤ4 を介してコンデンサＣ4 に充電
される電圧も上昇し、この上昇したコンデンサＣ4 の電
圧によりポイントＰ４、抵抗Ｒ9 を介してスイッチング
素子Ｑ1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサＣ5 の放電が早くなることに加
えて、コンデンサＣ4 の充電電圧の上昇に伴うスイッチ
ング素子Ｑ1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Ｑ1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Ｑ1 のターンオ
フの制限時間が短くなり、スイッチング周波数ｆが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサＣ4 の充電電圧も上昇することで、
スイッチング素子Ｑ1 のターンオンの時期を早めてい
き、スイッチング周波数ｆも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路（ＲＣＣ）の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
【００４６】（実施例３）図６に実施例３の具体回路図
を示す。本実施例では、先の実施例のようにトランジス
タＱ6 のコレクタからダイオードＤ4 を介してコンデン
サＣ4 を充電するのではなく、出力トランスＴの第２の
帰還巻線ＮB2から直接ダイオードＤ4 を介してコンデン
サＣ4 を充電するようにしたものである。動作は図５の
場合と同様なので、説明は省略する。
を示す。本実施例では、先の実施例のようにトランジス
タＱ6 のコレクタからダイオードＤ4 を介してコンデン
サＣ4 を充電するのではなく、出力トランスＴの第２の
帰還巻線ＮB2から直接ダイオードＤ4 を介してコンデン
サＣ4 を充電するようにしたものである。動作は図５の
場合と同様なので、説明は省略する。
【００４７】なお上記の各実施例では、インバータ回路
のスイッチング素子Ｑ1 にＦＥＴを用いた場合について
説明したが、これに限定されるものではない。例えばス
イッチング素子Ｑ1 にトランジスタを用いても良い。
のスイッチング素子Ｑ1 にＦＥＴを用いた場合について
説明したが、これに限定されるものではない。例えばス
イッチング素子Ｑ1 にトランジスタを用いても良い。
【００４８】
【発明の効果】本発明の請求項１記載のスイッチング電
源装置によれば、スイッチング素子のオフ時にタイムラ
グによりオンしている第１のトランジスタにてオン駆動
されている第２のトランジスタを介してコンデンサが充
電され、このコンデンサの充電電荷により第３のトラン
ジスタをオン駆動して、オフ時のスイッチング素子の制
御端子を所定期間Ｌレベルに維持することで、軽負荷時
では制御回路により、スイッチング素子のスイッチング
周波数を、ある周波数以上にならないように抑制してい
る。これにより軽負荷時でのスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることができ
る。また、負荷がある程度重くなった場合には、第２の
トランジスタの出力側に現れるサージ電圧が大きくな
り、この大きくなったサージ電圧によりツエナーダイオ
ードがオンし、このツエナーダイオードの所定のツエナ
ー電圧に規制された電圧にてコンデンサが充電される。
したがって、ツエナーダイオードがない場合と比べて充
電電圧が低くなるため、コンデンサの充電電荷の放電時
間も早くなり、その結果スイッチング素子のターンオフ
の制限時間が短くなり、スイッチング周波数が高くな
る。そのため、通常のリンギング・チョーク・コンバー
タの動作に戻ることになり、負荷が重くなった場合でも
高効率を維持することができる。
源装置によれば、スイッチング素子のオフ時にタイムラ
グによりオンしている第１のトランジスタにてオン駆動
されている第２のトランジスタを介してコンデンサが充
電され、このコンデンサの充電電荷により第３のトラン
ジスタをオン駆動して、オフ時のスイッチング素子の制
御端子を所定期間Ｌレベルに維持することで、軽負荷時
では制御回路により、スイッチング素子のスイッチング
周波数を、ある周波数以上にならないように抑制してい
る。これにより軽負荷時でのスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることができ
る。また、負荷がある程度重くなった場合には、第２の
トランジスタの出力側に現れるサージ電圧が大きくな
り、この大きくなったサージ電圧によりツエナーダイオ
ードがオンし、このツエナーダイオードの所定のツエナ
ー電圧に規制された電圧にてコンデンサが充電される。
したがって、ツエナーダイオードがない場合と比べて充
電電圧が低くなるため、コンデンサの充電電荷の放電時
間も早くなり、その結果スイッチング素子のターンオフ
の制限時間が短くなり、スイッチング周波数が高くな
る。そのため、通常のリンギング・チョーク・コンバー
タの動作に戻ることになり、負荷が重くなった場合でも
高効率を維持することができる。
【００４９】また、請求項２記載のスイッチング電源装
置によれば、スイッチング素子のオフ時にタイムラグに
よりオンしている第１のトランジスタにてオン駆動され
ている第２のトランジスタを介してコンデンサが充電さ
れ、このコンデンサの充電電荷により第３のトランジス
タをオン駆動して、オフ時のスイッチング素子の制御端
子を所定期間Ｌレベルに維持することで、軽負荷時では
制御回路により、スイッチング素子のスイッチング周波
数を、ある周波数以上にならないように抑制している。
これにより軽負荷時でのスイッチング素子のスイッチン
グ損失を減少させ、効率を向上させることができる。ま
た、負荷がある程度重くなった場合には、第２の帰還巻
線に発生するサージ電圧が大きくなり、この大きくなっ
たサージ電圧によりツエナーダイオードがオンし、この
ツエナーダイオードがオンすることで第４のトランジス
タがオンする。この第４のトランジスタがオンすること
で、第２のトランジスタの出力側に現れる電圧が所定の
電圧に規制され、この規制された電圧にてコンデンサが
充電される。したがって、ツエナーダイオードがない場
合と比べて充電電圧が低くなるため、コンデンサの充電
電荷の放電時間も早くなり、その結果スイッチング素子
のターンオフの制限時間が短くなり、スイッチング周波
数が高くなる。そのため、通常のリンギング・チョーク
・コンバータの動作に戻ることになり、負荷が重くなっ
た場合でも高効率を維持することができる。
置によれば、スイッチング素子のオフ時にタイムラグに
よりオンしている第１のトランジスタにてオン駆動され
ている第２のトランジスタを介してコンデンサが充電さ
れ、このコンデンサの充電電荷により第３のトランジス
タをオン駆動して、オフ時のスイッチング素子の制御端
子を所定期間Ｌレベルに維持することで、軽負荷時では
制御回路により、スイッチング素子のスイッチング周波
数を、ある周波数以上にならないように抑制している。
これにより軽負荷時でのスイッチング素子のスイッチン
グ損失を減少させ、効率を向上させることができる。ま
た、負荷がある程度重くなった場合には、第２の帰還巻
線に発生するサージ電圧が大きくなり、この大きくなっ
たサージ電圧によりツエナーダイオードがオンし、この
ツエナーダイオードがオンすることで第４のトランジス
タがオンする。この第４のトランジスタがオンすること
で、第２のトランジスタの出力側に現れる電圧が所定の
電圧に規制され、この規制された電圧にてコンデンサが
充電される。したがって、ツエナーダイオードがない場
合と比べて充電電圧が低くなるため、コンデンサの充電
電荷の放電時間も早くなり、その結果スイッチング素子
のターンオフの制限時間が短くなり、スイッチング周波
数が高くなる。そのため、通常のリンギング・チョーク
・コンバータの動作に戻ることになり、負荷が重くなっ
た場合でも高効率を維持することができる。
【図面の簡単な説明】
【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。
回路図である。
【図２】（ａ）〜（ｆ）は本発明の実施例の動作波形図
である。
である。
【図３】（ａ）〜（ｄ）は本発明の実施例の動作波形図
である。
である。
【図４】（ａ）〜（ｄ）は本発明の実施例の動作波形図
である。
である。
【図５】本発明の実施例２のスイッチング電源装置の具
体回路図である。
体回路図である。
【図６】本発明の実施例３のスイッチング電源装置の具
体回路図である。
体回路図である。
【図７】従来例のスイッチング電源装置の具体回路図で
ある。
ある。
１ 制御回路 Ｔ 出力トランス ＮP １次巻線 Ｎ2 出力巻線 ＮB1 帰還巻線 ＮB2 第２の帰還巻線 Ｄ1 ダイオード（整流回路） Ｑ1 スイッチング素子 Ｑ7 第１のトランジスタ Ｑ6 第２のトランジスタ Ｑ5 第３のトランジスタ Ｑ8 第４のトランジスタ Ｃ5 コンデンサ ＺＤ4 ツエナーダイオード ＺＤ7 ツエナーダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−67335（ＪＰ，Ａ) 特開 平６−189545（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/338 H02M 3/28
Claims (2)
- 【請求項１】 １次巻線（ＮP ）、出力巻線（Ｎ2 ）及
び帰還巻線（ＮB1）を有する出力トランス（Ｔ）と、上
記出力トランス（Ｔ）の１次巻線（ＮP ）に一端が接続
され帰還巻線（ＮB1）に制御端子を接続した発振用のス
イッチング素子（Ｑ1 ）と、出力トランス（Ｔ）の出力
巻線（Ｎ2 ）に接続された整流回路（Ｄ1 ）とを備えた
リンギング・チョーク・コンバータ方式のスイッチング
電源装置において、上記スイッチング素子（Ｑ1 ）がオ
ンの時に出力トランス（Ｔ）の帰還巻線（ＮB1）から発
生する電圧によりオン駆動される第１のトランジスタ
（Ｑ7 ）と、この第１のトランジスタ（Ｑ7 ）のオンに
よりオン駆動される第２のトランジスタ（Ｑ6 ）と、出
力トランス（Ｔ）に設けた第２の帰還巻線（ＮB2）から
スイッチング素子（Ｑ1 ）のオフ時に発生した電圧をス
イッチング素子（Ｑ 1 ）がオフしてから第２のトランジ
スタ（Ｑ 6 ）がオフするまでのタイムラグの期間にオン
している上記第２のトランジスタ（Ｑ6 ）を介して充電
するコンデンサ（Ｃ5 ）と、このコンデンサ（Ｃ5 ）の
充電電荷によりオン駆動されてオフ時のスイッチング素
子（Ｑ1 ）の制御端子を所定期間Ｌレベルに維持する第
３のトランジスタ（Ｑ5 ）とで、軽負荷時では上記スイ
ッチング素子（Ｑ1 ）のスイッチング周波数を、ある周
波数以上にならないように抑制する制御回路（１）を設
け、負荷が重くなってきた時に上記第２のトランジスタ
（Ｑ6 ）の出力側に現れるサージ電圧の上昇に伴いオン
して第２のトランジスタ（Ｑ6 ）の出力側に現れる電圧
を所定の電圧に規制するツエナーダイオード（ＺＤ4 ）
を設けていることを特徴とするスイッチング電源装置。 - 【請求項２】 １次巻線（ＮP ）、出力巻線（Ｎ2 ）及
び帰還巻線（ＮB1）を有する出力トランス（Ｔ）と、上
記出力トランス（Ｔ）の１次巻線（ＮP ）に一端が接続
され帰還巻線（ＮB1）に制御端子を接続した発振用のス
イッチング素子（Ｑ1 ）と、出力トランス（Ｔ）の出力
巻線（Ｎ2 ）に接続された整流回路（Ｄ1 ）とを備えた
リンギング・チョーク・コンバータ方式のスイッチング
電源装置において、上記スイッチング素子（Ｑ1 ）がオ
ンの時に出力トランス（Ｔ）の帰還巻線（ＮB1）から発
生する電圧によりオン駆動される第１のトランジスタ
（Ｑ7 ）と、この第１のトランジスタ（Ｑ7 ）のオンに
よりオン駆動される第２のトランジスタ（Ｑ6 ）と、出
力トランス（Ｔ）に設けた第２の帰還巻線（ＮB2）から
スイッチング素子（Ｑ1 ）のオフ時に発生した電圧をス
イッチング素子（Ｑ 1 ）がオフしてから第２のトランジ
スタ（Ｑ 6 ）がオフするまでのタイムラグの期間にオン
している上記第２のトランジスタ（Ｑ6 ）を介して充電
するコンデンサ（Ｃ5 ）と、このコンデンサ（Ｃ5 ）の
充電電荷によりオン駆動されてオフ時のスイッチング素
子（Ｑ1 ）の制御端子を所定期間Ｌレベルに維持する第
３のトランジスタ（Ｑ5 ）とで、軽負荷時では上記スイ
ッチング素子（Ｑ1 ）のスイッチング周波数を、ある周
波数以上にならないように抑制する制御回路（１）を設
け、負荷が重くなってきた時に上記第２の帰還巻線（Ｎ
B2 ）に発生するサージ電圧の上昇に伴いオンするツエナ
ーダイオード（ＺＤ7 ）を設け、このツエナーダイオー
ド（ＺＤ7 ）のオンによりオン駆動される第４のトラン
ジスタ（Ｑ8 ）を設け、このオン駆動された第４のトラ
ンジスタ（Ｑ8 ）により、第２のトランジスタ（Ｑ6 ）
の出力側に現れる電圧を所定の電圧に規制するようにし
たことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604494A JP3198831B2 (ja) | 1994-10-14 | 1994-10-14 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604494A JP3198831B2 (ja) | 1994-10-14 | 1994-10-14 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116671A JPH08116671A (ja) | 1996-05-07 |
| JP3198831B2 true JP3198831B2 (ja) | 2001-08-13 |
Family
ID=17564013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27604494A Expired - Fee Related JP3198831B2 (ja) | 1994-10-14 | 1994-10-14 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198831B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004629A (ko) * | 1997-06-28 | 1999-01-15 | 이형도 | 고전압 급방전회로 |
| EP0938184B1 (en) * | 1998-02-24 | 2003-10-01 | Sharp Kabushiki Kaisha | Switching power supply |
| JP3465673B2 (ja) | 2000-09-06 | 2003-11-10 | 株式会社村田製作所 | スイッチング電源装置 |
| CN100428616C (zh) * | 2004-11-29 | 2008-10-22 | 崇贸科技股份有限公司 | 切换式控制装置及产生切换信号的方法 |
| WO2007041894A1 (en) | 2005-10-09 | 2007-04-19 | System General Corp. | Switching control circuit for primary-side controlled power converters |
-
1994
- 1994-10-14 JP JP27604494A patent/JP3198831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116671A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707409B2 (ja) | スイッチング電源装置 | |
| US6788556B2 (en) | Switching power source device | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| JP2003018828A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001145344A (ja) | Ｄｃ−ｄｃコンバータ | |
| US8582320B2 (en) | Self-excited switching power supply circuit | |
| JP5408161B2 (ja) | 自励式スイッチング電源回路 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JP2004194387A (ja) | スイッチング電源装置 | |
| JP3251192B2 (ja) | 過電流保護回路 | |
| JP5129208B2 (ja) | スイッチング電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP2002305876A (ja) | スイッチング電源装置 | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| KR970002431Y1 (ko) | 링잉 초크 컨버터 | |
| JPH0357708B2 (ja) | ||
| JP2002281749A (ja) | スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0866031A (ja) | スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |