JPH0767135A - ディジタルｙ／ｃ分離装置 - Google Patents
ディジタルｙ／ｃ分離装置Info
- Publication number
- JPH0767135A JPH0767135A JP21034393A JP21034393A JPH0767135A JP H0767135 A JPH0767135 A JP H0767135A JP 21034393 A JP21034393 A JP 21034393A JP 21034393 A JP21034393 A JP 21034393A JP H0767135 A JPH0767135 A JP H0767135A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- frequency
- digital
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 標準および非標準双方の映像信号に対して、
ディジタルメモリを用いた櫛形フィルタによりＹ／Ｃ分
離を行なう。 【構成】 櫛形フィルタ１５からのＣ信号とバースト期
間検出器４からの信号を、バースト周波数情報検出装置
１６で処理して、その情報によりＶＣＸＯ２を制御しＡ
／Ｄ変換器１のサンプリング周波数を変更できるように
する。
ディジタルメモリを用いた櫛形フィルタによりＹ／Ｃ分
離を行なう。 【構成】 櫛形フィルタ１５からのＣ信号とバースト期
間検出器４からの信号を、バースト周波数情報検出装置
１６で処理して、その情報によりＶＣＸＯ２を制御しＡ
／Ｄ変換器１のサンプリング周波数を変更できるように
する。
Description
【０００１】
【産業上の利用分野】本発明は、ＮＴＳＣ方式の映像信
号のディジタルＹ／Ｃ分離装置に関するもので、標準お
よび非標準双方の映像信号に対して、ディジタルメモリ
を用いた櫛形フィルタにより、Ｙ／Ｃ分離を行なうディ
ジタルＹ／Ｃ分離装置である。
号のディジタルＹ／Ｃ分離装置に関するもので、標準お
よび非標準双方の映像信号に対して、ディジタルメモリ
を用いた櫛形フィルタにより、Ｙ／Ｃ分離を行なうディ
ジタルＹ／Ｃ分離装置である。
【０００２】
【従来の技術】図１０は、ＮＴＳＣ方式のカラーテレビ
ジョンに使用されるコンポジット信号の１水平同期期間
（１Ｈ）における波形図である。ある水平同期信号ＳＹ
ＮＣと次の水平同期信号ＳＹＮＣとの間には、ペデスタ
ルの部分にカラーバーストＢがあり、その後に輝度信号
（以下Ｙ信号という）とそれに重畳した色信号（以下Ｃ
信号という）よりなる映像信号がある。Ｃ信号はカラー
バースト信号をもとに変調された信号である。
ジョンに使用されるコンポジット信号の１水平同期期間
（１Ｈ）における波形図である。ある水平同期信号ＳＹ
ＮＣと次の水平同期信号ＳＹＮＣとの間には、ペデスタ
ルの部分にカラーバーストＢがあり、その後に輝度信号
（以下Ｙ信号という）とそれに重畳した色信号（以下Ｃ
信号という）よりなる映像信号がある。Ｃ信号はカラー
バースト信号をもとに変調された信号である。
【０００３】放送局から送られる信号は標準信号であ
り、水平同期信号の周期の周波数をｆ H とすると、カラ
ーバーストＢの周波数は、ｆH ×４５５／２の関係にあ
る。一方、非標準信号は、これらの関係が崩れている信
号を指す。ビデオデッキからの再生信号などがこれに該
当する。
り、水平同期信号の周期の周波数をｆ H とすると、カラ
ーバーストＢの周波数は、ｆH ×４５５／２の関係にあ
る。一方、非標準信号は、これらの関係が崩れている信
号を指す。ビデオデッキからの再生信号などがこれに該
当する。
【０００４】前記のＹ信号とＣ信号の分離をＹ／Ｃ分離
という。ＮＴＳＣ方式の映像信号をＹ／Ｃ分離するに
は、一般に櫛形フィルタが用いられており、最近ではデ
ィジタルメモリを用いた二次元，三次元Ｙ／Ｃ分離など
がある。
という。ＮＴＳＣ方式の映像信号をＹ／Ｃ分離するに
は、一般に櫛形フィルタが用いられており、最近ではデ
ィジタルメモリを用いた二次元，三次元Ｙ／Ｃ分離など
がある。
【０００５】しかし、従来Ｙ／Ｃ分離をディジタルで行
なう場合は標準信号でなければならず、さらに図１１に
示すようなＴＢＣ（タイム・ベース・コレクタ）５０を
介して、アナログであるコンポジット信号を、アナログ
データの時間軸変動を吸収して、１Ｈ期間に定められた
データ数のディジタルデータを、ディジタルメモリを用
いた櫛形フィルタ５１に通してＹ／Ｃ分離を行なってい
た。非標準信号に対しては、ＴＢＣを使うと、Ｙ信号の
時間軸変動がなくなる代わりに、Ｃ信号の時間軸が変動
してしまい、Ｃ信号をできるだけ正確に分離することが
必要であるにもかかわらず、Ｃ信号が分離できない。し
たがって、ＴＢＣを使うわけにいかず、たとえば、図１
２に示すように、発振器５２により発生した、カラーバ
ースト信号の周波数にロックしたクロックを発生させ、
これにより駆動するアナログ式のＣＣＤ遅延回路５３と
加算器５４および減算器５５よりなる櫛形フィルタによ
りＹ／Ｃ分離を行なっていた。このように非標準信号の
Ｙ／Ｃ分離に関してはアナログ回路で対応していた。
なう場合は標準信号でなければならず、さらに図１１に
示すようなＴＢＣ（タイム・ベース・コレクタ）５０を
介して、アナログであるコンポジット信号を、アナログ
データの時間軸変動を吸収して、１Ｈ期間に定められた
データ数のディジタルデータを、ディジタルメモリを用
いた櫛形フィルタ５１に通してＹ／Ｃ分離を行なってい
た。非標準信号に対しては、ＴＢＣを使うと、Ｙ信号の
時間軸変動がなくなる代わりに、Ｃ信号の時間軸が変動
してしまい、Ｃ信号をできるだけ正確に分離することが
必要であるにもかかわらず、Ｃ信号が分離できない。し
たがって、ＴＢＣを使うわけにいかず、たとえば、図１
２に示すように、発振器５２により発生した、カラーバ
ースト信号の周波数にロックしたクロックを発生させ、
これにより駆動するアナログ式のＣＣＤ遅延回路５３と
加算器５４および減算器５５よりなる櫛形フィルタによ
りＹ／Ｃ分離を行なっていた。このように非標準信号の
Ｙ／Ｃ分離に関してはアナログ回路で対応していた。
【０００６】
【発明が解決しようとする課題】以上のように、ディジ
タルメモリを用いた櫛形フィルタによるディジタルＹ／
Ｃ分離を行なえるのは、標準信号のみという条件があ
り、非標準信号のＹ／Ｃ分離はアナログで対応していた
ため、標準，非標準信号双方に対するＹ／Ｃ分離をしよ
うとすると、必然的にアナログＹ／Ｃ分離装置を非標準
信号用に付加しなければならかった。
タルメモリを用いた櫛形フィルタによるディジタルＹ／
Ｃ分離を行なえるのは、標準信号のみという条件があ
り、非標準信号のＹ／Ｃ分離はアナログで対応していた
ため、標準，非標準信号双方に対するＹ／Ｃ分離をしよ
うとすると、必然的にアナログＹ／Ｃ分離装置を非標準
信号用に付加しなければならかった。
【０００７】
【課題を解決するための手段】本発明のＹ／Ｃ分離装置
においては、アナログ信号であるコンポジット信号をサ
ンプリングしディジタル変換するＡ／Ｄ変換器と、これ
に接続されたディジタルＹ／Ｃ分離を行なうためのディ
ジタルメモリを用いた櫛形フィルタと、Ａ／Ｄ変換器の
出力と櫛形フィルタから分離されたＣ信号とからカラー
バースト信号の周波数情報を検出するバースト周波数情
報検出装置と、検出されたバースト周波数情報からＡ／
Ｄ変換器サンプリングのためのクロック信号を発生しこ
れをＡ／Ｄ変換器に供給する電圧制御クリスタル発振器
とを設けた。
においては、アナログ信号であるコンポジット信号をサ
ンプリングしディジタル変換するＡ／Ｄ変換器と、これ
に接続されたディジタルＹ／Ｃ分離を行なうためのディ
ジタルメモリを用いた櫛形フィルタと、Ａ／Ｄ変換器の
出力と櫛形フィルタから分離されたＣ信号とからカラー
バースト信号の周波数情報を検出するバースト周波数情
報検出装置と、検出されたバースト周波数情報からＡ／
Ｄ変換器サンプリングのためのクロック信号を発生しこ
れをＡ／Ｄ変換器に供給する電圧制御クリスタル発振器
とを設けた。
【０００８】
【作用】本発明によれば、Ａ／Ｄ変換器のサンプリング
周波数を、カラーバースト信号の周波数に変化に対応し
て変化できるから、標準，非標準信号双方に対応できる
ディジタルＹ／Ｃ分離装置を構成することができる。
周波数を、カラーバースト信号の周波数に変化に対応し
て変化できるから、標準，非標準信号双方に対応できる
ディジタルＹ／Ｃ分離装置を構成することができる。
【０００９】
【実施例】図１は、本発明の原理を説明するためのブロ
ック図である。
ック図である。
【００１０】ＮＴＳＣ方式のコンポジット信号は、Ａ／
Ｄ変換器１に入力され電圧制御クリスタル発振器（以下
ＶＣＸＯという）２からのクロックによりサンプリング
され、ディジタル変換される。そのサンプリング周波数
は約１４．３１８２ＭＨｚとする。その出力であるディ
ジタルデータは櫛形フィルタ１５に送られＹ信号とＣ信
号に分離される。櫛形フィルタ１５は、ディジタルメモ
リによる１Ｈ遅延回路５と加算器１１および減算器１２
により構成されている。
Ｄ変換器１に入力され電圧制御クリスタル発振器（以下
ＶＣＸＯという）２からのクロックによりサンプリング
され、ディジタル変換される。そのサンプリング周波数
は約１４．３１８２ＭＨｚとする。その出力であるディ
ジタルデータは櫛形フィルタ１５に送られＹ信号とＣ信
号に分離される。櫛形フィルタ１５は、ディジタルメモ
リによる１Ｈ遅延回路５と加算器１１および減算器１２
により構成されている。
【００１１】櫛形フィルタ１５から分離されたＣ信号と
Ａ／Ｄ変換器１からバースト期間検出器４を介して得ら
れた信号とを、バースト周波数情報検出装置１６により
処理して、その出力をＶＣＸＯコントロール１７に送
り、その出力によりＶＣＸＯ２の発振周波数を制御す
る。
Ａ／Ｄ変換器１からバースト期間検出器４を介して得ら
れた信号とを、バースト周波数情報検出装置１６により
処理して、その出力をＶＣＸＯコントロール１７に送
り、その出力によりＶＣＸＯ２の発振周波数を制御す
る。
【００１２】このようにして、Ａ／Ｄ変換器１のサンプ
リング周波数をカラーバースト信号の周波数の変化に対
応して変化することができるから、標準信号，非標準信
号の双方に対応できる。
リング周波数をカラーバースト信号の周波数の変化に対
応して変化することができるから、標準信号，非標準信
号の双方に対応できる。
【００１３】図２は、バースト周波数情報検出装置の具
体的な構成に関する第１の実施例のブロック図である。
図２の破線で囲まれた部分はディジタル部であり、その
他の部分はアナログ部である。ディジタル部はＶＣＸＯ
２から発振されるクロックをシステム・クロックとして
動作する。
体的な構成に関する第１の実施例のブロック図である。
図２の破線で囲まれた部分はディジタル部であり、その
他の部分はアナログ部である。ディジタル部はＶＣＸＯ
２から発振されるクロックをシステム・クロックとして
動作する。
【００１４】まず、入力信号であるアナログのコンポジ
ット信号をＡ／Ｄ変換器１によりディジタル変換する。
ここで具体例としてＡ／Ｄ変換のサンプリング周波数は
約１４．３１８２ＭＨｚとする。次に、そのディジタル
データは１Ｈ遅延回路５および加算器１１，減算器１２
を用いた櫛形フィルタ１５に通され、Ｙ／Ｃ分離され
る。ここで用いる１Ｈ遅延回路５は、９１０サンプリン
グでちょうど１Ｈ分のデータなので、９１０データ記憶
できるＦＩＦＯ（先入れ先出し）メモリを使う。
ット信号をＡ／Ｄ変換器１によりディジタル変換する。
ここで具体例としてＡ／Ｄ変換のサンプリング周波数は
約１４．３１８２ＭＨｚとする。次に、そのディジタル
データは１Ｈ遅延回路５および加算器１１，減算器１２
を用いた櫛形フィルタ１５に通され、Ｙ／Ｃ分離され
る。ここで用いる１Ｈ遅延回路５は、９１０サンプリン
グでちょうど１Ｈ分のデータなので、９１０データ記憶
できるＦＩＦＯ（先入れ先出し）メモリを使う。
【００１５】Ｙ／Ｃ分離されたＣ信号は、位相比較回路
（以下ＡＰＣという）６に入力される。ＡＰＣ６の他の
入力は、ディジタル電圧制御発生器（以下ＶＣＯとい
う）８から発振された約３．５７９５ＭＨｚの正弦波を
９０度シフト演算器９により９０度位相シフトされた信
号で、この２つの信号を後述のバースト期間検出器４か
らのカラーバースト期間で位相比較する。
（以下ＡＰＣという）６に入力される。ＡＰＣ６の他の
入力は、ディジタル電圧制御発生器（以下ＶＣＯとい
う）８から発振された約３．５７９５ＭＨｚの正弦波を
９０度シフト演算器９により９０度位相シフトされた信
号で、この２つの信号を後述のバースト期間検出器４か
らのカラーバースト期間で位相比較する。
【００１６】ここで、図４についてＡＰＣ６の一例につ
いて説明する。ＡＰＣ６は乗算器２０と平均値演算器２
１により構成されている。Ｃ信号と９０度シフト演算器
９による９０度位相シフトされた信号は、乗算器２０に
より掛け合され、その後段の平均値演算器２１により、
まず累積加算演算した後、その値をバースト期間のサン
プリング数で割ることにより平均値を求める。乗算器２
０からの出力値をバースト期間全体で平均して結果を出
力する。ディジタルＶＣＯ８からの波形とバースト期間
の位相と合うと、平均値は０となり、正負にずれた大き
さで位相ずれを表わす。
いて説明する。ＡＰＣ６は乗算器２０と平均値演算器２
１により構成されている。Ｃ信号と９０度シフト演算器
９による９０度位相シフトされた信号は、乗算器２０に
より掛け合され、その後段の平均値演算器２１により、
まず累積加算演算した後、その値をバースト期間のサン
プリング数で割ることにより平均値を求める。乗算器２
０からの出力値をバースト期間全体で平均して結果を出
力する。ディジタルＶＣＯ８からの波形とバースト期間
の位相と合うと、平均値は０となり、正負にずれた大き
さで位相ずれを表わす。
【００１７】実際には、まともに平均値計算をしたので
は回路が非常に大きくなってしまうので、乗算の結果を
ある値で割って小さい値の平均値をとったり、カラーバ
ースト期間でいくつか分割して平均を求めたりする。こ
の平均値が位相ロックしていると０になる。０からずれ
た大きさ、つまりディジタルＶＣＯ８の発振周波数を上
げるか下げるかの情報を、ＡＰＣ６からＶＣＯコントロ
ール値演算器１０に送る。
は回路が非常に大きくなってしまうので、乗算の結果を
ある値で割って小さい値の平均値をとったり、カラーバ
ースト期間でいくつか分割して平均を求めたりする。こ
の平均値が位相ロックしていると０になる。０からずれ
た大きさ、つまりディジタルＶＣＯ８の発振周波数を上
げるか下げるかの情報を、ＡＰＣ６からＶＣＯコントロ
ール値演算器１０に送る。
【００１８】ＡＰＣ６には、さらにカラーバースト期間
の入力があり、これはバースト期間検出器４により作り
出される。
の入力があり、これはバースト期間検出器４により作り
出される。
【００１９】図５は、バースト期間検出器４の一例のブ
ロック図であり、水平同期信号検出器２２とバースト期
間パルス発生器２３とによって構成されている。まず、
水平同期信号検出器２２により、Ａ／Ｄ変換器１の出力
のコンポジット信号ａから水平同期信号の立下がりのレ
ベルを検出して、０．１のパルス信号ｂを作り出し、バ
ースト期間パルス発生器２３で、水平同期のタイミング
を見てクロックによりカウンタを制御してバースト期間
パルスｃを作り出す。
ロック図であり、水平同期信号検出器２２とバースト期
間パルス発生器２３とによって構成されている。まず、
水平同期信号検出器２２により、Ａ／Ｄ変換器１の出力
のコンポジット信号ａから水平同期信号の立下がりのレ
ベルを検出して、０．１のパルス信号ｂを作り出し、バ
ースト期間パルス発生器２３で、水平同期のタイミング
を見てクロックによりカウンタを制御してバースト期間
パルスｃを作り出す。
【００２０】図６はディジタルＶＣＯ８の一例のブロッ
ク図である。これは位相値算出器２４と位相積和演算器
２５とＲＯＭ２６によって構成されている。まず、入力
としてＶＣＯコントロール値演算器７から、ディジタル
ＶＣＯ８に発振させる周波数情報αが入力され、位相値
算出器２４により、システム・クロックの１クロックご
とにどれだけＶＣＯ発振の位相を進めたらいいのか算出
する。たとえば、システム・クロックが１４．３１８２
ＭＨｚで、このディジタルＶＣＯ８の発振周波数が３．
５７９５ＭＨｚの場合、位相値は９０度となる。位相値
積和演算器２５では、位相値算出器２４から出力された
位相値を累積加算して、このディジタルＶＣＯ８の出力
すべき正弦波の位相位置を演算する。これはＲＯＭのア
ドレスを演算することに等しく、ＲＯＭ２６には位相に
対応する正弦波のデータが書込まれていて、位相積和演
算器２５から出力されたアドレスに対して、ＲＯＭ２６
にデータを出力することにより、ディジタル正弦波デー
タを出力している。しかし、この場合ＲＯＭ２６は、か
なり大きくなってしまうので次のようにしてＲＯＭの容
量を削減することができる。
ク図である。これは位相値算出器２４と位相積和演算器
２５とＲＯＭ２６によって構成されている。まず、入力
としてＶＣＯコントロール値演算器７から、ディジタル
ＶＣＯ８に発振させる周波数情報αが入力され、位相値
算出器２４により、システム・クロックの１クロックご
とにどれだけＶＣＯ発振の位相を進めたらいいのか算出
する。たとえば、システム・クロックが１４．３１８２
ＭＨｚで、このディジタルＶＣＯ８の発振周波数が３．
５７９５ＭＨｚの場合、位相値は９０度となる。位相値
積和演算器２５では、位相値算出器２４から出力された
位相値を累積加算して、このディジタルＶＣＯ８の出力
すべき正弦波の位相位置を演算する。これはＲＯＭのア
ドレスを演算することに等しく、ＲＯＭ２６には位相に
対応する正弦波のデータが書込まれていて、位相積和演
算器２５から出力されたアドレスに対して、ＲＯＭ２６
にデータを出力することにより、ディジタル正弦波デー
タを出力している。しかし、この場合ＲＯＭ２６は、か
なり大きくなってしまうので次のようにしてＲＯＭの容
量を削減することができる。
【００２１】図７は、ＲＯＭ容量削減の一例のブロック
図であり、ＲＯＭ２６の前後にＲＯＭアドレス演算器２
７と符号反転器２８を付加する。正弦波の位相０〜２π
に対応したＲＯＭアドレスが、ＲＯＭアドレス演算器２
７に入力される。ＲＯＭアドレス演算器２７では、０〜
π／２のときはそのまま、π／２〜πのときはπからこ
の値を引いた値をＲＯＭ２６に出力する。そして、π〜
π×３／２のときはこの値からπを引いた値を、π×３
／２〜２πのときは２πからこの値を引いた値を出力す
る。また、π〜２πのときは、ＲＯＭアドレス演算器２
７からＲＯＭ２６の後段の符号反転器２８に反転情報を
送り、ＲＯＭ２６からの出力データにマイナスの符号を
付ける。こうすることにより、図７のＲＯＭ２６の書込
むＲＯＭデータは０〜π／２の範囲でよいので、ＲＯＭ
容量は１／４となる。
図であり、ＲＯＭ２６の前後にＲＯＭアドレス演算器２
７と符号反転器２８を付加する。正弦波の位相０〜２π
に対応したＲＯＭアドレスが、ＲＯＭアドレス演算器２
７に入力される。ＲＯＭアドレス演算器２７では、０〜
π／２のときはそのまま、π／２〜πのときはπからこ
の値を引いた値をＲＯＭ２６に出力する。そして、π〜
π×３／２のときはこの値からπを引いた値を、π×３
／２〜２πのときは２πからこの値を引いた値を出力す
る。また、π〜２πのときは、ＲＯＭアドレス演算器２
７からＲＯＭ２６の後段の符号反転器２８に反転情報を
送り、ＲＯＭ２６からの出力データにマイナスの符号を
付ける。こうすることにより、図７のＲＯＭ２６の書込
むＲＯＭデータは０〜π／２の範囲でよいので、ＲＯＭ
容量は１／４となる。
【００２２】図２の説明に戻り、ＶＣＯコントロール値
演算器７では、ＡＰＣ６から出力された周波数のアッ
プ，ダウン情報に適当な係数を掛けて累積加算すること
により、ディジタルＶＣＯ８に発振させる周波数情報α
を演算する。たとえば、３．５７９５ＭＨｚを０に設定
して、プラスマイナスで周波数の振れを表わす。
演算器７では、ＡＰＣ６から出力された周波数のアッ
プ，ダウン情報に適当な係数を掛けて累積加算すること
により、ディジタルＶＣＯ８に発振させる周波数情報α
を演算する。たとえば、３．５７９５ＭＨｚを０に設定
して、プラスマイナスで周波数の振れを表わす。
【００２３】９０度シフト演算器９は、正弦波の位相を
９０度遅らせるもので、一般にヒルベルト変換を用いた
演算法が使われる。また、この場合はシステム・クロッ
クが１４．３１８２ＭＨｚ，ディジタルＶＣＯ８の発振
周波数が３．５７９５ＭＨｚ前後であるので、１クロッ
クでほぼ９０度進むことになるため、１クロック遅延回
路を９０度シフト回路に代用できる。
９０度遅らせるもので、一般にヒルベルト変換を用いた
演算法が使われる。また、この場合はシステム・クロッ
クが１４．３１８２ＭＨｚ，ディジタルＶＣＯ８の発振
周波数が３．５７９５ＭＨｚ前後であるので、１クロッ
クでほぼ９０度進むことになるため、１クロック遅延回
路を９０度シフト回路に代用できる。
【００２４】以上のように図２のＡＰＣ６，ＶＣＯコン
トロール値演算器７，ディジタルＶＣＯ８，９０度シフ
ト演算器９等のループは、櫛形フィルタ１５により分離
されたＣ信号のカラーバースト信号の周波数を検出する
ためのＰＬＬ（フェーズ・ロック・ループ）回路であ
る。
トロール値演算器７，ディジタルＶＣＯ８，９０度シフ
ト演算器９等のループは、櫛形フィルタ１５により分離
されたＣ信号のカラーバースト信号の周波数を検出する
ためのＰＬＬ（フェーズ・ロック・ループ）回路であ
る。
【００２５】ＶＣＸＯコントロール値演算器１０には、
ＶＣＯコントロール値演算器７からの周波数情報αが入
力される。本来、カラーバースト信号に周波数ロックし
たクロックでＡ／Ｄ変換しなければ、Ｙ／Ｃ分離できな
いので、周波数情報が０となるようにＶＣＸＯ２をコン
トロールする。この場合は、カラーバースト信号の４倍
の周波数でＶＣＸＯ２が発振していればロックする。周
波数情報αが０でない場合、ＶＣＸＯ２の発振周波数が
カラーバースト信号の周波数にロックしていないという
ことになる。つまり、周波数情報αが０からプラスマイ
ナスにずれている大きさからＶＣＸＯ２の制御値をＶＣ
ＸＯコントロール値演算器１０で演算して出力する。
ＶＣＯコントロール値演算器７からの周波数情報αが入
力される。本来、カラーバースト信号に周波数ロックし
たクロックでＡ／Ｄ変換しなければ、Ｙ／Ｃ分離できな
いので、周波数情報が０となるようにＶＣＸＯ２をコン
トロールする。この場合は、カラーバースト信号の４倍
の周波数でＶＣＸＯ２が発振していればロックする。周
波数情報αが０でない場合、ＶＣＸＯ２の発振周波数が
カラーバースト信号の周波数にロックしていないという
ことになる。つまり、周波数情報αが０からプラスマイ
ナスにずれている大きさからＶＣＸＯ２の制御値をＶＣ
ＸＯコントロール値演算器１０で演算して出力する。
【００２６】ここで注意しなければいけないのは、カラ
ーバースト信号の周波数検出ループの応答、つまり、Ｖ
ＣＯコントロール値演算器７の応答速度は、ＶＣＸＯコ
ントロール値演算器１０の応答速度よりもかなり速くな
くてはならない。イメージ的には、まず、カラーバース
ト信号の周波数検出を瞬時に行ない、その検出した周波
数情報に応じて、ＶＣＸＯ２をゆっくりコントロールす
るというように制御する。
ーバースト信号の周波数検出ループの応答、つまり、Ｖ
ＣＯコントロール値演算器７の応答速度は、ＶＣＸＯコ
ントロール値演算器１０の応答速度よりもかなり速くな
くてはならない。イメージ的には、まず、カラーバース
ト信号の周波数検出を瞬時に行ない、その検出した周波
数情報に応じて、ＶＣＸＯ２をゆっくりコントロールす
るというように制御する。
【００２７】ＶＣＸＯコントロール値演算器１０から出
力されたＶＣＸＯ制御値は、Ｄ／Ａ変換器３によりアナ
ログ値に変換され、ＶＣＸＯ２に入力され発振周波数を
コントロールする。
力されたＶＣＸＯ制御値は、Ｄ／Ａ変換器３によりアナ
ログ値に変換され、ＶＣＸＯ２に入力され発振周波数を
コントロールする。
【００２８】図８は、ＶＣＸＯ２の制御に際して、Ｄ／
Ａ変換器３を削減する場合の一例のブロック図である。
ＰＷＭ信号演算器３１に周波数情報αを入力すると、周
波数情報αに対応したＰＷＭ信号が作られる。そして、
これに接続されたアナログのローパスフィルタ（ＬＰ
Ｆ）３０にかけて直流電圧に直した後、ＶＣＸＯ２に入
力して発振周波数を制御する。このＶＣＸＯ２のクロッ
クによりＡ／Ｄ変換器１を動作させることにより、前述
の図１と同様の機能を持つことができる。
Ａ変換器３を削減する場合の一例のブロック図である。
ＰＷＭ信号演算器３１に周波数情報αを入力すると、周
波数情報αに対応したＰＷＭ信号が作られる。そして、
これに接続されたアナログのローパスフィルタ（ＬＰ
Ｆ）３０にかけて直流電圧に直した後、ＶＣＸＯ２に入
力して発振周波数を制御する。このＶＣＸＯ２のクロッ
クによりＡ／Ｄ変換器１を動作させることにより、前述
の図１と同様の機能を持つことができる。
【００２９】以上の一連の動作により、アナログのコン
ポジット信号のカラーバースト信号に周波数ロックした
ディジタルＹ／Ｃ分離が行なえる。
ポジット信号のカラーバースト信号に周波数ロックした
ディジタルＹ／Ｃ分離が行なえる。
【００３０】図３は、バースト周波数情報検出装置の他
の具体的な構成による第２の実施例のブロック図であ
る。図２の実施例と異なるところはＶＣＸＯコントロー
ル値演算器１０の入力形成手段である。システム・クロ
ックは約１４．３１８２ＭＨｚで、カラーバースト信号
の周波数が約３．５７９５ＭＨｚであることを前提とす
る。破線で囲まれた部分がディジタル部である。
の具体的な構成による第２の実施例のブロック図であ
る。図２の実施例と異なるところはＶＣＸＯコントロー
ル値演算器１０の入力形成手段である。システム・クロ
ックは約１４．３１８２ＭＨｚで、カラーバースト信号
の周波数が約３．５７９５ＭＨｚであることを前提とす
る。破線で囲まれた部分がディジタル部である。
【００３１】まず、図３のディジタル発振器１３の構成
について説明する。図９はそのブロック図で、２ビット
カウンタ３２と出力切換器３３により構成されている。
出力切換器３３は図のように、０→Ａ→０→−Ａの４つ
の状態をシステム・クロックごとに出力する。２ビット
カウンタ３２は４つの状態を切換えるためにある。つま
り、この発振器は常にシステム・クロックの１／４の周
波数で発振する発振器となる。そうすると、ＡＰＣ６で
位相比較した結果は、Ｃ信号とディジタル発振器１３と
の位相ずれを表わすが、同時にＣ信号とＶＣＸＯ２の発
振周波数とのずれでもある。
について説明する。図９はそのブロック図で、２ビット
カウンタ３２と出力切換器３３により構成されている。
出力切換器３３は図のように、０→Ａ→０→−Ａの４つ
の状態をシステム・クロックごとに出力する。２ビット
カウンタ３２は４つの状態を切換えるためにある。つま
り、この発振器は常にシステム・クロックの１／４の周
波数で発振する発振器となる。そうすると、ＡＰＣ６で
位相比較した結果は、Ｃ信号とディジタル発振器１３と
の位相ずれを表わすが、同時にＣ信号とＶＣＸＯ２の発
振周波数とのずれでもある。
【００３２】つまり、図２の第１の実施例では、一旦Ｐ
ＬＬ回路により、カラーバースト信号の周波数を検出
し、その後でＶＣＸＯ２を制御していたが、図３の第２
の実施例ではＶＣＸＯ２の発振周波数と、直接カラーバ
ースト信号の周波数を比較して、ＶＣＸＯ２を制御して
いる。ＡＰＣ６では位相比較するが、間接的に周波数の
比較も行なうことができるからである。ＶＣＸＯコント
ロール値演算器１０の入力は、ＡＰＣ６からの位相ずれ
の情報が入ってくるので、図２のＶＣＯコントロール値
演算器７の演算方法と同様になる。
ＬＬ回路により、カラーバースト信号の周波数を検出
し、その後でＶＣＸＯ２を制御していたが、図３の第２
の実施例ではＶＣＸＯ２の発振周波数と、直接カラーバ
ースト信号の周波数を比較して、ＶＣＸＯ２を制御して
いる。ＡＰＣ６では位相比較するが、間接的に周波数の
比較も行なうことができるからである。ＶＣＸＯコント
ロール値演算器１０の入力は、ＡＰＣ６からの位相ずれ
の情報が入ってくるので、図２のＶＣＯコントロール値
演算器７の演算方法と同様になる。
【００３３】
【発明の効果】ＮＴＳＣ方式のコンポジット信号のＹ／
Ｃ分離装置において、標準，非標準信号のいずれであっ
ても、ディジタル櫛形フィルタによりＹ／Ｃ分離を行な
うことができるため、従来に比べ、余分なアナログ回路
を削減することができ、Ｙ／Ｃ分離装置を含む映像機
器、たとえばビデオ，ムービィ，テレビ等の映像処理装
置のディジタル化を促進させ、さらに集積化に役立つ。
Ｃ分離装置において、標準，非標準信号のいずれであっ
ても、ディジタル櫛形フィルタによりＹ／Ｃ分離を行な
うことができるため、従来に比べ、余分なアナログ回路
を削減することができ、Ｙ／Ｃ分離装置を含む映像機
器、たとえばビデオ，ムービィ，テレビ等の映像処理装
置のディジタル化を促進させ、さらに集積化に役立つ。
【図１】本発明の原理のブロック図である。
【図２】本発明の一実施例のブロック図である。
【図３】本発明の他の実施例のブロック図である。
【図４】位相比較器（ＡＰＣ）のブロック図である。
【図５】バースト期間検出器のブロック図である。
【図６】ディジタルＶＣＯのブロック図である。
【図７】ＲＯＭの容量を削減するブロック図である。
【図８】ＶＣＸＯコントロールの他の例のブロック図で
ある。
ある。
【図９】図３のディジタル発振器のブロック図である。
【図１０】コンポジット信号の波形図である。
【図１１】従来のディジタルＹ／Ｃ分離装置のブロック
図である。
図である。
【図１２】従来のアナログＹ／Ｃ分離装置のブロック図
である。
である。
【符号の説明】 １ Ａ／Ｄ変換器 ２ ＶＣＸＯ ３ Ｄ／Ａ変換器 ４ バースト期間検出器 ５ １Ｈ遅延回路 ６ ＡＰＣ ７ ＶＣＯコントロール値演算器 ８ ディジタルＶＣＯ ９ ９０度シフト演算器 １０ ＶＣＸＯコントロール値演算器 １１ 加算器 １２ 減算器 １３ ディジタル発振器 １５ 櫛形フィルタ １６ バースト周波数情報検出装置
Claims (1)
- 【請求項１】 アナログ信号であるコンポジット信号を
サンプリングしディジタル変換するＡ／Ｄ変換器と、こ
れに接続されたディジタルＹ／Ｃ分離を行なうためのデ
ィジタルメモリを用いた櫛形フィルタと、Ａ／Ｄ変換器
の出力と櫛形フィルタから分離されたＣ信号とからカラ
ーバースト信号の周波数情報を検出するバースト周波数
情報検出装置と、バースト周波数情報検出装置により検
出された情報からＡ／Ｄ変換器サンプリングのためのク
ロック信号を発生しこれをＡ／Ｄ変換器に供給する電圧
制御クリスタル発振器とを有することを特徴とするディ
ジタルＹ／Ｃ分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034393A JPH0767135A (ja) | 1993-08-25 | 1993-08-25 | ディジタルｙ／ｃ分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034393A JPH0767135A (ja) | 1993-08-25 | 1993-08-25 | ディジタルｙ／ｃ分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767135A true JPH0767135A (ja) | 1995-03-10 |
Family
ID=16587838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21034393A Pending JPH0767135A (ja) | 1993-08-25 | 1993-08-25 | ディジタルｙ／ｃ分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446085B1 (ko) * | 2002-07-05 | 2004-08-30 | 삼성전자주식회사 | 위상보정기능을 갖춘 콤필터 |
-
1993
- 1993-08-25 JP JP21034393A patent/JPH0767135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446085B1 (ko) * | 2002-07-05 | 2004-08-30 | 삼성전자주식회사 | 위상보정기능을 갖춘 콤필터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| EP0306993B1 (en) | Burst/continuous wave converting apparatus for generating continuous wave in response to bursts | |
| EP0671848B1 (en) | Automatic digital frequency control circuit | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH0767135A (ja) | ディジタルｙ／ｃ分離装置 | |
| JPH09182100A (ja) | Ｐｌｌ回路 | |
| US6137326A (en) | Clock signal producing device | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| US5631708A (en) | Automatic phase control apparatus | |
| JP3300220B2 (ja) | 自動位相制御回路 | |
| JPH10224336A (ja) | 位相同期回路及び位相同期方法 | |
| JP3501704B2 (ja) | 映像信号ディジタル処理装置 | |
| JP3134264B2 (ja) | 色信号低域変換回路 | |
| JP3183884B2 (ja) | テレビジョン受像機 | |
| JPH06121185A (ja) | 高品位テレビジョン受像器のクロック同期化回路 | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JPH10261956A (ja) | クロック生成回路 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 | |
| JPH08237675A (ja) | 発振信号発生器 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH06261224A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |