JPH0767135A - Digital y/c separator - Google Patents
Digital y/c separatorInfo
- Publication number
- JPH0767135A JPH0767135A JP21034393A JP21034393A JPH0767135A JP H0767135 A JPH0767135 A JP H0767135A JP 21034393 A JP21034393 A JP 21034393A JP 21034393 A JP21034393 A JP 21034393A JP H0767135 A JPH0767135 A JP H0767135A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- frequency
- digital
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＮＴＳＣ方式の映像信
号のディジタルＹ／Ｃ分離装置に関するもので、標準お
よび非標準双方の映像信号に対して、ディジタルメモリ
を用いた櫛形フィルタにより、Ｙ／Ｃ分離を行なうディ
ジタルＹ／Ｃ分離装置である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital Y / C separation device for NTSC video signals, which uses a comb filter using a digital memory for Y / C separation for both standard and non-standard video signals. It is a digital Y / C separation device that performs C separation.
【０００２】[0002]
【従来の技術】図１０は、ＮＴＳＣ方式のカラーテレビ
ジョンに使用されるコンポジット信号の１水平同期期間
（１Ｈ）における波形図である。ある水平同期信号ＳＹ
ＮＣと次の水平同期信号ＳＹＮＣとの間には、ペデスタ
ルの部分にカラーバーストＢがあり、その後に輝度信号
（以下Ｙ信号という）とそれに重畳した色信号（以下Ｃ
信号という）よりなる映像信号がある。Ｃ信号はカラー
バースト信号をもとに変調された信号である。2. Description of the Related Art FIG. 10 is a waveform diagram of a composite signal used in an NTSC color television in one horizontal synchronizing period (1H). A certain horizontal synchronization signal SY
Between the NC and the next horizontal synchronization signal SYNC, there is a color burst B in the pedestal portion, and thereafter, a luminance signal (hereinafter referred to as Y signal) and a color signal (hereinafter referred to as C
Video signal). The C signal is a signal modulated based on the color burst signal.
【０００３】放送局から送られる信号は標準信号であ
り、水平同期信号の周期の周波数をｆ H とすると、カラ
ーバーストＢの周波数は、ｆH ×４５５／２の関係にあ
る。一方、非標準信号は、これらの関係が崩れている信
号を指す。ビデオデッキからの再生信号などがこれに該
当する。The signal sent from the broadcasting station is a standard signal.
The frequency of the horizontal sync signal period HThen,
-The frequency of burst B is fHX455 / 2 relationship
It On the other hand, non-standard signals are signals that these relationships are broken.
Refers to the issue. Playback signals from the VCR, etc.
Hit
【０００４】前記のＹ信号とＣ信号の分離をＹ／Ｃ分離
という。ＮＴＳＣ方式の映像信号をＹ／Ｃ分離するに
は、一般に櫛形フィルタが用いられており、最近ではデ
ィジタルメモリを用いた二次元，三次元Ｙ／Ｃ分離など
がある。Separation of the Y signal and the C signal is referred to as Y / C separation. A comb filter is generally used for Y / C separation of an NTSC video signal, and recently, there are two-dimensional and three-dimensional Y / C separations using a digital memory.
【０００５】しかし、従来Ｙ／Ｃ分離をディジタルで行
なう場合は標準信号でなければならず、さらに図１１に
示すようなＴＢＣ（タイム・ベース・コレクタ）５０を
介して、アナログであるコンポジット信号を、アナログ
データの時間軸変動を吸収して、１Ｈ期間に定められた
データ数のディジタルデータを、ディジタルメモリを用
いた櫛形フィルタ５１に通してＹ／Ｃ分離を行なってい
た。非標準信号に対しては、ＴＢＣを使うと、Ｙ信号の
時間軸変動がなくなる代わりに、Ｃ信号の時間軸が変動
してしまい、Ｃ信号をできるだけ正確に分離することが
必要であるにもかかわらず、Ｃ信号が分離できない。し
たがって、ＴＢＣを使うわけにいかず、たとえば、図１
２に示すように、発振器５２により発生した、カラーバ
ースト信号の周波数にロックしたクロックを発生させ、
これにより駆動するアナログ式のＣＣＤ遅延回路５３と
加算器５４および減算器５５よりなる櫛形フィルタによ
りＹ／Ｃ分離を行なっていた。このように非標準信号の
Ｙ／Ｃ分離に関してはアナログ回路で対応していた。However, when the conventional Y / C separation is performed digitally, it must be a standard signal, and further, an analog composite signal is transmitted via a TBC (time base collector) 50 as shown in FIG. By absorbing the fluctuation of analog data on the time axis, Y / C separation is performed by passing a predetermined number of pieces of digital data in a 1H period through a comb filter 51 using a digital memory. For non-standard signals, if TBC is used, the time axis of the Y signal will not change, but the time axis of the C signal will change, and it is necessary to separate the C signal as accurately as possible. Nevertheless, the C signal cannot be separated. Therefore, it is not possible to use TBC, for example, as shown in FIG.
2, a clock locked to the frequency of the color burst signal generated by the oscillator 52 is generated,
The Y / C separation is performed by the comb-shaped filter including the analog CCD delay circuit 53, the adder 54, and the subtracter 55 driven by this. As described above, the Y / C separation of the nonstandard signal is handled by the analog circuit.
【０００６】[0006]
【発明が解決しようとする課題】以上のように、ディジ
タルメモリを用いた櫛形フィルタによるディジタルＹ／
Ｃ分離を行なえるのは、標準信号のみという条件があ
り、非標準信号のＹ／Ｃ分離はアナログで対応していた
ため、標準，非標準信号双方に対するＹ／Ｃ分離をしよ
うとすると、必然的にアナログＹ／Ｃ分離装置を非標準
信号用に付加しなければならかった。As described above, the digital Y / by the comb filter using the digital memory is obtained.
There is a condition that only C signals can be separated by standard signals, and Y / C separation of non-standard signals is supported by analog. Therefore, it is inevitable to try Y / C separation for both standard and non-standard signals. In addition, an analog Y / C separation device had to be added for non-standard signals.
【０００７】[0007]
【課題を解決するための手段】本発明のＹ／Ｃ分離装置
においては、アナログ信号であるコンポジット信号をサ
ンプリングしディジタル変換するＡ／Ｄ変換器と、これ
に接続されたディジタルＹ／Ｃ分離を行なうためのディ
ジタルメモリを用いた櫛形フィルタと、Ａ／Ｄ変換器の
出力と櫛形フィルタから分離されたＣ信号とからカラー
バースト信号の周波数情報を検出するバースト周波数情
報検出装置と、検出されたバースト周波数情報からＡ／
Ｄ変換器サンプリングのためのクロック信号を発生しこ
れをＡ／Ｄ変換器に供給する電圧制御クリスタル発振器
とを設けた。In the Y / C separation device of the present invention, an A / D converter for sampling and digitally converting a composite signal which is an analog signal, and a digital Y / C separation connected to the A / D converter are provided. A comb filter using a digital memory for performing the burst frequency information detection device for detecting frequency information of the color burst signal from the output of the A / D converter and the C signal separated from the comb filter, and the detected burst. A / from frequency information
A voltage-controlled crystal oscillator for generating a clock signal for sampling the D converter and supplying the clock signal to the A / D converter is provided.
【０００８】[0008]
【作用】本発明によれば、Ａ／Ｄ変換器のサンプリング
周波数を、カラーバースト信号の周波数に変化に対応し
て変化できるから、標準，非標準信号双方に対応できる
ディジタルＹ／Ｃ分離装置を構成することができる。According to the present invention, since the sampling frequency of the A / D converter can be changed in response to the change in the frequency of the color burst signal, a digital Y / C separation device that can handle both standard and non-standard signals can be provided. Can be configured.
【０００９】[0009]
【実施例】図１は、本発明の原理を説明するためのブロ
ック図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram for explaining the principle of the present invention.
【００１０】ＮＴＳＣ方式のコンポジット信号は、Ａ／
Ｄ変換器１に入力され電圧制御クリスタル発振器（以下
ＶＣＸＯという）２からのクロックによりサンプリング
され、ディジタル変換される。そのサンプリング周波数
は約１４．３１８２ＭＨｚとする。その出力であるディ
ジタルデータは櫛形フィルタ１５に送られＹ信号とＣ信
号に分離される。櫛形フィルタ１５は、ディジタルメモ
リによる１Ｈ遅延回路５と加算器１１および減算器１２
により構成されている。The NTSC composite signal is A /
It is input to the D converter 1, sampled by a clock from a voltage controlled crystal oscillator (hereinafter referred to as VCXO) 2, and digitally converted. The sampling frequency is about 14.3182 MHz. The output digital data is sent to the comb filter 15 and separated into a Y signal and a C signal. The comb filter 15 includes a 1H delay circuit 5 including a digital memory, an adder 11 and a subtractor 12.
It is composed by.
【００１１】櫛形フィルタ１５から分離されたＣ信号と
Ａ／Ｄ変換器１からバースト期間検出器４を介して得ら
れた信号とを、バースト周波数情報検出装置１６により
処理して、その出力をＶＣＸＯコントロール１７に送
り、その出力によりＶＣＸＯ２の発振周波数を制御す
る。The C signal separated from the comb filter 15 and the signal obtained from the A / D converter 1 through the burst period detector 4 are processed by the burst frequency information detecting device 16, and the output thereof is VCXO. The oscillation frequency of the VCXO 2 is controlled by the output to the control 17.
【００１２】このようにして、Ａ／Ｄ変換器１のサンプ
リング周波数をカラーバースト信号の周波数の変化に対
応して変化することができるから、標準信号，非標準信
号の双方に対応できる。In this way, the sampling frequency of the A / D converter 1 can be changed in accordance with the change in the frequency of the color burst signal, so that it can be applied to both standard signals and non-standard signals.
【００１３】図２は、バースト周波数情報検出装置の具
体的な構成に関する第１の実施例のブロック図である。
図２の破線で囲まれた部分はディジタル部であり、その
他の部分はアナログ部である。ディジタル部はＶＣＸＯ
２から発振されるクロックをシステム・クロックとして
動作する。FIG. 2 is a block diagram of a first embodiment relating to a specific configuration of the burst frequency information detecting apparatus.
The part surrounded by the broken line in FIG. 2 is the digital part, and the other part is the analog part. Digital section is VCXO
The clock oscillated from 2 operates as a system clock.
【００１４】まず、入力信号であるアナログのコンポジ
ット信号をＡ／Ｄ変換器１によりディジタル変換する。
ここで具体例としてＡ／Ｄ変換のサンプリング周波数は
約１４．３１８２ＭＨｚとする。次に、そのディジタル
データは１Ｈ遅延回路５および加算器１１，減算器１２
を用いた櫛形フィルタ１５に通され、Ｙ／Ｃ分離され
る。ここで用いる１Ｈ遅延回路５は、９１０サンプリン
グでちょうど１Ｈ分のデータなので、９１０データ記憶
できるＦＩＦＯ（先入れ先出し）メモリを使う。First, an analog composite signal which is an input signal is digitally converted by the A / D converter 1.
Here, as a specific example, the sampling frequency for A / D conversion is set to about 14.3182 MHz. Next, the digital data is sent to the 1H delay circuit 5, adder 11 and subtractor 12
Is passed through a comb filter 15 using Y. The 1H delay circuit 5 used here uses a FIFO (first-in first-out) memory capable of storing 910 data, because the data for 1H is exactly 1H for 910 sampling.
【００１５】Ｙ／Ｃ分離されたＣ信号は、位相比較回路
（以下ＡＰＣという）６に入力される。ＡＰＣ６の他の
入力は、ディジタル電圧制御発生器（以下ＶＣＯとい
う）８から発振された約３．５７９５ＭＨｚの正弦波を
９０度シフト演算器９により９０度位相シフトされた信
号で、この２つの信号を後述のバースト期間検出器４か
らのカラーバースト期間で位相比較する。The Y / C separated C signal is input to a phase comparison circuit (hereinafter referred to as APC) 6. The other input of the APC 6 is a signal in which a sine wave of about 3.5795 MHz oscillated from a digital voltage control generator (hereinafter referred to as VCO) 8 is phase-shifted by 90 degrees by a 90-degree shift calculator 9, and these two signals are input. In the color burst period from the burst period detector 4 described later.
【００１６】ここで、図４についてＡＰＣ６の一例につ
いて説明する。ＡＰＣ６は乗算器２０と平均値演算器２
１により構成されている。Ｃ信号と９０度シフト演算器
９による９０度位相シフトされた信号は、乗算器２０に
より掛け合され、その後段の平均値演算器２１により、
まず累積加算演算した後、その値をバースト期間のサン
プリング数で割ることにより平均値を求める。乗算器２
０からの出力値をバースト期間全体で平均して結果を出
力する。ディジタルＶＣＯ８からの波形とバースト期間
の位相と合うと、平均値は０となり、正負にずれた大き
さで位相ずれを表わす。An example of the APC 6 will be described with reference to FIG. The APC 6 is a multiplier 20 and an average value calculator 2
It is composed of 1. The C signal and the 90-degree phase-shifted signal by the 90-degree shift calculator 9 are multiplied by the multiplier 20, and the average value calculator 21 at the subsequent stage
First, after performing cumulative addition operation, the average value is obtained by dividing the value by the sampling number in the burst period. Multiplier 2
The output value from 0 is averaged over the entire burst period and the result is output. When the waveform from the digital VCO 8 matches the phase of the burst period, the average value becomes 0, and the phase shift is represented by the magnitude of positive and negative shifts.
【００１７】実際には、まともに平均値計算をしたので
は回路が非常に大きくなってしまうので、乗算の結果を
ある値で割って小さい値の平均値をとったり、カラーバ
ースト期間でいくつか分割して平均を求めたりする。こ
の平均値が位相ロックしていると０になる。０からずれ
た大きさ、つまりディジタルＶＣＯ８の発振周波数を上
げるか下げるかの情報を、ＡＰＣ６からＶＣＯコントロ
ール値演算器１０に送る。Actually, if the average value is calculated properly, the circuit becomes very large. Therefore, the result of the multiplication is divided by a certain value to take the average value of the smaller values, or some divided by the color burst period. And then calculate the average. This average value becomes 0 when the phase is locked. A value deviated from 0, that is, information indicating whether to raise or lower the oscillation frequency of the digital VCO 8 is sent from the APC 6 to the VCO control value calculator 10.
【００１８】ＡＰＣ６には、さらにカラーバースト期間
の入力があり、これはバースト期間検出器４により作り
出される。The APC 6 also has a color burst period input which is produced by the burst period detector 4.
【００１９】図５は、バースト期間検出器４の一例のブ
ロック図であり、水平同期信号検出器２２とバースト期
間パルス発生器２３とによって構成されている。まず、
水平同期信号検出器２２により、Ａ／Ｄ変換器１の出力
のコンポジット信号ａから水平同期信号の立下がりのレ
ベルを検出して、０．１のパルス信号ｂを作り出し、バ
ースト期間パルス発生器２３で、水平同期のタイミング
を見てクロックによりカウンタを制御してバースト期間
パルスｃを作り出す。FIG. 5 is a block diagram of an example of the burst period detector 4, which is composed of a horizontal synchronizing signal detector 22 and a burst period pulse generator 23. First,
The horizontal sync signal detector 22 detects the falling level of the horizontal sync signal from the composite signal a output from the A / D converter 1 to generate a pulse signal b of 0.1, and the burst period pulse generator 23. Then, by observing the timing of horizontal synchronization, the counter is controlled by the clock to generate the pulse c in the burst period.
【００２０】図６はディジタルＶＣＯ８の一例のブロッ
ク図である。これは位相値算出器２４と位相積和演算器
２５とＲＯＭ２６によって構成されている。まず、入力
としてＶＣＯコントロール値演算器７から、ディジタル
ＶＣＯ８に発振させる周波数情報αが入力され、位相値
算出器２４により、システム・クロックの１クロックご
とにどれだけＶＣＯ発振の位相を進めたらいいのか算出
する。たとえば、システム・クロックが１４．３１８２
ＭＨｚで、このディジタルＶＣＯ８の発振周波数が３．
５７９５ＭＨｚの場合、位相値は９０度となる。位相値
積和演算器２５では、位相値算出器２４から出力された
位相値を累積加算して、このディジタルＶＣＯ８の出力
すべき正弦波の位相位置を演算する。これはＲＯＭのア
ドレスを演算することに等しく、ＲＯＭ２６には位相に
対応する正弦波のデータが書込まれていて、位相積和演
算器２５から出力されたアドレスに対して、ＲＯＭ２６
にデータを出力することにより、ディジタル正弦波デー
タを出力している。しかし、この場合ＲＯＭ２６は、か
なり大きくなってしまうので次のようにしてＲＯＭの容
量を削減することができる。FIG. 6 is a block diagram of an example of the digital VCO 8. This is composed of a phase value calculator 24, a phase product sum calculator 25, and a ROM 26. First, the VCO control value calculator 7 receives as input the frequency information α to be oscillated by the digital VCO 8, and the phase value calculator 24 advances the phase of the VCO oscillation for each clock of the system clock. calculate. For example, if the system clock is 14.3182
In MHz, the oscillation frequency of this digital VCO 8 is 3.
In the case of 5795 MHz, the phase value is 90 degrees. The phase value product-sum calculator 25 cumulatively adds the phase values output from the phase value calculator 24 to calculate the phase position of the sine wave to be output from the digital VCO 8. This is equivalent to calculating the address of the ROM, and the sine wave data corresponding to the phase is written in the ROM 26. The address output from the phase product sum calculator 25 corresponds to the ROM 26.
The digital sine wave data is output by outputting the data to. However, in this case, since the ROM 26 becomes considerably large, the capacity of the ROM can be reduced as follows.
【００２１】図７は、ＲＯＭ容量削減の一例のブロック
図であり、ＲＯＭ２６の前後にＲＯＭアドレス演算器２
７と符号反転器２８を付加する。正弦波の位相０〜２π
に対応したＲＯＭアドレスが、ＲＯＭアドレス演算器２
７に入力される。ＲＯＭアドレス演算器２７では、０〜
π／２のときはそのまま、π／２〜πのときはπからこ
の値を引いた値をＲＯＭ２６に出力する。そして、π〜
π×３／２のときはこの値からπを引いた値を、π×３
／２〜２πのときは２πからこの値を引いた値を出力す
る。また、π〜２πのときは、ＲＯＭアドレス演算器２
７からＲＯＭ２６の後段の符号反転器２８に反転情報を
送り、ＲＯＭ２６からの出力データにマイナスの符号を
付ける。こうすることにより、図７のＲＯＭ２６の書込
むＲＯＭデータは０〜π／２の範囲でよいので、ＲＯＭ
容量は１／４となる。FIG. 7 is a block diagram showing an example of ROM capacity reduction. The ROM address calculator 2 is provided before and after the ROM 26.
7 and the sign inverter 28 are added. Phase of sine wave 0 to 2π
The ROM address corresponding to is the ROM address calculator 2
Input to 7. In the ROM address calculator 27, 0 to
When it is π / 2, it is unchanged, and when it is π / 2 to π, a value obtained by subtracting this value from π is output to the ROM 26. And π ~
When π × 3/2, the value obtained by subtracting π from this value is π × 3
In the case of / 2 to 2π, a value obtained by subtracting this value from 2π is output. When π to 2π, the ROM address calculator 2
Inversion information is sent from 7 to the sign inverter 28 in the subsequent stage of the ROM 26, and a negative sign is added to the output data from the ROM 26. By doing so, the ROM data written in the ROM 26 of FIG. 7 may be in the range of 0 to π / 2.
The capacity is 1/4.
【００２２】図２の説明に戻り、ＶＣＯコントロール値
演算器７では、ＡＰＣ６から出力された周波数のアッ
プ，ダウン情報に適当な係数を掛けて累積加算すること
により、ディジタルＶＣＯ８に発振させる周波数情報α
を演算する。たとえば、３．５７９５ＭＨｚを０に設定
して、プラスマイナスで周波数の振れを表わす。Returning to the description of FIG. 2, the VCO control value calculator 7 multiplies the frequency up / down information output from the APC 6 by an appropriate coefficient and cumulatively adds the frequency information α to cause the digital VCO 8 to oscillate.
Is calculated. For example, 3.5795 MHz is set to 0, and plus or minus represents the frequency deviation.
【００２３】９０度シフト演算器９は、正弦波の位相を
９０度遅らせるもので、一般にヒルベルト変換を用いた
演算法が使われる。また、この場合はシステム・クロッ
クが１４．３１８２ＭＨｚ，ディジタルＶＣＯ８の発振
周波数が３．５７９５ＭＨｚ前後であるので、１クロッ
クでほぼ９０度進むことになるため、１クロック遅延回
路を９０度シフト回路に代用できる。The 90-degree shift calculator 9 delays the phase of a sine wave by 90 degrees, and generally uses a calculation method using the Hilbert transform. Further, in this case, since the system clock is 14.3182 MHz and the oscillation frequency of the digital VCO 8 is around 3.5795 MHz, it is possible to advance by approximately 90 degrees in one clock. Therefore, the one-clock delay circuit is used as a 90-degree shift circuit. it can.
【００２４】以上のように図２のＡＰＣ６，ＶＣＯコン
トロール値演算器７，ディジタルＶＣＯ８，９０度シフ
ト演算器９等のループは、櫛形フィルタ１５により分離
されたＣ信号のカラーバースト信号の周波数を検出する
ためのＰＬＬ（フェーズ・ロック・ループ）回路であ
る。As described above, the loop of the APC 6, the VCO control value calculator 7, the digital VCO 8 and the 90-degree shift calculator 9 shown in FIG. 2 detects the frequency of the color burst signal of the C signal separated by the comb filter 15. It is a PLL (Phase Lock Loop) circuit for
【００２５】ＶＣＸＯコントロール値演算器１０には、
ＶＣＯコントロール値演算器７からの周波数情報αが入
力される。本来、カラーバースト信号に周波数ロックし
たクロックでＡ／Ｄ変換しなければ、Ｙ／Ｃ分離できな
いので、周波数情報が０となるようにＶＣＸＯ２をコン
トロールする。この場合は、カラーバースト信号の４倍
の周波数でＶＣＸＯ２が発振していればロックする。周
波数情報αが０でない場合、ＶＣＸＯ２の発振周波数が
カラーバースト信号の周波数にロックしていないという
ことになる。つまり、周波数情報αが０からプラスマイ
ナスにずれている大きさからＶＣＸＯ２の制御値をＶＣ
ＸＯコントロール値演算器１０で演算して出力する。The VCXO control value calculator 10 includes:
The frequency information α from the VCO control value calculator 7 is input. Originally, Y / C separation is not possible unless A / D conversion is performed with a clock frequency locked to the color burst signal, so the VCXO 2 is controlled so that the frequency information becomes zero. In this case, if the VCXO2 oscillates at a frequency four times as high as the color burst signal, the VCXO2 is locked. If the frequency information α is not 0, it means that the oscillation frequency of the VCXO 2 is not locked to the frequency of the color burst signal. In other words, the control value of VCXO2 is set to VC from the magnitude where the frequency information α deviates from 0 to plus or minus.
The XO control value calculator 10 calculates and outputs.
【００２６】ここで注意しなければいけないのは、カラ
ーバースト信号の周波数検出ループの応答、つまり、Ｖ
ＣＯコントロール値演算器７の応答速度は、ＶＣＸＯコ
ントロール値演算器１０の応答速度よりもかなり速くな
くてはならない。イメージ的には、まず、カラーバース
ト信号の周波数検出を瞬時に行ない、その検出した周波
数情報に応じて、ＶＣＸＯ２をゆっくりコントロールす
るというように制御する。It should be noted that the response of the frequency detection loop of the color burst signal, that is, V
The response speed of the CO control value calculator 7 must be considerably faster than that of the VCXO control value calculator 10. Image-wise, first, the frequency of the color burst signal is detected instantaneously, and the VCXO 2 is controlled slowly according to the detected frequency information.
【００２７】ＶＣＸＯコントロール値演算器１０から出
力されたＶＣＸＯ制御値は、Ｄ／Ａ変換器３によりアナ
ログ値に変換され、ＶＣＸＯ２に入力され発振周波数を
コントロールする。The VCXO control value output from the VCXO control value calculator 10 is converted into an analog value by the D / A converter 3 and input to the VCXO 2 to control the oscillation frequency.
【００２８】図８は、ＶＣＸＯ２の制御に際して、Ｄ／
Ａ変換器３を削減する場合の一例のブロック図である。
ＰＷＭ信号演算器３１に周波数情報αを入力すると、周
波数情報αに対応したＰＷＭ信号が作られる。そして、
これに接続されたアナログのローパスフィルタ（ＬＰ
Ｆ）３０にかけて直流電圧に直した後、ＶＣＸＯ２に入
力して発振周波数を制御する。このＶＣＸＯ２のクロッ
クによりＡ／Ｄ変換器１を動作させることにより、前述
の図１と同様の機能を持つことができる。FIG. 8 shows D / D when controlling the VCXO2.
It is a block diagram of an example when reducing the A converter 3.
When the frequency information α is input to the PWM signal calculator 31, a PWM signal corresponding to the frequency information α is created. And
An analog low-pass filter (LP
F) It is converted to a DC voltage over 30 and then input to VCXO2 to control the oscillation frequency. By operating the A / D converter 1 with the clock of the VCXO 2, it is possible to have the same function as that in FIG.
【００２９】以上の一連の動作により、アナログのコン
ポジット信号のカラーバースト信号に周波数ロックした
ディジタルＹ／Ｃ分離が行なえる。By the series of operations described above, the frequency-locked digital Y / C separation can be performed on the color burst signal of the analog composite signal.
【００３０】図３は、バースト周波数情報検出装置の他
の具体的な構成による第２の実施例のブロック図であ
る。図２の実施例と異なるところはＶＣＸＯコントロー
ル値演算器１０の入力形成手段である。システム・クロ
ックは約１４．３１８２ＭＨｚで、カラーバースト信号
の周波数が約３．５７９５ＭＨｚであることを前提とす
る。破線で囲まれた部分がディジタル部である。FIG. 3 is a block diagram of a second embodiment according to another concrete configuration of the burst frequency information detecting apparatus. The difference from the embodiment of FIG. 2 is the input forming means of the VCXO control value calculator 10. It is assumed that the system clock is about 14.3182 MHz and the frequency of the color burst signal is about 3.5795 MHz. The part surrounded by the broken line is the digital part.
【００３１】まず、図３のディジタル発振器１３の構成
について説明する。図９はそのブロック図で、２ビット
カウンタ３２と出力切換器３３により構成されている。
出力切換器３３は図のように、０→Ａ→０→−Ａの４つ
の状態をシステム・クロックごとに出力する。２ビット
カウンタ３２は４つの状態を切換えるためにある。つま
り、この発振器は常にシステム・クロックの１／４の周
波数で発振する発振器となる。そうすると、ＡＰＣ６で
位相比較した結果は、Ｃ信号とディジタル発振器１３と
の位相ずれを表わすが、同時にＣ信号とＶＣＸＯ２の発
振周波数とのずれでもある。First, the configuration of the digital oscillator 13 shown in FIG. 3 will be described. FIG. 9 is a block diagram thereof, which includes a 2-bit counter 32 and an output switch 33.
The output switch 33 outputs four states of 0 → A → 0 → -A for each system clock as shown in the figure. The 2-bit counter 32 is for switching between four states. That is, this oscillator is always an oscillator that oscillates at a frequency of 1/4 of the system clock. Then, the result of the phase comparison by the APC 6 represents the phase shift between the C signal and the digital oscillator 13, but at the same time, it is also the shift between the C signal and the oscillation frequency of the VCXO 2.
【００３２】つまり、図２の第１の実施例では、一旦Ｐ
ＬＬ回路により、カラーバースト信号の周波数を検出
し、その後でＶＣＸＯ２を制御していたが、図３の第２
の実施例ではＶＣＸＯ２の発振周波数と、直接カラーバ
ースト信号の周波数を比較して、ＶＣＸＯ２を制御して
いる。ＡＰＣ６では位相比較するが、間接的に周波数の
比較も行なうことができるからである。ＶＣＸＯコント
ロール値演算器１０の入力は、ＡＰＣ６からの位相ずれ
の情報が入ってくるので、図２のＶＣＯコントロール値
演算器７の演算方法と同様になる。That is, in the first embodiment shown in FIG.
The frequency of the color burst signal was detected by the LL circuit and then the VCXO2 was controlled.
In this embodiment, the VCXO2 is controlled by comparing the oscillation frequency of the VCXO2 and the frequency of the color burst signal directly. This is because the APC 6 performs phase comparison, but can indirectly perform frequency comparison. Since the input of the VCXO control value calculator 10 receives the information on the phase shift from the APC 6, it is the same as the calculation method of the VCO control value calculator 7 of FIG.
【００３３】[0033]
【発明の効果】ＮＴＳＣ方式のコンポジット信号のＹ／
Ｃ分離装置において、標準，非標準信号のいずれであっ
ても、ディジタル櫛形フィルタによりＹ／Ｃ分離を行な
うことができるため、従来に比べ、余分なアナログ回路
を削減することができ、Ｙ／Ｃ分離装置を含む映像機
器、たとえばビデオ，ムービィ，テレビ等の映像処理装
置のディジタル化を促進させ、さらに集積化に役立つ。EFFECT OF THE INVENTION Y / N of composite signal of NTSC system
In the C separation device, Y / C separation can be performed by the digital comb filter regardless of whether the signal is a standard or non-standard signal, so that an extra analog circuit can be reduced as compared with the conventional one. It facilitates the digitization of video equipment including a separation device, for example, video processing equipment such as video, movie, and television, and is useful for further integration.
【図１】本発明の原理のブロック図である。1 is a block diagram of the principles of the present invention.
【図２】本発明の一実施例のブロック図である。FIG. 2 is a block diagram of an embodiment of the present invention.
【図３】本発明の他の実施例のブロック図である。FIG. 3 is a block diagram of another embodiment of the present invention.
【図４】位相比較器（ＡＰＣ）のブロック図である。FIG. 4 is a block diagram of a phase comparator (APC).
【図５】バースト期間検出器のブロック図である。FIG. 5 is a block diagram of a burst period detector.
【図６】ディジタルＶＣＯのブロック図である。FIG. 6 is a block diagram of a digital VCO.
【図７】ＲＯＭの容量を削減するブロック図である。FIG. 7 is a block diagram for reducing the ROM capacity.
【図８】ＶＣＸＯコントロールの他の例のブロック図で
ある。FIG. 8 is a block diagram of another example of VCXO control.
【図９】図３のディジタル発振器のブロック図である。9 is a block diagram of the digital oscillator of FIG.
【図１０】コンポジット信号の波形図である。FIG. 10 is a waveform diagram of a composite signal.
【図１１】従来のディジタルＹ／Ｃ分離装置のブロック
図である。FIG. 11 is a block diagram of a conventional digital Y / C separation device.
【図１２】従来のアナログＹ／Ｃ分離装置のブロック図
である。FIG. 12 is a block diagram of a conventional analog Y / C separation device.
【符号の説明】 １ Ａ／Ｄ変換器 ２ ＶＣＸＯ ３ Ｄ／Ａ変換器 ４ バースト期間検出器 ５ １Ｈ遅延回路 ６ ＡＰＣ ７ ＶＣＯコントロール値演算器 ８ ディジタルＶＣＯ ９ ９０度シフト演算器 １０ ＶＣＸＯコントロール値演算器 １１ 加算器 １２ 減算器 １３ ディジタル発振器 １５ 櫛形フィルタ １６ バースト周波数情報検出装置[Description of Reference Signs] 1 A / D converter 2 VCXO 3 D / A converter 4 Burst period detector 5 1H delay circuit 6 APC 7 VCO control value calculator 8 Digital VCO 9 90 degree shift calculator 10 VCXO control value calculator Device 11 Adder 12 Subtractor 13 Digital Oscillator 15 Comb Filter 16 Burst Frequency Information Detecting Device
Claims (1)
サンプリングしディジタル変換するＡ／Ｄ変換器と、こ
れに接続されたディジタルＹ／Ｃ分離を行なうためのデ
ィジタルメモリを用いた櫛形フィルタと、Ａ／Ｄ変換器
の出力と櫛形フィルタから分離されたＣ信号とからカラ
ーバースト信号の周波数情報を検出するバースト周波数
情報検出装置と、バースト周波数情報検出装置により検
出された情報からＡ／Ｄ変換器サンプリングのためのク
ロック信号を発生しこれをＡ／Ｄ変換器に供給する電圧
制御クリスタル発振器とを有することを特徴とするディ
ジタルＹ／Ｃ分離装置。1. An A / D converter for sampling and digitally converting a composite signal which is an analog signal, a comb filter using a digital memory connected to the analog / digital converter for performing digital Y / C separation, and an A / D converter. A burst frequency information detecting device for detecting frequency information of the color burst signal from the output of the converter and the C signal separated from the comb filter, and for sampling the A / D converter from the information detected by the burst frequency information detecting device. And a voltage-controlled crystal oscillator for generating the clock signal and supplying it to the A / D converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034393A JPH0767135A (en) | 1993-08-25 | 1993-08-25 | Digital y/c separator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21034393A JPH0767135A (en) | 1993-08-25 | 1993-08-25 | Digital y/c separator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767135A true JPH0767135A (en) | 1995-03-10 |
Family
ID=16587838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21034393A Pending JPH0767135A (en) | 1993-08-25 | 1993-08-25 | Digital y/c separator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767135A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446085B1 (en) * | 2002-07-05 | 2004-08-30 | 삼성전자주식회사 | Comb filter having function for correcting phase |
-
1993
- 1993-08-25 JP JP21034393A patent/JPH0767135A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446085B1 (en) * | 2002-07-05 | 2004-08-30 | 삼성전자주식회사 | Comb filter having function for correcting phase |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| EP0306993B1 (en) | Burst/continuous wave converting apparatus for generating continuous wave in response to bursts | |
| EP0671848B1 (en) | Automatic digital frequency control circuit | |
| JP3652009B2 (en) | Clock generator | |
| JPH0767135A (en) | Digital y/c separator | |
| JPH09182100A (en) | Pll circuit | |
| US6137326A (en) | Clock signal producing device | |
| JP3070053B2 (en) | Digital PLL circuit | |
| JPH0832833A (en) | Video system pulse generating circuit | |
| JP3353372B2 (en) | Liquid crystal display | |
| JP3209187B2 (en) | Clock frequency conversion circuit, conversion method therefor, and image receiving apparatus provided with clock frequency conversion function | |
| JP3063095B2 (en) | Phase synchronizer | |
| US5631708A (en) | Automatic phase control apparatus | |
| JP3300220B2 (en) | Automatic phase control circuit | |
| JP3501704B2 (en) | Video signal digital processor | |
| JP3134264B2 (en) | Color signal low-pass conversion circuit | |
| JP3183884B2 (en) | Television receiver | |
| JPH06121185A (en) | Clock synchronizing circuit for high definition television receiver | |
| JPS6346073A (en) | Phase locked loop oscillation circuit | |
| JPH10261956A (en) | Clock generating circuit | |
| JPH06292151A (en) | High vision signal converter | |
| JPH08237675A (en) | Oscillation signal generator | |
| JPH0231518A (en) | Phase locked compensation circuit | |
| JPH06261224A (en) | Pll circuit | |
| JPH1141623A (en) | Clock generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |