JP3300220B2 - 自動位相制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＡＬ方式ＶＴＲ
の再生回路に適用して好適なクロマ信号の自動位相制御
回路に関する。

【０００２】

【従来の技術】従来、ＰＡＬ方式ＶＴＲのクロマ信号再
生処理を行う際に、ＡＰＣ(Auto Phase Control)ループ
回路を用いてクロマ信号の位相を基準信号発生器で発生
した基準サブキャリア信号と同期させる技術が知られて
いる。

【０００３】図５は、ＶＴＲの再生モードで用いる従来
のＡＰＣループ回路の構成を示す図である。

【０００４】図５に示すように、従来のＡＰＣループ回
路では、まずコンバータ５１にて低域変換クロマ信号と
電圧制御発振器５２の出力を掛け合わせて周波数変換
し、ローパスフィルタ（ＬＰＦ）５３にて高調波成分を
除去して、４．４３ＭＨｚの周波数のクロマ信号にす
る。

【０００５】そして、このクロマ信号を受け取ったＡＰ
Ｃ検波回路５４では、位相比較器５４ａが、クロマ信号
に重畳されたカラーバースト信号と、基準信号発振器５
４ｂで発生した４．４３ＭＨｚの基準サブキャリア信号
との位相を比較して位相差に比例した値ｖｏを出力し、
ループフィルタ５４ｃが値ｖｏを水平同期周期ごとにラ
イン積分した値を電圧制御発振器５２に帰還する。

【０００６】すなわち、電圧制御発振器５２の発信周波
数はこの帰還処理によって自動制御されるため、位相比
較器５４ａが検知するカラーバースト信号と基準サブキ
ャリア信号との位相差は時間とともに次第に減少し、や
がてゼロ付近に収束した状態（以下「ＡＰＣロック状
態」と言う。）に推移する。

【０００７】図６は、図５に示すＡＰＣループ回路のＡ
ＰＣ検波回路５４のブロック図である。入力されたクロ
マ信号は、乗算器６１において基準信号発生器６２が発
生する４．４３ＭＨｚの基準サブキャリア信号と掛け合
わせた後に、ローパスフィルタ（ＬＰＦ）６３で高調波
成分を除去する。

【０００８】そして、アンドゲート６４では、このロー
パスフィルタ６３の出力と水平同期信号に同期してクロ
マ信号のカラーバースト期間のみ１となるパルスｐ１と
のアンドをとることによりカラーバースト期間の値をゲ
ートして、このゲートした値を加算器６５ａおよびフリ
ップフロップ６５ｂからなる積分回路６５で積分する。

【０００９】さらに、フリップフロップ６６は、水平同
期信号の立ち下がりで１になるパルスｐ２を用いて積分
回路６５の出力をラッチして１水平同期周期前の値を保
持し、このフリップフロップ６６の入出力値を加算器６
７で加算する。なお、この加算器６７の出力ｖｏは、ル
ープフィルタ６８を通してＡＰＣ検波出力となる。図２
（ａ）は、上述のＡＰＣ検波回路５４で用いるパルスｐ
１〜ｐ３のタイミングを示す。

【００１０】図７は、図６に示す加算器６７の入出力関
係を示すベクトル平面図である。図７に示すように、入
力クロマ信号のカラーバースト信号の水平同期周期前後
のベクトルをそれぞれＰn-1 およびＰn とし、その合成
ベクトルをＱn とすると、図６に示す加算器６７の入力
値ａおよびｂは、それぞれベクトルＰn-1 およびＰn の
Ｒ−Ｙ軸成分に対応し、また加算器６７の出力値ｖｏ
は、ベクトルＱn のＲ−Ｙ軸成分に対応する。

【００１１】なお、ＡＰＣロック状態では、図６に示す
入力値ａおよびｂの絶対値が等しくなるよう制御されて
いるため、理論的にはこのｖｏの値は０となる。

【００１２】

【発明が解決しようとする課題】しかしながら、実際の
ＶＴＲの再生モードにおいては、ビデオヘッドから再生
された信号に対する時間軸方向のノイズ（以下「ジッ
タ」と言う。）が存在する。このジッタに起因してクロ
マ信号の位相が振動するため、１水平周期前後のカラー
バースト信号に位相差が生じ、たとえＡＰＣロック状態
であってもｖｏの値が０とならずにジッタの周期と同期
してｖｏの値が０付近を振動する。

【００１３】ここにＰＡＬ方式は、受信側にて、１走査
線遅延を用いて、クロマ信号を時間的に相続く２本の走
査線について平均する。このため、上記ｖｏの値が振動
すると、ＶＴＲの再生画をモニタで観た場合に色相むら
が生じて、画質の劣化原因となる。

【００１４】このため、本発明では、上記問題点を解決
し、ＶＴＲ再生時のジッタに起因する再生クロマ信号の
位相振動を低減して、再生映像の色相むらを抑制する自
動位相制御回路を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載の自動位相制御回路は、映
像信号のクロマ信号を水平同期信号に同期させる位相同
期回路において、カラーバースト基準信号を発生する基
準信号発生回路と、このカラーバースト基準信号に基づ
き、前記クロマ信号から、（Ｒ−Ｙ）色差成分と（Ｂ−
Ｙ）色差成分とから成る互いに９０度の位相差を有する
２相の信号を作る２相回路と、前記（Ｒ−Ｙ）色差成分
と（Ｂ−Ｙ）色差成分とから、前記水平同期信号に同期
したカラーバースト部分をそれぞれ抽出する抽出回路
と、前記（Ｂ−Ｙ）色差成分のカラーバースト部分を積
分したＢＹ積分値の符号を判定するＢＹ符号判定回路
と、１走査線遅延した（Ｂ−Ｙ）色差成分のカラーバー
スト部分を積分した遅延ＢＹ積分値の符号を判定する遅
延符号判定回路と、この遅延符号判定回路の判定結果と
前記ＢＹ符号判定回路の判定結果とに基づき位相制御信
号を出力する制御回路とを具備し、入力されるクロマ信
号の位相を反転する位相反転回路を備え、前記制御回路
が、前記ＢＹ符号判定回路の判定結果と前記遅延符号判
定回路の判定結果とが共に負のとき、位相制御信号とし
て前記（Ｒ−Ｙ）色差成分のカラーバースト部分を積分
したＲＹ積分値の絶対値と前記ＢＹ積分値の絶対値との
差を出力し、前記ＢＹ符号判定回路の判定結果と前記遅
延符号判定回路の判定結果とが共に正のとき、位相制御
信号として０を出力すると共に前記位相反転回路にクロ
マ信号の位相反転を指示する信号を出力し、前記ＢＹ符
号判定回路の判定結果と前記遅延符号判定回路の判定結
果とが異なる符号のとき、位相制御信号として前記ＲＹ
積分値と１走査線遅延した（Ｒ−Ｙ）色差成分のカラー
バースト部分を積分した遅延ＲＹ積分値との和を出力す
ることを特徴とする。

【００１６】

【００１７】上記構成によって、本発明の請求項１に記
載の自動位相制御回路は、クロマ信号のカラーバースト
部分の位相を（Ｂ−Ｙ）色差成分から±１３５度に制御
できるので、ＰＡＬ方式の映像信号のクロマ信号を水平
同期信号に同期させることができ、ＰＡＬ方式ＶＴＲ再
生時に発生するジッタによるクロマ信号の位相振動を低
減する。

【００１８】

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の形
態の自動位相制御回路のブロック図である。この自動位
相制御回路に入力される４．４３ＭＨｚクロマ信号は、
スイッチ（ＳＷ）１２８を通過した後、乗算器１０１に
おいて、基準信号発生器１０３が発生した４．４３ＭＨ
ｚの正弦波信号を遅延器１０４で位相を９０度遅延させ
た信号と掛け合わせた後に、ローパスフィルタ（ＬＰ
Ｆ）１０５でその高調波成分を除去した後にアンドゲー
ト１０７に出力する。なお、このスイッチ１２８の制御
の説明については後述する。

【００２０】一方、乗算器１０２では、この入力クロマ
信号を基準信号発生器１０３が発生した４．４３ＭＨｚ
の正弦波信号と掛け合わせた後に、ローパスフィルタ
（ＬＰＦ）１０６でその高調波成分を除去してアンドゲ
ート１０８に出力する。

【００２１】そして、このアンドゲート１０７および１
０８では、水平同期信号に同期してクロマ信号のカラー
バースト期間のみ１となるパルスｑ１の供給を受けて、
それぞれカラーバースト期間のみをゲートし、その出力
信号はそれぞれフリップフロップと加算器からなる積分
器１０９および１１０において積分される。

【００２２】次に、積分器１１０からの出力は、符号判
定回路１１１において符号判定され、その判定結果がフ
リップフロップ１１２に出力される。具体的には、その
値が正である場合には０を判定結果として出力し、負で
ある場合には１を判定結果として出力する。

【００２３】そして、フリップフロップ１１２では、水
平同期信号の立ち下がりで１となるパルスｑ２で判定結
果をラッチして、スイッチ（ＳＷ）１１４および１１７
の切替信号として出力する。具体的には、かかる切替信
号を受けたスイッチ１１４および１１７では、切替信号
が０である場合には側にスイッチを接続し、切替信号
が１である場合には側にスイッチを接続する。

【００２４】なお、このスイッチ１１４は、積分器１１
０の出力信号とこの出力信号を符号反転器１１３で正負
反転した信号とを切り替えるスイッチであり、結果的に
は、フリップフロップ１１２の出力信号が０である場合
には反転した信号を加算器１１５に出力し、出力信号が
１である場合にはこの信号をそのまま加算器１１５に出
力する。

【００２５】そして、この加算器１１５では、かかるス
イッチ１１４から受け取った信号を積分器１０９から出
力された信号と加算して出力するとともに、その出力を
分岐した一方を符号反転器１１６を用いて正負反転す
る。

【００２６】また、スイッチ１１７は、加算器１１５か
らの出力信号とこの出力信号を正負反転した信号とを切
り替えるスイッチであり、具体的には、フリップフロッ
プ１１２の出力信号が０である場合には側にスイッチ
を接続し、出力信号が１である場合には側にスイッチ
を接続する。なお、このスイッチ１１７の切替接続に応
答して、かかる信号がｂｒｙとして判定演算器１２４に
出力される。

【００２７】一方、積分器１０９の出力信号について
は、フリップフロップ１１８がパルスｑ２でラッチする
とともに、加算器１１９がこのフリップフロップ１１８
への入力値と出力値を加算して信号ｂｙとして判定演算
器１２４に出力する。

【００２８】また、符号判定器１２２は、フリップフロ
ップ１１８への入力値の正負を判定する判定器であり、
具体的には、この入力値が正である場合には判定結果０
を信号ｓｎとして判定演算器１２４に出力し、入力値が
負である場合には判定結果１を信号ｓｎとして判定演算
器１２４に出力する。

【００２９】これに対して、符号判定器１２３は、フリ
ップフロップ１１８の出力値の正負を判定する判定器で
あり、具体的には、この出力値が正である場合には判定
結果０を信号ｓｄとして判定演算器１２４に出力し、出
力値が負である場合には判定結果１を信号ｓｄとして判
定演算器１２４に出力する。

【００３０】また、フリップフロップ１２０は、積分器
１１０の出力をパルスｑ２でラッチするとともに、その
入力値および出力値を加算する加算器１２１が加算結果
を信号ｒｙとして判定演算器１２４に出力する。

【００３１】このようにして、上記５種類の信号を受け
取った判定演算器１２４は、以下に示す３条件（条件
Ａ、Ｂ、Ｃ）のいずれを満たすかを演算し、該当する条
件に対応する出力ｖｏをループフィルタ１２９に出力
し、また信号ｉｎｖをフリップフロップ１２５に出力す
る。なお、この判定演算器１２４の出力ｖｏは、上記ル
ープフィルタ１２９を介してＡＰＣ検波出力となる。

【００３２】具体的には、まず最初に、信号ｂｙが０以
下（ｂｙ≦０）であり、かつ、ｓｎとｓｄが等しい（ｓ
ｎ＝ｓｄ）場合（以下「条件Ａ」と言う。）には、判定
演算器の出力ｖｏをｂｒｙとし（ｖｏ＝ｂｒｙ）、信号
ｉｎｖを０とする（ｉｎｖ＝０）。

【００３３】また、ｓｎとｓｄが一致しない（ｓｎ≠ｓ
ｄ）場合（以下「条件Ｂ」と言う。）には、判定演算器
の出力ｖｏをｒｙにし（ｖｏ＝ｒｙ）、信号ｉｎｖを０
とする（ｉｎｖ＝０）。

【００３４】さらに、信号ｂｙが０よりも大きく（ｂｙ
＞０）、かつ、ｓｎとｓｄが等しい（ｓｎ＝ｓｄ）場合
（以下「条件Ｃ」と言う。）には、判定演算器の出力ｖ
ｏを０にし（ｖｏ＝０）、信号ｉｎｖを１とする（ｉｎ
ｖ＝１）。

【００３５】次に、フリップフロップ１２５は、クロマ
信号のカラーバースト期間ゲート用のパルスｑ１の立ち
下がりで１（HIGH）となり１クロック後に０（LOW）と
なるパルスｑ３に基づいて動作し、その出力信号をＴ型
フリップフロップ（Ｔ＿ＦＦ）１２６に出力する。

【００３６】このＴ型フリップフロップ１２６は、入力
の立ち上がりで動作してその出力を反転出力し、その出
力によりスイッチ１２８を切り替える。なお、このスイ
ッチ１２８には、入力クロマ信号とこの信号を位相反転
器１２７で反転した信号が入力される。

【００３７】次に、上記構成を有する自動位相制御回路
で用いるパルスｑ１〜ｑ３を、従来技術で用いるパルス
と比較して説明する。図２（ｂ）は、本発明の自動位相
制御回路で用いるパルスｑ１〜ｑ３のタイミングを示
す。

【００３８】図２（ａ）に示すように、従来のＡＰＣ検
波回路では、図６で説明したアンドゲート６４で用いら
れクロマ信号のカラーバースト期間のみ１となるパルス
ｐ１と、フリップフロップ６６で用いられ水平同期信号
の立ち下がりで１になるパルスｐ２を用いている。

【００３９】これに対して、本実施の形態の自動位相制
御回路では、図２（ｂ）に示すように、上記パルスｐ１
に対応するｑ１と、パルスｐ２に対応するパルスｑ２
と、パルスｑ１の立ち下がりで１（HIGH）となり１クロ
ック後に０（LOW）となるパルスｑ３を用いている。

【００４０】具体的には、図１に示す２つのアンドゲー
ト１０７および１０８においてカラーバースト期間のみ
をゲートするためにパルスｑ１を用いており、また積分
器１１０のフリップフロップ、フリップフロップ１１
２、１１８および１２０でのラッチタイミングを付与す
るためにパルスｑ２を用いている。

【００４１】さらに、本実施の形態で用いた判定演算器
１２４の出力ｉｎｖをフリップフロップ１２５でラッチ
するために、パルスｑ１の立ち下がりで１（HIGH）とな
り１クロック後に０（LOW）となる新たなパルスｑ３を
導入している。

【００４２】次に、上記自動位相制御回路を用いた場合
のＡＰＣロック点付近でのクロマ信号のカラーバースト
のベクトルについて説明する。図３は、本発明の自動位
相制御回路を用いた場合のＡＰＣロック点付近でのクロ
マ信号のカラーバーストのベクトルを示す図である。

【００４３】図３に示すように、ベクトルのＲ−Ｙ軸成
分の値をｒとし、Ｂ−Ｙ軸成分の値をｂとすると、この
自動位相制御回路の判定演算器１２４から出力される出
力値ｖｏはｒとｂの和として出力される（ｖｏ＝ｒ＋
ｂ）。このため、ＡＰＣロック点においてはｖｏ＝０と
なる。

【００４４】上述のように本発明の自動位相制御回路で
は、１走査線のカラーバーストの位相に基づき位相比較
器の検出結果を出力するため、従来のＡＰＣ検波回路を
用いた場合に比べ、ジッタに伴う再生クロマ信号の位相
振動を抑制できる。

【００４５】次に、各判定条件Ａ〜Ｃに適合する場合に
おける出力信号のカラーバーストのベクトルについて説
明する。

【００４６】図４（ａ）は、判定演算器１２４において
条件Ａを満たす場合におけるスイッチ１２８の出力信号
のカラーバーストのベクトルを示す図である。この判定
条件Ａでのカラーバーストの位相は、ＡＰＣロック点か
ら±４５度未満にあり、ｎ−１ライン目とｎライン目の
カラーバーストが共にＲ−Ｙ軸に関して左側の象限に位
置する。

【００４７】具体的には、ｎ−１ライン目のカラーバー
ストのベクトルＰn-1 については、Ｒ−Ｙ軸成分の値を
ｒとし、Ｂ−Ｙ軸成分の値をｂとすると、判定演算器１
２４の出力ｖｏはｒとｂの和となる（ｖｏ＝ｒ＋ｂ）。
そして、ＡＰＣロック点では、ｒ＋ｂが０となるため
（ｒ＋ｂ＝０）、出力値ｖｏは０となる。

【００４８】また、ｎライン目のカラーバーストのベク
トルＰn については、Ｒ−Ｙ軸成分の値をｒ１とし、Ｂ
−Ｙ軸成分の値をｂ１とすると、出力値ｖｏの値はｂ１
−ｒ１となる（ｖｏ＝ｂ１−ｒ１）。そして、ｎ−１ラ
イン目の場合と同様に、ＡＰＣロック点においては、ｂ
１−ｒ１が０となるため（ｂ１−ｒ１＝０）、出力値ｖ
ｏは０となる。

【００４９】このように、かかる判定条件Ａの場合に
は、ｎ−１ラインとｎラインの位相情報を用いてＡＰＣ
ループ回路が動作するのではなく、１走査線のみの位相
情報を用いてＡＰＣループ回路が動作するため、位相検
出器での誤差を抑制できる結果となる。

【００５０】図４（ｂ）は、判定演算器１２４において
条件Ｂを満たす場合におけるスイッチ１２８の出力信号
のカラーバーストのベクトルを示す図である。

【００５１】この判定条件Ｂを満たす場合には、ｎライ
ン目とｎ−１ライン目のカラーバーストのベクトルが、
Ｒ−Ｙ軸に関して互いに反対の象限に位置し、それぞれ
の合成ベクトルのＲ−Ｙ軸成分をｒとすると、判定演算
器１２４の出力ｖｏはｒとなり（ｖｏ＝ｒ）、従来のＡ
ＰＣ検波回路と同様の動作となる。しかし、時間の経過
に伴ってカラーバーストの位相状態は判定条件Ａの状態
に推移する。

【００５２】すなわち、この判定条件Ｂに該当する場合
であっても、所定時間が経過した後は判定条件Ａの場合
と同様に扱えるため、位相検出器での誤差を抑制するこ
とができる。

【００５３】図４（ｃ）は、判定演算器１２４において
条件Ｃを満たす場合におけるスイッチ１２８の出力信号
のカラーバーストのベクトルを示す図である。

【００５４】この判定条件Ｃを満たす場合には、ｎ−１
ライン目とｎライン目のベクトルが共にＲ−Ｙ軸に関し
て右側の象限に位置し、判定演算器１２４の出力ｖｏが
０となるため、出力なしの状態となる。

【００５５】ただし、本実施の形態の自動位相制御回路
では、かかる場合に出力ｉｎｖを１としてスイッチ１２
８が切り替わるよう構成しているため、ベクトルの状態
がＲ−Ｙ軸に関して左側の象限に変移して、判定条件Ａ
の状態となる。

【００５６】すなわち、この判定条件Ｃに該当する場合
であっても、スイッチ１２８の切り替えによるクロマ信
号の位相反転を行うよう構成しているため、判定条件Ａ
の場合と同様に扱うことができる。

【００５７】上述してきたように、本実施の形態では、
判定条件ＢおよびＣに該当する場合であっても、必ず判
定条件Ａで判定される状態に推移し、また判定条件Ａを
満たす場合には、現ラインのカラーバーストのＲ−Ｙ軸
成分とＢ−Ｙ軸成分の絶対値が等しくなるよう動作する
ため、１水平同期周期前後のカラーバーストの位相値を
検出して位相同期する従来のＡＰＣ検波回路を用いた場
合と較べて位相検出における誤差を低減して、再生クロ
マ信号の位相振動を抑圧し、再生映像の色相むらを軽減
できる。

【００５８】

【発明の効果】以上詳細に説明したように、本発明の請
求項１に記載の自動位相制御回路は、クロマ信号のカラ
ーバースト部分の位相を（Ｂ−Ｙ）色差成分から±１３
５度に制御できるので、ＰＡＬ方式の映像信号のクロマ
信号を水平同期信号に同期させることができ、ＰＡＬ方
式ＶＴＲ再生時に発生するジッタによるクロマ信号の位
相振動を低減し、映像の色相むらを軽減できる。

【００５９】

【図面の簡単な説明】

【図１】本発明の実施の形態の自動位相制御回路のブロ
ック図である。

【図２】（ａ）は従来のＡＰＣ検波回路で用いるパルス
ｐ１〜ｐ２のタイミングを示し、（ｂ）は本発明の自動
位相制御回路で用いるパルスｑ１〜ｑ３のタイミングを
示す図である。

【図３】本発明の自動位相制御回路のＡＰＣロック点付
近でのクロマ信号のカラーバーストのベクトルを示す図
である。

【図４】（ａ）は条件Ａのカラーバーストのベクトル、
（ｂ）は条件Ｂのカラーバーストのベクトル、（ｃ）は
条件Ｃのカラーバーストのベクトルを示す図である。

【図５】従来のＡＰＣループ回路のブロック図である。

【図６】従来のＡＰＣループ回路のＡＰＣ検波回路のブ
ロック図である。

【図７】図６に示す加算器６７の入出力関係を示すベク
トル平面図である。

【符号の説明】

１０１，１０２ 乗算器 １０３ 基準信号発生器 １０４ ９０度シフト回路 １０５，１０６ ＬＰＦ １０７，１０８ アンドゲート １０９，１１０ 積分器 １１１，１２２，１２３ 符号判定器 １１３，１１６ 符号反転器 １１４，１１７，１２８ スイッチ １１５，１１９，１２１ 加算器 １１２，１１８，１２０，１２５ フリップフロップ １２４ 判定演算器 １２６ Ｔ型フリップフロップ １２７ 位相反転器 １２９ ループフィルタ ５１ コンバータ ５２ 電圧制御発振器 ５３ ＬＰＦ ５４ ＡＰＣ検波回路 ５４ａ 位相比較器 ５４ｂ 基準信号発振器 ５４ｃ ループフィルタ ６１ 積分器 ６２ 基準信号発生器 ６３ ＬＰＦ ６４ アンドゲート ６５ 積分回路 ６５ａ，６７ 加算器 ６５ｂ，６６ フリップフロップ ６８ ループフィルタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 映像信号のクロマ信号を水平同期信号に
   同期させる位相同期回路において、 カラーバースト基準信号を発生する基準信号発生回路
   と、 このカラーバースト基準信号に基づき、前記クロマ信号
   から、（Ｒ−Ｙ）色差成分と（Ｂ−Ｙ）色差成分とから
   成る互いに９０度の位相差を有する２相の信号を作る２
   相回路と、 前記（Ｒ−Ｙ）色差成分と（Ｂ−Ｙ）色差成分とから、
   前記水平同期信号に同期したカラーバースト部分をそれ
   ぞれ抽出する抽出回路と、 前記（Ｂ−Ｙ）色差成分のカラーバースト部分を積分し
   たＢＹ積分値の符号を判定するＢＹ符号判定回路と、 １走査線遅延した（Ｂ−Ｙ）色差成分のカラーバースト
   部分を積分した遅延ＢＹ積分値の符号を判定する遅延符
   号判定回路と、 この遅延符号判定回路の判定結果と前記ＢＹ符号判定回
   路の判定結果とに基づき位相制御信号を出力する制御回
   路とを具備し、 入力されるクロマ信号の位相を反転する位相反転回路を
   備え、 前記制御回路が、 前記ＢＹ符号判定回路の判定結果と前記遅延符号判定回
   路の判定結果とが共に負のとき、位相制御信号として前
   記（Ｒ−Ｙ）色差成分のカラーバースト部分を積分した
   ＲＹ積分値の絶対値と前記ＢＹ積分値の絶対値との差を
   出力し、 前記ＢＹ符号判定回路の判定結果と前記遅延符号判定回
   路の判定結果とが共に正のとき、位相制御信号として０
   を出力すると共に前記位相反転回路にクロマ信号の位相
   反転を指示する信号を出力し、 前記ＢＹ符号判定回路の判定結果と前記遅延符号判定回
   路の判定結果とが異なる符号のとき、位相制御信号とし
   て前記ＲＹ積分値と１走査線遅延した（Ｒ−Ｙ）色差成
   分のカラーバースト部分を積分した遅延ＲＹ積分値との
   和を出力 することを特徴とする自動位相制御回路。