JPH06121185A - 高品位テレビジョン受像器のクロック同期化回路 - Google Patents
高品位テレビジョン受像器のクロック同期化回路Info
- Publication number
- JPH06121185A JPH06121185A JP4271318A JP27131892A JPH06121185A JP H06121185 A JPH06121185 A JP H06121185A JP 4271318 A JP4271318 A JP 4271318A JP 27131892 A JP27131892 A JP 27131892A JP H06121185 A JPH06121185 A JP H06121185A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- amplitude
- voltage
- definition television
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 入力されるＭＵＳＥ信号の水平同期信号の振
幅を検出し、前記振幅が所定の範囲外に達したとき、電
圧制御発振器の制御電圧を保持すること。 【構成】 ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ
／Ｄ変換された高品位テレビジョン信号中の水平同期信
号部と、電圧制御発振器１３から発生されるクロック信
号の分周結果とを位相比較回路９で位相比較し、その位
相比較回路９の比較出力によって前記電圧制御発振器１
３の制御電圧を保持回路１２で保持する。一方、前記水
平同期信号部の振幅の大きさを振幅検出回路１０で検出
すると共に、前記保持回路１２で保持する制御電圧を決
定するものであるから、Ａ／Ｄ変換されたＭＵＳＥ信号
の水平同期信号部の振幅により電圧制御発振器１３の制
御電圧の変化を制限し、電圧制御発振器１３の制御電圧
を保持する。よって、入力ＭＵＳＥ信号の状態に拘束さ
れることなく、ジッタ成分の少ない安定した同期信号が
得られる。
幅を検出し、前記振幅が所定の範囲外に達したとき、電
圧制御発振器の制御電圧を保持すること。 【構成】 ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ
／Ｄ変換された高品位テレビジョン信号中の水平同期信
号部と、電圧制御発振器１３から発生されるクロック信
号の分周結果とを位相比較回路９で位相比較し、その位
相比較回路９の比較出力によって前記電圧制御発振器１
３の制御電圧を保持回路１２で保持する。一方、前記水
平同期信号部の振幅の大きさを振幅検出回路１０で検出
すると共に、前記保持回路１２で保持する制御電圧を決
定するものであるから、Ａ／Ｄ変換されたＭＵＳＥ信号
の水平同期信号部の振幅により電圧制御発振器１３の制
御電圧の変化を制限し、電圧制御発振器１３の制御電圧
を保持する。よって、入力ＭＵＳＥ信号の状態に拘束さ
れることなく、ジッタ成分の少ない安定した同期信号が
得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＵＳＥ方式により帯
域圧縮された高品位テレビジョン信号（以下、単に『Ｍ
ＵＳＥ信号』という）を受信する高品位テレビジョン受
像器のクロック同期化回路に関するものである
域圧縮された高品位テレビジョン信号（以下、単に『Ｍ
ＵＳＥ信号』という）を受信する高品位テレビジョン受
像器のクロック同期化回路に関するものである
【０００２】
【従来の技術】ＭＵＳＥ方式により帯域圧縮された高品
位テレビジョン信号のクロック同期化回路の従来例とし
ては、例えば、１９８５年テレビジョン学会の全国大会
予稿集第３７７頁乃至第３７８頁に記載されており公知
である。その構成は図５のようになっている。
位テレビジョン信号のクロック同期化回路の従来例とし
ては、例えば、１９８５年テレビジョン学会の全国大会
予稿集第３７７頁乃至第３７８頁に記載されており公知
である。その構成は図５のようになっている。
【０００３】図５は従来の高品位テレビジョン受像器の
クロック同期化回路の回路構成図である。
クロック同期化回路の回路構成図である。
【０００４】図５において、位相比較回路９は、Ａ／Ｄ
変換されたＭＵＳＥ信号の水平同期信号部分と後述の第
１分周回路１４からの内部水平同期信号ＨＤ１（＝３
５．７５ＫＨｚ）との位相誤差を検出する。そして、位
相比較回路９で得られた位相誤差信号が制御電圧発生回
路１１で位相誤差信号をその位相誤差に対応した振幅の
電圧値に変換した後、それをクロック信号発生用の電圧
制御発振器（ＶＣＯ）１３の制御電圧として与える。そ
して、この電圧制御発振器１３からのクロック信号は第
１分周回路１４により分周され、伝送サンプリング周波
数としての前述の内部水平同期信号ＨＤ１が作成され
る。
変換されたＭＵＳＥ信号の水平同期信号部分と後述の第
１分周回路１４からの内部水平同期信号ＨＤ１（＝３
５．７５ＫＨｚ）との位相誤差を検出する。そして、位
相比較回路９で得られた位相誤差信号が制御電圧発生回
路１１で位相誤差信号をその位相誤差に対応した振幅の
電圧値に変換した後、それをクロック信号発生用の電圧
制御発振器（ＶＣＯ）１３の制御電圧として与える。そ
して、この電圧制御発振器１３からのクロック信号は第
１分周回路１４により分周され、伝送サンプリング周波
数としての前述の内部水平同期信号ＨＤ１が作成され
る。
【０００５】また、前記Ａ／Ｄ変換後のＭＵＳＥ信号中
のフレームパルスＦＰ２がフレームパルス検出回路１６
で検出され、このフレームパルスＦＰ２と第２分周回路
１５で作成された内部フレームパルスＦＰ１（＝３０Ｈ
ｚ）がフレームパルス比較回路１７により位相比較さ
れ、その比較結果によって第１分周回路１４及び第２分
周回路１５をそれぞれリセットするようになっている。
のフレームパルスＦＰ２がフレームパルス検出回路１６
で検出され、このフレームパルスＦＰ２と第２分周回路
１５で作成された内部フレームパルスＦＰ１（＝３０Ｈ
ｚ）がフレームパルス比較回路１７により位相比較さ
れ、その比較結果によって第１分周回路１４及び第２分
周回路１５をそれぞれリセットするようになっている。
【０００６】前記位相比較回路９は、具体的には、例え
ば、図４のように構成される。
ば、図４のように構成される。
【０００７】図４は従来の高品位テレビジョン受像器の
クロック同期化回路で使用された位相比較回路９の回路
構成図である。
クロック同期化回路で使用された位相比較回路９の回路
構成図である。
【０００８】図４において、１ａ，１ｂ，１ｃ，１ｄは
それぞれ１クロック周期の遅延時間を有する遅延素子で
あり、図中のＡ点とＥ点の出力信号（ディジタル値）を
加算器３で加算し、また、図中のＣ点の値を乗算器２で
２倍した後、減算器４で乗算器２で２倍した値と前記加
算器３の加算結果との出力との差をとる。この差信号は
Ｄフリップフロップ５において内部水平同期信号ＨＤ１
のタイミングで整形され、その整形後の信号が位相誤差
信号として図５の制御電圧発振器１１に出力されるので
ある。なお、極性制御回路２１は後述するＡ／Ｄ変換後
のＭＵＳＥ信号の水平同期信号部の極性を制御する。
それぞれ１クロック周期の遅延時間を有する遅延素子で
あり、図中のＡ点とＥ点の出力信号（ディジタル値）を
加算器３で加算し、また、図中のＣ点の値を乗算器２で
２倍した後、減算器４で乗算器２で２倍した値と前記加
算器３の加算結果との出力との差をとる。この差信号は
Ｄフリップフロップ５において内部水平同期信号ＨＤ１
のタイミングで整形され、その整形後の信号が位相誤差
信号として図５の制御電圧発振器１１に出力されるので
ある。なお、極性制御回路２１は後述するＡ／Ｄ変換後
のＭＵＳＥ信号の水平同期信号部の極性を制御する。
【０００９】図６はＡ／Ｄ変換後のＭＵＳＥ信号の水平
同期信号部の波形を示す水平同期信号波形説明図であ
る。
同期信号部の波形を示す水平同期信号波形説明図であ
る。
【００１０】前記極性制御回路２１はライン単位で極性
の異なる水平同期信号部を一定にそろえるものである。
また、この波形中のｃｐ4 ，ｃｐ5 ，ｃｐ6 ，ｃｐ7 ，
ｃｐ8 点にそれぞれ図４のＡ，Ｂ，Ｃ，Ｄ，Ｅ点の値が
対応したとき、内部水平同期信号ＨＤ１が発生し、この
ときの位相差がゼロとなるように、クロックを再生する
内部水平同期信号ＨＤ１のタイミングが決められてい
る。
の異なる水平同期信号部を一定にそろえるものである。
また、この波形中のｃｐ4 ，ｃｐ5 ，ｃｐ6 ，ｃｐ7 ，
ｃｐ8 点にそれぞれ図４のＡ，Ｂ，Ｃ，Ｄ，Ｅ点の値が
対応したとき、内部水平同期信号ＨＤ１が発生し、この
ときの位相差がゼロとなるように、クロックを再生する
内部水平同期信号ＨＤ１のタイミングが決められてい
る。
【００１１】
【発明が解決しようとする課題】しかしながら、入力Ｍ
ＵＳＥ信号としてＭＵＳＥ−ＶＴＲやＭＵＳＥディスク
プレーヤ等の再生信号を用いる場合に、ドロップアウト
やサーチ等の特殊再生の影響で水平同期信号が欠落する
等の不具合が生ずると、ジッタ成分が大きくなる等によ
り、同期動作が不安定になる。
ＵＳＥ信号としてＭＵＳＥ−ＶＴＲやＭＵＳＥディスク
プレーヤ等の再生信号を用いる場合に、ドロップアウト
やサーチ等の特殊再生の影響で水平同期信号が欠落する
等の不具合が生ずると、ジッタ成分が大きくなる等によ
り、同期動作が不安定になる。
【００１２】そこで、本発明は、入力されるＭＵＳＥ信
号の水平同期信号の振幅を検出し、前記振幅が所定の範
囲外に達したとき、電圧制御発振器の制御電圧を保持す
るようにした高品位テレビジョン受像器のクロック同期
化回路の提供を課題とするものである。
号の水平同期信号の振幅を検出し、前記振幅が所定の範
囲外に達したとき、電圧制御発振器の制御電圧を保持す
るようにした高品位テレビジョン受像器のクロック同期
化回路の提供を課題とするものである。
【００１３】
【課題を解決するための手段】請求項１の発明にかかる
高品位テレビジョン受像器のクロック同期化回路は、電
圧制御発振器から発生されるクロック信号を、ＭＵＳＥ
方式により帯域圧縮され、かつ、Ａ／Ｄ変換された高品
位テレビジョン信号中の水平同期信号部に同期させる高
品位テレビジョン受像器のクロック同期化回路におい
て、前記水平同期信号部と前記クロック信号の分周結果
とを位相比較する位相比較回路と、前記位相比較回路の
出力によって前記電圧制御発振器を制御する制御電圧を
発生する制御電圧発生回路と、前記制御電圧発生回路か
らの出力と直前制御電圧のいずれかを選択して出力する
保持回路とを具備し、前記水平同期信号部の振幅の大き
さを検出し、前記保持回路で保持する制御電圧を選択制
御するものである。
高品位テレビジョン受像器のクロック同期化回路は、電
圧制御発振器から発生されるクロック信号を、ＭＵＳＥ
方式により帯域圧縮され、かつ、Ａ／Ｄ変換された高品
位テレビジョン信号中の水平同期信号部に同期させる高
品位テレビジョン受像器のクロック同期化回路におい
て、前記水平同期信号部と前記クロック信号の分周結果
とを位相比較する位相比較回路と、前記位相比較回路の
出力によって前記電圧制御発振器を制御する制御電圧を
発生する制御電圧発生回路と、前記制御電圧発生回路か
らの出力と直前制御電圧のいずれかを選択して出力する
保持回路とを具備し、前記水平同期信号部の振幅の大き
さを検出し、前記保持回路で保持する制御電圧を選択制
御するものである。
【００１４】請求項２の発明にかかる高品位テレビジョ
ン受像器のクロック同期化回路は、電圧制御発振器から
発生されるクロック信号を、ＭＵＳＥ方式により帯域圧
縮され、かつ、Ａ／Ｄ変換された高品位テレビジョン信
号中の水平同期信号部に同期させる高品位テレビジョン
受像器のクロック同期化回路において、前記水平同期信
号部と前記クロック信号の分周結果とを位相比較する位
相比較回路と、前記位相比較回路の比較出力によって制
御される前記電圧制御発振器との間に設け、前記比較出
力から前記電圧制御発振器の制御値を決定するループフ
ィルタと、前記ループフィルタで決定された制御値をＤ
／Ａ変換するＤ／Ａ変換回路とを具備し、前記水平同期
信号部の振幅の大きさを検出し、その振幅の大きさに応
じて前記ループフィルタの動作クロック信号を停止し、
前記制御値を保持するものである。
ン受像器のクロック同期化回路は、電圧制御発振器から
発生されるクロック信号を、ＭＵＳＥ方式により帯域圧
縮され、かつ、Ａ／Ｄ変換された高品位テレビジョン信
号中の水平同期信号部に同期させる高品位テレビジョン
受像器のクロック同期化回路において、前記水平同期信
号部と前記クロック信号の分周結果とを位相比較する位
相比較回路と、前記位相比較回路の比較出力によって制
御される前記電圧制御発振器との間に設け、前記比較出
力から前記電圧制御発振器の制御値を決定するループフ
ィルタと、前記ループフィルタで決定された制御値をＤ
／Ａ変換するＤ／Ａ変換回路とを具備し、前記水平同期
信号部の振幅の大きさを検出し、その振幅の大きさに応
じて前記ループフィルタの動作クロック信号を停止し、
前記制御値を保持するものである。
【００１５】
【作用】請求項１の発明においては、ＭＵＳＥ方式によ
り帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テレビ
ジョン信号中の水平同期信号部と、電圧制御発振器から
発生されるクロック信号の分周結果とを位相比較回路で
位相比較し、その位相比較回路の比較出力を基に制御電
圧発生回路によって前記電圧制御発振器の制御電圧を得
て、しかも、その制御電圧を出力するか、直前の制御電
圧を保持するかを選択制御する保持回路を具備し、前記
水平同期信号部の振幅の大きさを検出し、前記保持回路
から出力する制御電圧を選択制御するものである。
り帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テレビ
ジョン信号中の水平同期信号部と、電圧制御発振器から
発生されるクロック信号の分周結果とを位相比較回路で
位相比較し、その位相比較回路の比較出力を基に制御電
圧発生回路によって前記電圧制御発振器の制御電圧を得
て、しかも、その制御電圧を出力するか、直前の制御電
圧を保持するかを選択制御する保持回路を具備し、前記
水平同期信号部の振幅の大きさを検出し、前記保持回路
から出力する制御電圧を選択制御するものである。
【００１６】請求項２の発明においては、ＭＵＳＥ方式
により帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テ
レビジョン信号中の水平同期信号部と、電圧制御発振器
から発生されるクロック信号の分周結果とを位相比較回
路で位相比較し、その位相比較回路の比較出力から前記
電圧制御発振器の入力電圧となる制御値をループフィル
タで決定し、そのループフィルタで決定された制御値を
Ｄ／Ａ変換して前記電圧制御発振器に入力している。一
方、前記水平同期信号部の振幅の大きさを振幅検出回路
で検出すると共に、その振幅の大きさに応じて前記ルー
プフィルタの動作クロック信号を停止し、前記制御値を
保持する。したがって、入力ＭＵＳＥ信号の状態に拘束
されることなく、ジッタ成分の少ない安定した同期信号
が得られる。
により帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テ
レビジョン信号中の水平同期信号部と、電圧制御発振器
から発生されるクロック信号の分周結果とを位相比較回
路で位相比較し、その位相比較回路の比較出力から前記
電圧制御発振器の入力電圧となる制御値をループフィル
タで決定し、そのループフィルタで決定された制御値を
Ｄ／Ａ変換して前記電圧制御発振器に入力している。一
方、前記水平同期信号部の振幅の大きさを振幅検出回路
で検出すると共に、その振幅の大きさに応じて前記ルー
プフィルタの動作クロック信号を停止し、前記制御値を
保持する。したがって、入力ＭＵＳＥ信号の状態に拘束
されることなく、ジッタ成分の少ない安定した同期信号
が得られる。
【００１７】
【実施例】以下、本発明の実施例の高品位テレビジョン
受像器のクロック同期化回路について説明する。
受像器のクロック同期化回路について説明する。
【００１８】図１は本発明の第一実施例の高品位テレビ
ジョン受像器のクロック同期化回路の回路構成図、図２
は本発明の第二実施例の高品位テレビジョン受像器のク
ロック同期化回路の回路構成図である。また、図３は本
発明の第一実施例及び第二実施例の高品位テレビジョン
受像器のクロック同期化回路で使用された位相比較回路
及び振幅検出回路の回路構成図である。なお、図中、図
５に示した従来例と同一符号及び記号は従来例の構成部
分と同一または相当する構成部分を示すものであるか
ら、ここでは重複する説明を省略し、特に、従来例と相
違する構成のみを説明する。
ジョン受像器のクロック同期化回路の回路構成図、図２
は本発明の第二実施例の高品位テレビジョン受像器のク
ロック同期化回路の回路構成図である。また、図３は本
発明の第一実施例及び第二実施例の高品位テレビジョン
受像器のクロック同期化回路で使用された位相比較回路
及び振幅検出回路の回路構成図である。なお、図中、図
５に示した従来例と同一符号及び記号は従来例の構成部
分と同一または相当する構成部分を示すものであるか
ら、ここでは重複する説明を省略し、特に、従来例と相
違する構成のみを説明する。
【００１９】図１に示す第一実施例においては、図５に
示した従来例の高品位テレビジョン受像器のクロック同
期化回路に対して、振幅検出回路１０と保持回路１２と
が追加されている。
示した従来例の高品位テレビジョン受像器のクロック同
期化回路に対して、振幅検出回路１０と保持回路１２と
が追加されている。
【００２０】前記振幅検出回路１０は、Ａ／Ｄ変換され
た信号の水平同期信号部の振幅を検出し、水平同期信号
部の振幅が予め定められた振幅範囲内であれば前記保持
回路１２に対して、制御電圧発生回路１１から出力され
た制御電圧を電圧制御発振器１３に出力し、水平同期信
号部の振幅が予め定められた振幅範囲外であれば前記保
持回路１２に対して直前の制御電圧を保持するように指
示する振幅判定信号を出力する。この振幅判定信号によ
り保持回路１２は制御電圧発生回路１１からの出力を保
持するように動作する。
た信号の水平同期信号部の振幅を検出し、水平同期信号
部の振幅が予め定められた振幅範囲内であれば前記保持
回路１２に対して、制御電圧発生回路１１から出力され
た制御電圧を電圧制御発振器１３に出力し、水平同期信
号部の振幅が予め定められた振幅範囲外であれば前記保
持回路１２に対して直前の制御電圧を保持するように指
示する振幅判定信号を出力する。この振幅判定信号によ
り保持回路１２は制御電圧発生回路１１からの出力を保
持するように動作する。
【００２１】図２に示す第二実施例においては、図５に
示した従来例の高品位テレビジョン受像器のクロック同
期化回路の、制御電圧発生回路１１をループフィルタ１
８とＤ／Ａ変換器１９に置換し、振幅検出回路１０とル
ープフィルタ用クロック信号ＨＤ２を停止させるゲート
２０を追加している。
示した従来例の高品位テレビジョン受像器のクロック同
期化回路の、制御電圧発生回路１１をループフィルタ１
８とＤ／Ａ変換器１９に置換し、振幅検出回路１０とル
ープフィルタ用クロック信号ＨＤ２を停止させるゲート
２０を追加している。
【００２２】前記電圧制御発振器１３を制御する制御電
圧は、位相比較回路９からの位相誤差をループフィルタ
１８及びＤ／Ａ変換器１９を介して印加される。ループ
フィルタ用クロック信号は内部水平同期信号ＨＤ１から
少し遅れた水平同期信号ＨＤ２であり、位相誤差信号を
Ｄフリップフロップ５において整形された後、ループフ
ィルタ１８に取込むタイミング信号である。振幅検出回
路１０は、図１と同様に動作し、水平同期信号部の振幅
が予め定た振幅範囲内であればゲート２０を開き、水平
同期信号部の振幅が予め定た振幅範囲外であればゲート
２０を閉じるように指示する振幅判定信号を出力する。
この振幅判定信号によりゲート２０は動作し、水平同期
信号ＨＤ２の有無により、ループフィルタ１８の動作を
制御し、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号
部の振幅により電圧制御発振器１３の制御電圧の変化を
制限する。
圧は、位相比較回路９からの位相誤差をループフィルタ
１８及びＤ／Ａ変換器１９を介して印加される。ループ
フィルタ用クロック信号は内部水平同期信号ＨＤ１から
少し遅れた水平同期信号ＨＤ２であり、位相誤差信号を
Ｄフリップフロップ５において整形された後、ループフ
ィルタ１８に取込むタイミング信号である。振幅検出回
路１０は、図１と同様に動作し、水平同期信号部の振幅
が予め定た振幅範囲内であればゲート２０を開き、水平
同期信号部の振幅が予め定た振幅範囲外であればゲート
２０を閉じるように指示する振幅判定信号を出力する。
この振幅判定信号によりゲート２０は動作し、水平同期
信号ＨＤ２の有無により、ループフィルタ１８の動作を
制御し、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号
部の振幅により電圧制御発振器１３の制御電圧の変化を
制限する。
【００２３】また、前記位相比較回路９と振幅検出回路
１０の具体的な回路構成を、図３の回路構成図に示す。
１０の具体的な回路構成を、図３の回路構成図に示す。
【００２４】図３は本発明の第一実施例及び第二実施例
の高品位テレビジョン受像器のクロック同期化回路で使
用された位相比較回路及び振幅検出回路の回路構成図で
ある。なお、図中、図４に示した従来例と同一符号及び
記号は従来例の構成部分と同一または相当する構成部分
を示すものであるから、ここでは重複する説明を省略
し、特に、相違する構成のみを説明する。
の高品位テレビジョン受像器のクロック同期化回路で使
用された位相比較回路及び振幅検出回路の回路構成図で
ある。なお、図中、図４に示した従来例と同一符号及び
記号は従来例の構成部分と同一または相当する構成部分
を示すものであるから、ここでは重複する説明を省略
し、特に、相違する構成のみを説明する。
【００２５】図３に示す実施例においては、図４に示し
た従来の位相比較器回路９に減算器６とＤフリップフロ
ップ７と比較器８とが追加されている。即ち、本実施例
の回路では、減算器６によってＥ点とＡ点、即ち、図６
のｃｐ4 とｃｐ8 点のレベル差が検出され、その差信号
がＤフリップフロップ７によって内部水平信号ＨＤ１の
タイミングで整形された後、比較器８に入力される。比
較器８は差信号が所定レベルかどうかを判断し、振幅判
定信号を図１の第一実施例においては保持回路１２に、
図２の第二実施例においては、ゲート２０に出力する。
したがって、この振幅検出回路１０からの振幅判定信号
により、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号
部の異常時には電圧制御発振器１３の制御電圧の変化量
を制御することができ、より安定な同期動作が得られ
る。
た従来の位相比較器回路９に減算器６とＤフリップフロ
ップ７と比較器８とが追加されている。即ち、本実施例
の回路では、減算器６によってＥ点とＡ点、即ち、図６
のｃｐ4 とｃｐ8 点のレベル差が検出され、その差信号
がＤフリップフロップ７によって内部水平信号ＨＤ１の
タイミングで整形された後、比較器８に入力される。比
較器８は差信号が所定レベルかどうかを判断し、振幅判
定信号を図１の第一実施例においては保持回路１２に、
図２の第二実施例においては、ゲート２０に出力する。
したがって、この振幅検出回路１０からの振幅判定信号
により、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号
部の異常時には電圧制御発振器１３の制御電圧の変化量
を制御することができ、より安定な同期動作が得られ
る。
【００２６】したがって、第一実施例によれば、ＭＵＳ
Ｅ方式により帯域圧縮され、かつ、Ａ／Ｄ変換された高
品位テレビジョン信号中の水平同期信号部と、電圧制御
発振器１３から発生されるクロック信号の分周結果とを
位相比較回路９で位相比較し、その位相比較回路９の比
較出力によって前記電圧制御発振器１３の制御電圧を制
御電圧発生回路１１で発生する。一方、前記水平同期信
号部の振幅の大きさを振幅検出回路１０で検出すると共
に、前記保持回路１２で前記制御電圧発生回路１１から
の制御電圧を通過させるか、直前の制御電圧を保持する
かを決定するものであるから、Ａ／Ｄ変換されたＭＵＳ
Ｅ信号の水平同期信号部の振幅により電圧制御発振器１
３の制御電圧の変化を制限し、電圧制御発振器１３の制
御電圧を保持する。よって、入力ＭＵＳＥ信号の状態に
拘束されることなく、ジッタ成分の少ない安定した同期
信号が得られる。
Ｅ方式により帯域圧縮され、かつ、Ａ／Ｄ変換された高
品位テレビジョン信号中の水平同期信号部と、電圧制御
発振器１３から発生されるクロック信号の分周結果とを
位相比較回路９で位相比較し、その位相比較回路９の比
較出力によって前記電圧制御発振器１３の制御電圧を制
御電圧発生回路１１で発生する。一方、前記水平同期信
号部の振幅の大きさを振幅検出回路１０で検出すると共
に、前記保持回路１２で前記制御電圧発生回路１１から
の制御電圧を通過させるか、直前の制御電圧を保持する
かを決定するものであるから、Ａ／Ｄ変換されたＭＵＳ
Ｅ信号の水平同期信号部の振幅により電圧制御発振器１
３の制御電圧の変化を制限し、電圧制御発振器１３の制
御電圧を保持する。よって、入力ＭＵＳＥ信号の状態に
拘束されることなく、ジッタ成分の少ない安定した同期
信号が得られる。
【００２７】また、第二実施例によれば、ＭＵＳＥ方式
により帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テ
レビジョン信号中の水平同期信号部と、電圧制御発振器
１３から発生されるクロック信号の分周結果とを位相比
較回路９で位相比較し、その位相比較回路９の比較出力
によって前記電圧制御発振器１３の制御値をループフィ
ルタ１８で決定し、そのループフィルタ１８で決定され
た制御値をＤ／Ａ変換して前記電圧制御発振器１３に入
力している。一方、前記水平同期信号部の振幅の大きさ
を振幅検出回路１０で検出すると共に、その振幅の大き
さに応じて前記ループフィルタ１８の動作クロック信号
を停止し、前記制御値を保持する。よって、入力ＭＵＳ
Ｅ信号の状態に拘束されることなく、ジッタ成分の少な
い安定した同期信号が得られる。
により帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テ
レビジョン信号中の水平同期信号部と、電圧制御発振器
１３から発生されるクロック信号の分周結果とを位相比
較回路９で位相比較し、その位相比較回路９の比較出力
によって前記電圧制御発振器１３の制御値をループフィ
ルタ１８で決定し、そのループフィルタ１８で決定され
た制御値をＤ／Ａ変換して前記電圧制御発振器１３に入
力している。一方、前記水平同期信号部の振幅の大きさ
を振幅検出回路１０で検出すると共に、その振幅の大き
さに応じて前記ループフィルタ１８の動作クロック信号
を停止し、前記制御値を保持する。よって、入力ＭＵＳ
Ｅ信号の状態に拘束されることなく、ジッタ成分の少な
い安定した同期信号が得られる。
【００２８】ところで、上記実施例の位相比較回路９
は、ディジタル信号の水平同期信号部とクロック信号の
分周結果とを位相比較するものであるが、本発明を実施
す場合には、アナログ処理またはディジタル処理の何れ
であってもよい。
は、ディジタル信号の水平同期信号部とクロック信号の
分周結果とを位相比較するものであるが、本発明を実施
す場合には、アナログ処理またはディジタル処理の何れ
であってもよい。
【００２９】また、上記実施例の保持回路１２は、位相
比較回路９の比較出力によって制御される電圧制御発振
器１３との間に設けた電圧制御発振器１３の入力電圧を
保持するものであり、前者同様、本発明を実施す場合に
は、アナログ処理またはディジタル処理の何れであって
もよい。
比較回路９の比較出力によって制御される電圧制御発振
器１３との間に設けた電圧制御発振器１３の入力電圧を
保持するものであり、前者同様、本発明を実施す場合に
は、アナログ処理またはディジタル処理の何れであって
もよい。
【００３０】そして、上記実施例の振幅検出回路１０
は、水平同期信号部の振幅の大きさを検出し、保持回路
１２で保持する制御電圧を選択制御するものであるが、
本発明を実施す場合には、所定の振幅範囲の振幅範囲外
の信号を所定の閾値以上及び／または他の閾値以下とす
ることができる。また、水平同期信号の極性判別もでき
る。
は、水平同期信号部の振幅の大きさを検出し、保持回路
１２で保持する制御電圧を選択制御するものであるが、
本発明を実施す場合には、所定の振幅範囲の振幅範囲外
の信号を所定の閾値以上及び／または他の閾値以下とす
ることができる。また、水平同期信号の極性判別もでき
る。
【００３１】更に、上記実施例のループフィルタ１８
は、位相比較回路９の比較出力によって制御される電圧
制御発振器１３との間に設け、前記比較出力から電圧制
御発振器１３の制御値を決定するものであるが、外部の
クロック信号によってシフトするものであるからクロッ
ク信号によって記憶内容をシフトするシフトル回路とす
ることも可能である。しかし、ループフィルタ１８とす
ることにより、高周波成分を除去でき、信頼性が高くな
る。
は、位相比較回路９の比較出力によって制御される電圧
制御発振器１３との間に設け、前記比較出力から電圧制
御発振器１３の制御値を決定するものであるが、外部の
クロック信号によってシフトするものであるからクロッ
ク信号によって記憶内容をシフトするシフトル回路とす
ることも可能である。しかし、ループフィルタ１８とす
ることにより、高周波成分を除去でき、信頼性が高くな
る。
【００３２】
【発明の効果】以上説明したように、請求項１の発明の
高品位テレビジョン受像器のクロック同期化回路は、Ｍ
ＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換され
た高品位テレビジョン信号中の水平同期信号部と、電圧
制御発振器から発生されるクロック信号の分周結果とを
位相比較回路で位相比較し、その位相比較回路の比較出
力を基に制御電圧発生回路によって前記電圧制御発振器
の制御電圧を得て、しかも、その制御電圧を出力する
か、直前の制御電圧を保持するかを選択制御する保持回
路を具備し、前記水平同期信号部の振幅の大きさを検出
し、前記保持回路から出力する制御電圧を選択制御する
ものであるから、Ａ／Ｄ変換されたＭＵＳＥ信号の水平
同期信号部の振幅により電圧制御発振器の制御電圧の変
化を制限し、電圧制御発振器の制御電圧を保持する。し
たがって、入力ＭＵＳＥ信号の状態に拘束されることな
く、ジッタ成分の少ない安定した同期信号が得られる。
故に、入力ＭＵＳＥ信号の振幅の影響を受け難い安定し
た動作を達成でき、高品位テレビジョン受像器に実施が
好適となる。
高品位テレビジョン受像器のクロック同期化回路は、Ｍ
ＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換され
た高品位テレビジョン信号中の水平同期信号部と、電圧
制御発振器から発生されるクロック信号の分周結果とを
位相比較回路で位相比較し、その位相比較回路の比較出
力を基に制御電圧発生回路によって前記電圧制御発振器
の制御電圧を得て、しかも、その制御電圧を出力する
か、直前の制御電圧を保持するかを選択制御する保持回
路を具備し、前記水平同期信号部の振幅の大きさを検出
し、前記保持回路から出力する制御電圧を選択制御する
ものであるから、Ａ／Ｄ変換されたＭＵＳＥ信号の水平
同期信号部の振幅により電圧制御発振器の制御電圧の変
化を制限し、電圧制御発振器の制御電圧を保持する。し
たがって、入力ＭＵＳＥ信号の状態に拘束されることな
く、ジッタ成分の少ない安定した同期信号が得られる。
故に、入力ＭＵＳＥ信号の振幅の影響を受け難い安定し
た動作を達成でき、高品位テレビジョン受像器に実施が
好適となる。
【００３３】請求項２の発明の高品位テレビジョン受像
器のクロック同期化回路は、ＭＵＳＥ方式により帯域圧
縮され、かつ、Ａ／Ｄ変換された高品位テレビジョン信
号中の水平同期信号部と、電圧制御発振器から発生され
るクロック信号の分周結果とを位相比較回路で位相比較
し、その位相比較回路の比較出力として前記電圧制御発
振器に入力する制御値をループフィルタで決定し、その
ループフィルタで決定された制御値をＤ／Ａ変換して前
記電圧制御発振器に入力し、他方、前記水平同期信号部
の振幅の大きさを振幅検出回路で検出すると共に、その
振幅の大きさに応じて前記ループフィルタの動作クロッ
ク信号を停止し、前記制御値を保持する。したがって、
入力ＭＵＳＥ信号の状態に拘束されることなく、ジッタ
成分の少ない安定した同期信号が得られる。故に、入力
ＭＵＳＥ信号の振幅の影響を受け難い安定した動作を達
成でき、高品位テレビジョン受像器に実施が好適とな
る。
器のクロック同期化回路は、ＭＵＳＥ方式により帯域圧
縮され、かつ、Ａ／Ｄ変換された高品位テレビジョン信
号中の水平同期信号部と、電圧制御発振器から発生され
るクロック信号の分周結果とを位相比較回路で位相比較
し、その位相比較回路の比較出力として前記電圧制御発
振器に入力する制御値をループフィルタで決定し、その
ループフィルタで決定された制御値をＤ／Ａ変換して前
記電圧制御発振器に入力し、他方、前記水平同期信号部
の振幅の大きさを振幅検出回路で検出すると共に、その
振幅の大きさに応じて前記ループフィルタの動作クロッ
ク信号を停止し、前記制御値を保持する。したがって、
入力ＭＵＳＥ信号の状態に拘束されることなく、ジッタ
成分の少ない安定した同期信号が得られる。故に、入力
ＭＵＳＥ信号の振幅の影響を受け難い安定した動作を達
成でき、高品位テレビジョン受像器に実施が好適とな
る。
【図１】図１は本発明の第一実施例の高品位テレビジョ
ン受像器のクロック同期化回路の回路構成図である。
ン受像器のクロック同期化回路の回路構成図である。
【図２】図２は本発明の第二実施例の高品位テレビジョ
ン受像器のクロック同期化回路の回路構成図である。
ン受像器のクロック同期化回路の回路構成図である。
【図３】図３は本発明の第一実施例及び第二実施例の高
品位テレビジョン受像器のクロック同期化回路で使用さ
れる位相比較回路及び振幅検出回路の回路構成図であ
る。
品位テレビジョン受像器のクロック同期化回路で使用さ
れる位相比較回路及び振幅検出回路の回路構成図であ
る。
【図４】図４は従来の高品位テレビジョン受像器のクロ
ック同期化回路で使用された位相比較回路の回路構成図
である。
ック同期化回路で使用された位相比較回路の回路構成図
である。
【図５】図５は従来の高品位テレビジョン受像器のクロ
ック同期化回路の回路構成図である。
ック同期化回路の回路構成図である。
【図６】図６はＡ／Ｄ変換後のＭＵＳＥ信号の水平同期
信号部の波形を示す水平同期信号波形説明図である。
信号部の波形を示す水平同期信号波形説明図である。
５，７ Ｄフリップフロップ ６ 減算器 ８ 比較器 ９ 位相比較回路 １０ 振幅検出回路 １１ 制御電圧発生回路 １２ 保持回路 １３ 電圧制御発振器 １４，１５ 分周回路 １８ ループフィルタ １９ Ｄ／Ａ変換器
Claims (2)
- 【請求項１】 電圧制御発振器から発生されるクロック
信号を、ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／
Ｄ変換された高品位テレビジョン信号中の水平同期信号
部に同期させる高品位テレビジョン受像器のクロック同
期化回路において、 前記水平同期信号部と前記クロック信号の分周結果とを
位相比較する位相比較回路と、 前記位相比較回路の出力によって前記電圧制御発振器を
制御する制御電圧を発生する制御電圧発生回路と、 前記制御電圧発生回路からの出力と直前制御電圧のいず
れかを選択して出力する保持回路と、 前記水平同期信号部の振幅の大きさを検出し、前記保持
回路が出力する制御電圧を選択する振幅検出回路とを具
備することを特徴とする高品位テレビジョン受像器のク
ロック同期化回路。 - 【請求項２】 電圧制御発振器から発生されるクロック
信号を、ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／
Ｄ変換された高品位テレビジョン信号中の水平同期信号
部に同期させる高品位テレビジョン受像器のクロック同
期化回路において、 前記水平同期信号部と前記クロック信号の分周結果とを
位相比較する位相比較回路と、 前記位相比較回路の比較出力によって制御される前記電
圧制御発振器との間に設け、前記比較出力から前記電圧
制御発振器の制御値を決定するループフィルタと、 前記ループフィルタで決定された制御値をＤ／Ａ変換す
るＤ／Ａ変換回路と、 前記水平同期信号部の振幅の大きさを検出し、その振幅
の大きさに応じて前記ループフィルタの動作クロック信
号を停止し、前記制御値を保持する振幅検出回路とを具
備することを特徴とする高品位テレビジョン受像器のク
ロック同期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271318A JPH06121185A (ja) | 1992-10-09 | 1992-10-09 | 高品位テレビジョン受像器のクロック同期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271318A JPH06121185A (ja) | 1992-10-09 | 1992-10-09 | 高品位テレビジョン受像器のクロック同期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06121185A true JPH06121185A (ja) | 1994-04-28 |
Family
ID=17498385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4271318A Pending JPH06121185A (ja) | 1992-10-09 | 1992-10-09 | 高品位テレビジョン受像器のクロック同期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06121185A (ja) |
-
1992
- 1992-10-09 JP JP4271318A patent/JPH06121185A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000101426A (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JPH06121185A (ja) | 高品位テレビジョン受像器のクロック同期化回路 | |
| US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JP2006339940A (ja) | Ｐｌｌ制御回路およびその制御方法 | |
| JPH06121187A (ja) | 高品位テレビジョン受像器のクロック同期化回路 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JPS63286090A (ja) | Ｐｌｌ回路の同期引込み方法 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH0767167B2 (ja) | 波形等化器 | |
| JP3300220B2 (ja) | 自動位相制御回路 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH0767135A (ja) | ディジタルｙ／ｃ分離装置 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JPH10257351A (ja) | 水平同期信号再生装置 | |
| JPH0429410A (ja) | 位相同期回路 | |
| JPH01228377A (ja) | デジタル同期検出装置 | |
| JPS61234138A (ja) | 位相同期回路 | |
| JPH06327022A (ja) | クロックパルス発生装置 | |
| JPS62272764A (ja) | クロツク再生回路 | |
| JPH0779167A (ja) | パラレル／シリアル変換方法及び回路 |