JPH0766643A - 電圧−電流変換器 - Google Patents
電圧−電流変換器Info
- Publication number
- JPH0766643A JPH0766643A JP6176888A JP17688894A JPH0766643A JP H0766643 A JPH0766643 A JP H0766643A JP 6176888 A JP6176888 A JP 6176888A JP 17688894 A JP17688894 A JP 17688894A JP H0766643 A JPH0766643 A JP H0766643A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- main electrode
- coupled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 高周波での電流利得の減少、従って電圧−電
流変換の直線性の減少を補償する。 【構成】 ２つの入力トランジスタＴ１，Ｔ２と２つの
交差結合トランジスタＴ３，Ｔ４とを有し、交差結合ト
ランジスタＴ１，Ｔ２のエミッタ抵抗１０，１２の両端
間の差電圧が入力端子２，４間の差電圧に等しく、交差
結合トランジスタを流れる差電流と同じ電流が出力トラ
ンジスタＴ５，Ｔ６に流れ、これにより大きな出力信号
振幅を得るようにしている。又、許容しうる入力電圧を
高める為に交差結合トランジスタＴ３，Ｔ４のベースが
エミッタホロワＴ７，Ｔ８を介して入力トランジスタＴ
１，Ｔ２に結合され、高周波での電流利得の減少を補償
する為にエミッタホロワＴ７，Ｔ８のコレクタが出力ト
ランジスタＴ５，Ｔ６のコレクタに接続されている。
流変換の直線性の減少を補償する。 【構成】 ２つの入力トランジスタＴ１，Ｔ２と２つの
交差結合トランジスタＴ３，Ｔ４とを有し、交差結合ト
ランジスタＴ１，Ｔ２のエミッタ抵抗１０，１２の両端
間の差電圧が入力端子２，４間の差電圧に等しく、交差
結合トランジスタを流れる差電流と同じ電流が出力トラ
ンジスタＴ５，Ｔ６に流れ、これにより大きな出力信号
振幅を得るようにしている。又、許容しうる入力電圧を
高める為に交差結合トランジスタＴ３，Ｔ４のベースが
エミッタホロワＴ７，Ｔ８を介して入力トランジスタＴ
１，Ｔ２に結合され、高周波での電流利得の減少を補償
する為にエミッタホロワＴ７，Ｔ８のコレクタが出力ト
ランジスタＴ５，Ｔ６のコレクタに接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、入力電圧を出力電流に
変換する電圧−電流変換器であって、入力電圧を受ける
第１入力端子及び第２入力端子と、出力電流を生じる第
１出力端子及び第２出力端子と、第１トランジスタ、第
２トランジスタ、第３トランジスタ及び第４トランジス
タであって、これら各トランジスタが制御電極、第１主
電極及び第２主電極を有し、第１トランジスタの制御電
極が第１入力端子に結合され、第２トランジスタの制御
電極が第２入力端子に結合され、第１トランジスタの第
１主電極が第３トランジスタの第２主電極に結合され、
第２トランジスタの第１主電極が第４トランジスタの第
２主電極に結合され、第３トランジスタの制御電極が第
２トランジスタの第１主電極に結合され、第４トランジ
スタの制御電極が第１トランジスタの第１主電極に結合
されているこれら第１〜第４トランジスタと、前記第３
トランジスタの第１主電極及び前記第４トランジスタの
第１主電極間に接続された第１抵抗と、前記第３トラン
ジスタ及び前記第４トランジスタの第１主電極に結合さ
れた少なくとも１つの第１電流源と、第５トランジスタ
及び第６トランジスタであって、これら各トランジスタ
が制御電極、第１主電極及び第２主電極を有し、第５ト
ランジスタの制御電極が前記第１トランジスタの第１主
電極に結合され、第６トランジスタの制御電極が前記第
２トランジスタの第１主電極に結合され、第５トランジ
スタの第２主電極が前記第１出力端子に結合され、第６
トランジスタの第２主電極が前記第２出力端子に結合さ
れているこれら第５及び第６トランジスタと、前記第５
トランジスタの第１主電極及び前記第６トランジスタの
第１主電極間に接続された第２抵抗と、前記第５トラン
ジスタ及び第６トランジスタの第１主電極間に結合され
た少なくとも１つの第２電流源とを具える電圧−電流変
換器に関するものである。
変換する電圧−電流変換器であって、入力電圧を受ける
第１入力端子及び第２入力端子と、出力電流を生じる第
１出力端子及び第２出力端子と、第１トランジスタ、第
２トランジスタ、第３トランジスタ及び第４トランジス
タであって、これら各トランジスタが制御電極、第１主
電極及び第２主電極を有し、第１トランジスタの制御電
極が第１入力端子に結合され、第２トランジスタの制御
電極が第２入力端子に結合され、第１トランジスタの第
１主電極が第３トランジスタの第２主電極に結合され、
第２トランジスタの第１主電極が第４トランジスタの第
２主電極に結合され、第３トランジスタの制御電極が第
２トランジスタの第１主電極に結合され、第４トランジ
スタの制御電極が第１トランジスタの第１主電極に結合
されているこれら第１〜第４トランジスタと、前記第３
トランジスタの第１主電極及び前記第４トランジスタの
第１主電極間に接続された第１抵抗と、前記第３トラン
ジスタ及び前記第４トランジスタの第１主電極に結合さ
れた少なくとも１つの第１電流源と、第５トランジスタ
及び第６トランジスタであって、これら各トランジスタ
が制御電極、第１主電極及び第２主電極を有し、第５ト
ランジスタの制御電極が前記第１トランジスタの第１主
電極に結合され、第６トランジスタの制御電極が前記第
２トランジスタの第１主電極に結合され、第５トランジ
スタの第２主電極が前記第１出力端子に結合され、第６
トランジスタの第２主電極が前記第２出力端子に結合さ
れているこれら第５及び第６トランジスタと、前記第５
トランジスタの第１主電極及び前記第６トランジスタの
第１主電極間に接続された第２抵抗と、前記第５トラン
ジスタ及び第６トランジスタの第１主電極間に結合され
た少なくとも１つの第２電流源とを具える電圧−電流変
換器に関するものである。
【０００２】
【従来の技術】このような電圧−電流変換器は米国特許
第4,456,887 号明細書に記載されており既知である。第
１及び第２トランジスタと直列で交差結合された第３及
び第４トランジスタの為に、入力電圧のレプリカが第１
抵抗の両端間に得られる。第１抵抗を流れる差電流は第
１及び第２トランジスタの第２主電極に得られる。この
差電流は高度の直線性で入力電圧に依存する。第３及び
第４トランジスタは第１及び第２トランジスタとそれぞ
れ直列に配置されている為、第１及び第２トランジスタ
の第２主電極における信号振動は制限される。この制限
は第５及び第６トランジスタと第２抵抗とによって軽減
される。
第4,456,887 号明細書に記載されており既知である。第
１及び第２トランジスタと直列で交差結合された第３及
び第４トランジスタの為に、入力電圧のレプリカが第１
抵抗の両端間に得られる。第１抵抗を流れる差電流は第
１及び第２トランジスタの第２主電極に得られる。この
差電流は高度の直線性で入力電圧に依存する。第３及び
第４トランジスタは第１及び第２トランジスタとそれぞ
れ直列に配置されている為、第１及び第２トランジスタ
の第２主電極における信号振動は制限される。この制限
は第５及び第６トランジスタと第２抵抗とによって軽減
される。
【０００３】第２抵抗の両端間の電圧差は第１抵抗の両
端間の電圧差のレプリカである。従って、第５及び第６
トランジスタを流れる差電流は第１及び第２トランジス
タを流れる差電流に等しく、これらは全く同じ直線性を
呈する。しかし、第５及び第６トランジスタと直列に他
のトランジスタが配置されていない為、第５及び第６ト
ランジスタの第２主電極における信号振動は第１及び第
２トランジスタの第２主電極における信号振動よりも大
きくなる。
端間の電圧差のレプリカである。従って、第５及び第６
トランジスタを流れる差電流は第１及び第２トランジス
タを流れる差電流に等しく、これらは全く同じ直線性を
呈する。しかし、第５及び第６トランジスタと直列に他
のトランジスタが配置されていない為、第５及び第６ト
ランジスタの第２主電極における信号振動は第１及び第
２トランジスタの第２主電極における信号振動よりも大
きくなる。
【０００４】第３又は第４トランジスタは、第１及び第
２入力端子間の電圧差が増大するにつれて一層導通状態
に駆動され、これにより最終的に電圧−電流変換の直線
性を妨害する。入力信号の周波数が増大するにつれて、
第５及び第６トランジスタの第２主電極により生ぜしめ
られる出力電流はこれらトランジスタの第１主電極を流
れる電流に等しくなくなり、その結果電圧−電流変換の
直線性が減少する。
２入力端子間の電圧差が増大するにつれて一層導通状態
に駆動され、これにより最終的に電圧−電流変換の直線
性を妨害する。入力信号の周波数が増大するにつれて、
第５及び第６トランジスタの第２主電極により生ぜしめ
られる出力電流はこれらトランジスタの第１主電極を流
れる電流に等しくなくなり、その結果電圧−電流変換の
直線性が減少する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、既知
の電圧−電流変換器の信号振動及び高周波直線性を広げ
ることにある。
の電圧−電流変換器の信号振動及び高周波直線性を広げ
ることにある。
【０００６】
【課題を解決するための手段】本発明は、入力電圧を出
力電流に変換する電圧−電流変換器であって、入力電圧
を受ける第１入力端子及び第２入力端子と、出力電流を
生じる第１出力端子及び第２出力端子と、第１トランジ
スタ、第２トランジスタ、第３トランジスタ及び第４ト
ランジスタであって、これら各トランジスタが制御電
極、第１主電極及び第２主電極を有し、第１トランジス
タの制御電極が第１入力端子に結合され、第２トランジ
スタの制御電極が第２入力端子に結合され、第１トラン
ジスタの第１主電極が第３トランジスタの第２主電極に
結合され、第２トランジスタの第１主電極が第４トラン
ジスタの第２主電極に結合され、第３トランジスタの制
御電極が第２トランジスタの第１主電極に結合され、第
４トランジスタの制御電極が第１トランジスタの第１主
電極に結合されているこれら第１〜第４トランジスタ
と、前記第３トランジスタの第１主電極及び前記第４ト
ランジスタの第１主電極間に接続された第１抵抗と、前
記第３トランジスタ及び前記第４トランジスタの第１主
電極に結合された少なくとも１つの第１電流源と、第５
トランジスタ及び第６トランジスタであって、これら各
トランジスタが制御電極、第１主電極及び第２主電極を
有し、第５トランジスタの制御電極が前記第１トランジ
スタの第１主電極に結合され、第６トランジスタの制御
電極が前記第２トランジスタの第１主電極に結合され、
第５トランジスタの第２主電極が前記第１出力端子に結
合され、第６トランジスタの第２主電極が前記第２出力
端子に結合されているこれら第５及び第６トランジスタ
と、前記第５トランジスタの第１主電極及び前記第６ト
ランジスタの第１主電極間に接続された第２抵抗と、前
記第５トランジスタ及び第６トランジスタの第１主電極
間に結合された少なくとも１つの第２電流源とを具える
電圧−電流変換器において、この電圧−電流変換器が更
に、第７トランジスタ及び第８トランジスタを有し、こ
れら第７及び第８トランジスタの各々が制御電極、第１
主電極及び第２主電極を有し、第７トランジスタの制御
電極が第１トランジスタの第１主電極に結合され、第８
トランジスタの制御電極が第２トランジスタの第１主電
極に結合され、第７トランジスタの第１主電極が第４ト
ランジスタの制御電極に結合され、第８トランジスタの
第１主電極は第３トランジスタの制御電極に結合され、
第７トランジスタの第２主電極は第１出力端子に結合さ
れ、第８トランジスタの第２主電極は第２出力端子に結
合されていることを特徴とする。
力電流に変換する電圧−電流変換器であって、入力電圧
を受ける第１入力端子及び第２入力端子と、出力電流を
生じる第１出力端子及び第２出力端子と、第１トランジ
スタ、第２トランジスタ、第３トランジスタ及び第４ト
ランジスタであって、これら各トランジスタが制御電
極、第１主電極及び第２主電極を有し、第１トランジス
タの制御電極が第１入力端子に結合され、第２トランジ
スタの制御電極が第２入力端子に結合され、第１トラン
ジスタの第１主電極が第３トランジスタの第２主電極に
結合され、第２トランジスタの第１主電極が第４トラン
ジスタの第２主電極に結合され、第３トランジスタの制
御電極が第２トランジスタの第１主電極に結合され、第
４トランジスタの制御電極が第１トランジスタの第１主
電極に結合されているこれら第１〜第４トランジスタ
と、前記第３トランジスタの第１主電極及び前記第４ト
ランジスタの第１主電極間に接続された第１抵抗と、前
記第３トランジスタ及び前記第４トランジスタの第１主
電極に結合された少なくとも１つの第１電流源と、第５
トランジスタ及び第６トランジスタであって、これら各
トランジスタが制御電極、第１主電極及び第２主電極を
有し、第５トランジスタの制御電極が前記第１トランジ
スタの第１主電極に結合され、第６トランジスタの制御
電極が前記第２トランジスタの第１主電極に結合され、
第５トランジスタの第２主電極が前記第１出力端子に結
合され、第６トランジスタの第２主電極が前記第２出力
端子に結合されているこれら第５及び第６トランジスタ
と、前記第５トランジスタの第１主電極及び前記第６ト
ランジスタの第１主電極間に接続された第２抵抗と、前
記第５トランジスタ及び第６トランジスタの第１主電極
間に結合された少なくとも１つの第２電流源とを具える
電圧−電流変換器において、この電圧−電流変換器が更
に、第７トランジスタ及び第８トランジスタを有し、こ
れら第７及び第８トランジスタの各々が制御電極、第１
主電極及び第２主電極を有し、第７トランジスタの制御
電極が第１トランジスタの第１主電極に結合され、第８
トランジスタの制御電極が第２トランジスタの第１主電
極に結合され、第７トランジスタの第１主電極が第４ト
ランジスタの制御電極に結合され、第８トランジスタの
第１主電極は第３トランジスタの制御電極に結合され、
第７トランジスタの第２主電極は第１出力端子に結合さ
れ、第８トランジスタの第２主電極は第２出力端子に結
合されていることを特徴とする。
【０００７】本発明における第７及び第８トランジスタ
は、第１及び第２トランジスタの第１主電極における信
号電圧に対するレベルシフタとして機能し、入力端子間
の電圧差を増大させて第３又は第４トランジスタを完全
に導通させる。更に、第４及び第３トランジスタに対す
る駆動信号は第７及び第８トランジスタをそれぞれ流
れ、第５及び第６トランジスタを流れる差電流のレプリ
カである差電流が第４及び第３トランジスタを流れる。
第７トランジスタの第２主電極を第１出力端子に結合
し、第８トランジスタの第２主電極を第２出力端子に結
合することにより、第５及び第６トランジスタのコレク
タ電流の高周波成分の損失を補償しうる。更に、これに
より第５及び第６トランジスタの非線形容量性ベース−
コレクタ電流を補償する。
は、第１及び第２トランジスタの第１主電極における信
号電圧に対するレベルシフタとして機能し、入力端子間
の電圧差を増大させて第３又は第４トランジスタを完全
に導通させる。更に、第４及び第３トランジスタに対す
る駆動信号は第７及び第８トランジスタをそれぞれ流
れ、第５及び第６トランジスタを流れる差電流のレプリ
カである差電流が第４及び第３トランジスタを流れる。
第７トランジスタの第２主電極を第１出力端子に結合
し、第８トランジスタの第２主電極を第２出力端子に結
合することにより、第５及び第６トランジスタのコレク
タ電流の高周波成分の損失を補償しうる。更に、これに
より第５及び第６トランジスタの非線形容量性ベース−
コレクタ電流を補償する。
【０００８】イギリス国特許出願第ＧＢ 2,211,044号明
細書には、前記の米国特許第4,456,887 号と同様に配置
された第１〜第４トランジスタを有する電圧−電流変換
器が開示されているも、この場合第５及び第６トランジ
スタや第２抵抗が設けられておらず、前記の第７及び第
８トランジスタに対応する２つのトランジスタはレベル
シフタとして設けられている。しかし、これら２つのト
ランジスタの第２主電極は高周波成分を補償するために
出力端子に接続されていない。
細書には、前記の米国特許第4,456,887 号と同様に配置
された第１〜第４トランジスタを有する電圧−電流変換
器が開示されているも、この場合第５及び第６トランジ
スタや第２抵抗が設けられておらず、前記の第７及び第
８トランジスタに対応する２つのトランジスタはレベル
シフタとして設けられている。しかし、これら２つのト
ランジスタの第２主電極は高周波成分を補償するために
出力端子に接続されていない。
【０００９】以下図面につき説明するに、各図間で同じ
機能又は目的を有する素子には同じ符号を付した。図１
は、制御電極、第１主電極及び第２主電極がベース、エ
ミッタ及びコレクタにそれぞれ相当するバイポーラトラ
ンジスタを用いた既知の電圧−電流変換器の一例を示
す。この電圧−電流変換器は第１入力端子２及び第２入
力端子４における入力電圧を第１出力端子６及び第２出
力端子８に得られる出力電流に変換する。第１入力端子
２には第１トランジスタＴ１のベースが接続され、第２
入力端子４には第２トランジスタＴ２のベースが接続さ
れている。トランジスタＴ１のエミッタは第３トランジ
スタＴ３のコレクタに接続され、トランジスタＴ２のエ
ミッタは第４トランジスタＴ４のコレクタに接続されて
いる。トランジスタＴ３のベースはトランジスタＴ２の
エミッタに結合され、トランジスタＴ４のベースはトラ
ンジスタＴ１のエミッタに結合されている。トランジス
タＴ３及びＴ４のエミッタ間には２つの同一の抵抗１
０，１２より成る第１抵抗が接続されている。トランジ
スタＴ３及びＴ４のエミッタには抵抗１０及び１２をそ
れぞれ経て第１電流源１４がトランジスタＴ３及びＴ４
のエミッタに結合され、この第１電流源によりトランジ
スタＴ３及びＴ４にエミッタ電流を供給する。トランジ
スタＴ１のエミッタには第５トランジスタＴ５のベース
が接続され、トランジスタＴ２のエミッタには第６トラ
ンジスタＴ６のベースが接続されている。トランジスタ
Ｔ３及びＴ４の場合と同様に、トランジスタＴ５及びＴ
６のエミッタ間には２つの同一の抵抗１６，１８より成
る第２抵抗が接続され、トランジスタＴ５及びＴ６のエ
ミッタには抵抗１６及び１８を介して第２電流源２０が
結合され、この第２電流源によりトランジスタＴ５及び
Ｔ６にエミッタ電流を供給するようになっている。トラ
ンジスタＴ５のコレクタは第１出力端子６に接続され、
この第１出力端子６は例えば負荷抵抗２２を経て電源電
圧端子２４に接続されている。トランジスタＴ６のコレ
クタは第２出力端子８に接続され、この第２出力端子も
抵抗２６を経て電源電圧端子２４に接続されている。
機能又は目的を有する素子には同じ符号を付した。図１
は、制御電極、第１主電極及び第２主電極がベース、エ
ミッタ及びコレクタにそれぞれ相当するバイポーラトラ
ンジスタを用いた既知の電圧−電流変換器の一例を示
す。この電圧−電流変換器は第１入力端子２及び第２入
力端子４における入力電圧を第１出力端子６及び第２出
力端子８に得られる出力電流に変換する。第１入力端子
２には第１トランジスタＴ１のベースが接続され、第２
入力端子４には第２トランジスタＴ２のベースが接続さ
れている。トランジスタＴ１のエミッタは第３トランジ
スタＴ３のコレクタに接続され、トランジスタＴ２のエ
ミッタは第４トランジスタＴ４のコレクタに接続されて
いる。トランジスタＴ３のベースはトランジスタＴ２の
エミッタに結合され、トランジスタＴ４のベースはトラ
ンジスタＴ１のエミッタに結合されている。トランジス
タＴ３及びＴ４のエミッタ間には２つの同一の抵抗１
０，１２より成る第１抵抗が接続されている。トランジ
スタＴ３及びＴ４のエミッタには抵抗１０及び１２をそ
れぞれ経て第１電流源１４がトランジスタＴ３及びＴ４
のエミッタに結合され、この第１電流源によりトランジ
スタＴ３及びＴ４にエミッタ電流を供給する。トランジ
スタＴ１のエミッタには第５トランジスタＴ５のベース
が接続され、トランジスタＴ２のエミッタには第６トラ
ンジスタＴ６のベースが接続されている。トランジスタ
Ｔ３及びＴ４の場合と同様に、トランジスタＴ５及びＴ
６のエミッタ間には２つの同一の抵抗１６，１８より成
る第２抵抗が接続され、トランジスタＴ５及びＴ６のエ
ミッタには抵抗１６及び１８を介して第２電流源２０が
結合され、この第２電流源によりトランジスタＴ５及び
Ｔ６にエミッタ電流を供給するようになっている。トラ
ンジスタＴ５のコレクタは第１出力端子６に接続され、
この第１出力端子６は例えば負荷抵抗２２を経て電源電
圧端子２４に接続されている。トランジスタＴ６のコレ
クタは第２出力端子８に接続され、この第２出力端子も
抵抗２６を経て電源電圧端子２４に接続されている。
【００１０】入力端子２における電圧Ｖ２と、トランジ
スタＴ１のベース・エミッタ電圧ＶＢＥＴ１と、トラン
ジスタＴ４のベース・エミッタ電圧ＶＢＥＴ４と、抵抗
１２の両端間の電圧Ｖ１２との和は、入力端子４におけ
る電圧Ｖ４と、トランジスタＴ２のベース・エミッタ電
圧ＶＢＥＴ２と、トランジスタＴ３のベース・エミッタ
電圧ＶＢＥＴ３と、抵抗１０の両端間の電圧Ｖ１０との
和に等しく、 Ｖ２＋ＶＢＥＴ１＋ＶＢＥＴ４＋Ｖ１２＝Ｖ４＋ＶＢＥＴ２ ＋ＶＢＥＴ３＋Ｖ１０ （１） となる。トランジスタＴ１及びＴ３が同一のものである
場合、ＶＢＥＴ１＝ＶＢＥＴ３となる。その理由は、ト
ランジスタＴ１及びＴ３に等しい電流が流れる為であ
る。これと同じことがトランジスタＴ２及びＴ４に対し
当てはまる為、ＶＢＥＴ２＝ＶＢＥＴ４となる。従って
式（１）を次式（２）に書き換えることができる。
スタＴ１のベース・エミッタ電圧ＶＢＥＴ１と、トラン
ジスタＴ４のベース・エミッタ電圧ＶＢＥＴ４と、抵抗
１２の両端間の電圧Ｖ１２との和は、入力端子４におけ
る電圧Ｖ４と、トランジスタＴ２のベース・エミッタ電
圧ＶＢＥＴ２と、トランジスタＴ３のベース・エミッタ
電圧ＶＢＥＴ３と、抵抗１０の両端間の電圧Ｖ１０との
和に等しく、 Ｖ２＋ＶＢＥＴ１＋ＶＢＥＴ４＋Ｖ１２＝Ｖ４＋ＶＢＥＴ２ ＋ＶＢＥＴ３＋Ｖ１０ （１） となる。トランジスタＴ１及びＴ３が同一のものである
場合、ＶＢＥＴ１＝ＶＢＥＴ３となる。その理由は、ト
ランジスタＴ１及びＴ３に等しい電流が流れる為であ
る。これと同じことがトランジスタＴ２及びＴ４に対し
当てはまる為、ＶＢＥＴ２＝ＶＢＥＴ４となる。従って
式（１）を次式（２）に書き換えることができる。
【００１１】 Ｖ２−Ｖ４＝Ｖ１０−Ｖ１２ （２） 従って、入力端子２，４間の電圧差は抵抗１０及び１２
の両端間に現われ、ここに得られる差電流はベース・エ
ミッタ電圧に依存せず、従ってその直線性は高くなる。
抵抗１０及び１２が同一で、トランジスタＴ１〜Ｔ４が
同一である場合、電流源からの電流は均一に分割され、
入力端子２及び４間のオフセット電圧は最小となる。差
電流は、コレクタが出力端を構成しうるトランジスタＴ
１及びＴ２を流れ、この出力端に出力電流が得られる。
トランジスタＴ１及びＴ２のコレクタに得られる最大信
号電圧はトランジスタＴ３及びＴ４により制限される。
しかし、トランジスタＴ５及びＴ６のコレクタにおける
信号振幅は大きくしうる。その理由は、これらトランジ
スタＴ５及びＴ６と直列にいかなる他のトランジスタも
配置されていない為である。更に、トランジスタＴ５及
びＴ６のコレクタ−ベース電圧が増大することによりこ
れらトランジスタのコレクタ−ベースキャパシタンスを
減少させるという利点が得られる。
の両端間に現われ、ここに得られる差電流はベース・エ
ミッタ電圧に依存せず、従ってその直線性は高くなる。
抵抗１０及び１２が同一で、トランジスタＴ１〜Ｔ４が
同一である場合、電流源からの電流は均一に分割され、
入力端子２及び４間のオフセット電圧は最小となる。差
電流は、コレクタが出力端を構成しうるトランジスタＴ
１及びＴ２を流れ、この出力端に出力電流が得られる。
トランジスタＴ１及びＴ２のコレクタに得られる最大信
号電圧はトランジスタＴ３及びＴ４により制限される。
しかし、トランジスタＴ５及びＴ６のコレクタにおける
信号振幅は大きくしうる。その理由は、これらトランジ
スタＴ５及びＴ６と直列にいかなる他のトランジスタも
配置されていない為である。更に、トランジスタＴ５及
びＴ６のコレクタ−ベース電圧が増大することによりこ
れらトランジスタのコレクタ−ベースキャパシタンスを
減少させるという利点が得られる。
【００１２】トランジスタＴ５及びＴ４はこれらのベー
スに同じ駆動信号を受ける。電流源２０及び１４からの
電流や、抵抗１０，１２，１６及び１８の抵抗値や、ト
ランジスタＴ３，Ｔ４，Ｔ５及びＴ６の寸法をそれぞれ
互いに等しく選択することにより、トランジスタＴ５及
びＴ６を流れる差電流がトランジスタＴ１／Ｔ３及びＴ
２／Ｔ４を流れる差電流と同じになり、直線性が互いに
同じになるようになる。トランジスタＴ５及びＴ６や電
流源２０の寸法を増大させ、抵抗１６及び１８の寸法を
同じ割合で減少させることによっても同じ効果が得られ
ることに注意すべきである。
スに同じ駆動信号を受ける。電流源２０及び１４からの
電流や、抵抗１０，１２，１６及び１８の抵抗値や、ト
ランジスタＴ３，Ｔ４，Ｔ５及びＴ６の寸法をそれぞれ
互いに等しく選択することにより、トランジスタＴ５及
びＴ６を流れる差電流がトランジスタＴ１／Ｔ３及びＴ
２／Ｔ４を流れる差電流と同じになり、直線性が互いに
同じになるようになる。トランジスタＴ５及びＴ６や電
流源２０の寸法を増大させ、抵抗１６及び１８の寸法を
同じ割合で減少させることによっても同じ効果が得られ
ることに注意すべきである。
【００１３】図２は、上述した抵抗１０及び１２を１つ
の抵抗２８に合成し、上述した抵抗１６及び１８を１つ
の抵抗３０に合成し、トランジスタＴ３，Ｔ４，Ｔ５及
びＴ６の各々のエミッタが個々の電流源３２，３４，３
６及び３８にそれぞれ接続されている既知の電圧−電流
変換器の他の例を示す。
の抵抗２８に合成し、上述した抵抗１６及び１８を１つ
の抵抗３０に合成し、トランジスタＴ３，Ｔ４，Ｔ５及
びＴ６の各々のエミッタが個々の電流源３２，３４，３
６及び３８にそれぞれ接続されている既知の電圧−電流
変換器の他の例を示す。
【００１４】
【実施例】図３は、図１の電圧−電流変換器に類似する
も、トランジスタＴ４のベースがエミッタホロワとして
配置した第７トランジスタＴ７のベース・エミッタ接合
を経てトランジスタＴ１のエミッタに接続され、トラン
ジスタＴ３のベースがエミッタホロワとして配置した第
８トランジスタＴ８のベース・エミッタ接合を経てトラ
ンジスタＴ２のエミッタに接続されている本発明電圧−
電流変換器の一実施例を示す。トランジスタＴ７及びＴ
８のエミッタには電流源４０及び４２からそれぞれ電流
が供給される。入力端子２及び４における電圧変化が大
きい場合、トランジスタＴ３及びＴ４の一方が基底（又
は底うち）状態となり、従って電圧−電流変換の直線性
に妨害を及ぼす。トランジスタＴ７及びＴ８のベース・
エミッタ接合にまたがる追加の電圧降下が許容しうる入
力電圧変化を１ベース・エミッタ電圧だけ高める。
も、トランジスタＴ４のベースがエミッタホロワとして
配置した第７トランジスタＴ７のベース・エミッタ接合
を経てトランジスタＴ１のエミッタに接続され、トラン
ジスタＴ３のベースがエミッタホロワとして配置した第
８トランジスタＴ８のベース・エミッタ接合を経てトラ
ンジスタＴ２のエミッタに接続されている本発明電圧−
電流変換器の一実施例を示す。トランジスタＴ７及びＴ
８のエミッタには電流源４０及び４２からそれぞれ電流
が供給される。入力端子２及び４における電圧変化が大
きい場合、トランジスタＴ３及びＴ４の一方が基底（又
は底うち）状態となり、従って電圧−電流変換の直線性
に妨害を及ぼす。トランジスタＴ７及びＴ８のベース・
エミッタ接合にまたがる追加の電圧降下が許容しうる入
力電圧変化を１ベース・エミッタ電圧だけ高める。
【００１５】高周波数では、トランジスタＴ５及びＴ６
のコレクタ電流がもはやトランジスタＴ５及びＴ６のエ
ミッタ電流に等しくならない為、直線性が制限される。
トランジスタＴ５及びＴ４のエミッタ電流は等しく、ト
ランジスタＴ６及びＴ３のエミッタ電流も等しい為、ト
ランジスタＴ５のベース電流のレプリカとなる電流がト
ランジスタＴ７を流れ、トランジスタＴ６のベース電流
のレプリカとなる電流がトランジスタＴ８を流れる。ト
ランジスタＴ７のコレクタをトランジスタＴ５のコレク
タに接続すると、トランジスタＴ５のコレクタ電流には
ベース電流の消失分が補給される。トランジスタＴ８の
コレクタによってもこれと同じことが達成される。その
結果、出力端子６及び８における出力電流は高周波でも
直線性となる。更にこれにより、トランジスタＴ５及び
Ｔ６の非直線容量性ベース・コレクタ電流を補償する。
この補償が達成される理由は、これら電流のレプリカが
トランジスタＴ７及びＴ８にも流れ、出力電流から減算
される為である。出力電流の他の非直線性はトランジス
タＴ７及びＴ８自体の容量性ベース・エミッタ電流によ
って生ぜしめられる。トランジスタＴ７及びＴ８の電流
はトランジスタＴ３〜Ｔ６を流れる電流の一部にすぎな
い為、トランジスタＴ７及びＴ８の寸法は比較的小さく
でき、これに対応してそのベース・コレクタキャパシタ
ンスが小さくなる。
のコレクタ電流がもはやトランジスタＴ５及びＴ６のエ
ミッタ電流に等しくならない為、直線性が制限される。
トランジスタＴ５及びＴ４のエミッタ電流は等しく、ト
ランジスタＴ６及びＴ３のエミッタ電流も等しい為、ト
ランジスタＴ５のベース電流のレプリカとなる電流がト
ランジスタＴ７を流れ、トランジスタＴ６のベース電流
のレプリカとなる電流がトランジスタＴ８を流れる。ト
ランジスタＴ７のコレクタをトランジスタＴ５のコレク
タに接続すると、トランジスタＴ５のコレクタ電流には
ベース電流の消失分が補給される。トランジスタＴ８の
コレクタによってもこれと同じことが達成される。その
結果、出力端子６及び８における出力電流は高周波でも
直線性となる。更にこれにより、トランジスタＴ５及び
Ｔ６の非直線容量性ベース・コレクタ電流を補償する。
この補償が達成される理由は、これら電流のレプリカが
トランジスタＴ７及びＴ８にも流れ、出力電流から減算
される為である。出力電流の他の非直線性はトランジス
タＴ７及びＴ８自体の容量性ベース・エミッタ電流によ
って生ぜしめられる。トランジスタＴ７及びＴ８の電流
はトランジスタＴ３〜Ｔ６を流れる電流の一部にすぎな
い為、トランジスタＴ７及びＴ８の寸法は比較的小さく
でき、これに対応してそのベース・コレクタキャパシタ
ンスが小さくなる。
【００１６】上述した実施例は所望に応じ、図４の電圧
−電流変換器に対し示すようにユニポーラトランジスタ
を以って構成でき、この図４の実施例はユニポーラトラ
ンジスタを用いること以外図３の電圧−電流変換器と同
じである。ユニポーラトランジスタの場合、制御電極、
第１主電極及び第２主電極がそれぞれゲート、ソース及
びドレインに相当する。
−電流変換器に対し示すようにユニポーラトランジスタ
を以って構成でき、この図４の実施例はユニポーラトラ
ンジスタを用いること以外図３の電圧−電流変換器と同
じである。ユニポーラトランジスタの場合、制御電極、
第１主電極及び第２主電極がそれぞれゲート、ソース及
びドレインに相当する。
【００１７】図３及び４の電圧−電流変換器において
も、２つの電流源及び１個の抵抗を有する他の回路配置
を用いることができること明らかである。又、ＮＰＮバ
イポーラトランジスタ及びＮチャネルユニポーラトラン
ジスタをＰＮＰバイポーラトランジスタ及びＰチャネル
ユニポーラトランジスタに代えることができる。
も、２つの電流源及び１個の抵抗を有する他の回路配置
を用いることができること明らかである。又、ＮＰＮバ
イポーラトランジスタ及びＮチャネルユニポーラトラン
ジスタをＰＮＰバイポーラトランジスタ及びＰチャネル
ユニポーラトランジスタに代えることができる。
【図１】バイポーラトランジスタを有する既知の電圧−
電流変換器の一実施例を示す回路図である。
電流変換器の一実施例を示す回路図である。
【図２】バイポーラトランジスタを有する既知の電圧−
電流変換器の他の例を示す回路図である。
電流変換器の他の例を示す回路図である。
【図３】バイポーラトランジスタを有する本発明による
電圧−電流変換器の一実施例を示す回路図である。
電圧−電流変換器の一実施例を示す回路図である。
【図４】ユニポーラトランジスタを有する本発明による
電圧−電流変換器の変形例を示す回路図である。
電圧−電流変換器の変形例を示す回路図である。
２ 第１入力端子 ４ 第２入力端子 ６ 第１出力端子 ８ 第２出力端子 １０，１２，１６，１８ 抵抗 １４ 第１電流源 ２０ 第２電流源 ２４ 電源電圧端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハネス ペトラス マリア フェルダア スドンク オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １
Claims (1)
- 【請求項１】 入力電圧を出力電流に変換する電圧−電
流変換器であって、 入力電圧を受ける第１入力端子（２）及び第２入力端子
（４）と、 出力電流を生じる第１出力端子（６）及び第２出力端子
（８）と、 第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ
２）、第３トランジスタ(Ｔ３）及び第４トランジスタ
（Ｔ４）であって、これら各トランジスタが制御電極、
第１主電極及び第２主電極を有し、第１トランジスタ
（Ｔ１）の制御電極が第１入力端子（２）に結合され、
第２トランジスタ（Ｔ２）の制御電極が第２入力端子
（４）に結合され、第１トランジスタ（Ｔ１）の第１主
電極が第３トランジスタ（Ｔ３）の第２主電極に結合さ
れ、第２トランジスタ（Ｔ２）の第１主電極が第４トラ
ンジスタ（Ｔ４）の第２主電極に結合され、第３トラン
ジスタ（Ｔ３）の制御電極が第２トランジスタ（Ｔ２）
の第１主電極に結合され、第４トランジスタ（Ｔ４）の
制御電極が第１トランジスタ（Ｔ１）の第１主電極に結
合されているこれら第１〜第４トランジスタと、 前記第３トランジスタ（Ｔ３）の第１主電極及び前記第
４トランジスタ（Ｔ４）の第１主電極間に接続された第
１抵抗（１０，１２）と、 第３トランジスタ（Ｔ３）及び前記第４トランジスタ
（Ｔ４）の第１主電極に結合された少なくとも１つの第
１電流源（１４）と、 第５トランジスタ（Ｔ５）及び第６トランジスタ（Ｔ
６）であって、これら各トランジスタが制御電極、第１
主電極及び第２主電極を有し、第５トランジスタ（Ｔ
５）の制御電極が前記第１トランジスタ（Ｔ１）の第１
主電極に結合され、第６トランジスタ（Ｔ６）の制御電
極が前記第２トランジスタ（Ｔ２）の第１主電極に結合
され、第５トランジスタ（Ｔ５）の第２主電極が前記第
１出力端子（６）に結合され、第６トランジスタ（Ｔ
６）の第２主電極が前記第２出力端子（８）に結合され
ているこれら第５及び第６トランジスタと、 前記第５トランジスタ（Ｔ５）の第１主電極及び前記第
６トランジスタ（Ｔ６）の第１主電極間に接続された第
２抵抗（１６，１８）と、 前記第５トランジスタ（Ｔ５）及び第６トランジスタ
（Ｔ６）の第１主電極間に結合された少なくとも１つの
第２電流源（２０）とを具える電圧−電流変換器におい
て、 この電圧−電流変換器が更に、第７トランジスタ（Ｔ
７）及び第８トランジスタ（Ｔ８）を有し、これら第７
及び第８トランジスタの各々が制御電極、第１主電極及
び第２主電極を有し、第７トランジスタ（Ｔ７）の制御
電極が第１トランジスタ（Ｔ１）の第１主電極に結合さ
れ、第８トランジスタ（Ｔ８）の制御電極が第２トラン
ジスタ（Ｔ２）の第１主電極に結合され、第７トランジ
スタ（Ｔ７）の第１主電極が第４トランジスタ（Ｔ４）
の制御電極に結合され、第８トランジスタ（Ｔ８）の第
１主電極は第３トランジスタ（Ｔ３）の制御電極に結合
され、第７トランジスタ（Ｔ７）の第２主電極は第１出
力端子（６）に結合され、第８トランジスタ（Ｔ８）の
第２主電極は第２出力端子（８）に結合されていること
を特徴とする電圧−電流変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE09300814 | 1993-07-30 | ||
| BE9300814A BE1007434A3 (nl) | 1993-07-30 | 1993-07-30 | Spanning-stroomomzetter. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766643A true JPH0766643A (ja) | 1995-03-10 |
Family
ID=3887242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176888A Pending JPH0766643A (ja) | 1993-07-30 | 1994-07-28 | 電圧−電流変換器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5463308A (ja) |
| EP (1) | EP0637128B1 (ja) |
| JP (1) | JPH0766643A (ja) |
| KR (1) | KR950004710A (ja) |
| BE (1) | BE1007434A3 (ja) |
| DE (1) | DE69403739T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524900A (ja) * | 1998-08-27 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0761037B1 (en) * | 1995-03-24 | 2001-10-24 | Koninklijke Philips Electronics N.V. | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier |
| DE19523329C2 (de) * | 1995-06-27 | 1997-10-16 | Siemens Ag | Schaltungsanordnung zur Stromtransformation |
| US5606288A (en) * | 1995-08-08 | 1997-02-25 | Harris Corporation | Differential transimpedance amplifier |
| DE19629769C1 (de) * | 1996-07-23 | 1997-09-04 | Siemens Ag | Schaltungsanordnung zur Einstellung des Arbeitspunktes |
| JP3105823B2 (ja) * | 1997-06-12 | 2000-11-06 | 九州日本電気株式会社 | 電圧電流変換回路 |
| JP3119215B2 (ja) * | 1997-10-14 | 2000-12-18 | 日本電気株式会社 | 差動アンプ |
| US5994959A (en) * | 1998-12-18 | 1999-11-30 | Maxim Integrated Products, Inc. | Linearized amplifier core |
| EP1067678A3 (de) | 1999-06-30 | 2003-03-05 | Infineon Technologies AG | Differenzverstärker |
| DE10317968B4 (de) * | 2003-04-17 | 2011-12-29 | Infineon Technologies Ag | Spannungs-Strom-Wandler mit einstellbarem Ruhestrom |
| CN1868117B (zh) * | 2003-10-13 | 2010-05-05 | Nxp股份有限公司 | 跨导电路 |
| EP2683080A1 (en) * | 2012-07-06 | 2014-01-08 | Nxp B.V. | Operational transconductance amplifier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456887A (en) * | 1980-09-25 | 1984-06-26 | Pioneer Electronic Corporation | Differential amplifier |
| US5101126A (en) * | 1990-10-15 | 1992-03-31 | Analog Devices, Inc. | Wide dynamic range transconductance stage |
| KR940001817B1 (ko) * | 1991-06-14 | 1994-03-09 | 삼성전자 주식회사 | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 |
| JPH04369107A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 差動増幅器 |
| FR2695522B1 (fr) * | 1992-09-07 | 1994-12-02 | Sgs Thomson Microelectronics | Circuit convertisseur tension/courant. |
| TW236047B (ja) * | 1992-12-21 | 1994-12-11 | Philips Electronics Nv |
-
1993
- 1993-07-30 BE BE9300814A patent/BE1007434A3/nl not_active IP Right Cessation
-
1994
- 1994-07-21 DE DE69403739T patent/DE69403739T2/de not_active Expired - Fee Related
- 1994-07-21 EP EP94202134A patent/EP0637128B1/en not_active Expired - Lifetime
- 1994-07-26 KR KR1019940018040A patent/KR950004710A/ko active IP Right Grant
- 1994-07-28 JP JP6176888A patent/JPH0766643A/ja active Pending
- 1994-07-29 US US08/283,236 patent/US5463308A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524900A (ja) * | 1998-08-27 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5463308A (en) | 1995-10-31 |
| DE69403739T2 (de) | 1997-12-11 |
| KR950004710A (ko) | 1995-02-18 |
| EP0637128A1 (en) | 1995-02-01 |
| DE69403739D1 (de) | 1997-07-17 |
| EP0637128B1 (en) | 1997-06-11 |
| BE1007434A3 (nl) | 1995-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3813607A (en) | Current amplifier | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH0452645B2 (ja) | ||
| US4484147A (en) | Bootstrapped shunt feedback amplifier | |
| US3378780A (en) | Transistor amplifier | |
| FI60329B (fi) | Aoterkopplad foerstaerkare | |
| US4357578A (en) | Complementary differential amplifier | |
| JPH04369107A (ja) | 差動増幅器 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| JPH0590851A (ja) | 差動増幅器付き集積回路装置 | |
| JPH04223602A (ja) | 増幅回路 | |
| US3693106A (en) | Stable power amplifier circuit | |
| US4385364A (en) | Electronic gain control circuit | |
| EP0156411A1 (en) | Darlington transistor arrangement | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH0416008A (ja) | 増幅器 | |
| GB2080066A (en) | Variable-gain amplifier arrangement with improved linearity | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JPS6251077B2 (ja) | ||
| JP2782350B2 (ja) | 低歪電流源 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |