JP2782350B2 - 低歪電流源 - Google Patents

低歪電流源

Info

Publication number
JP2782350B2
JP2782350B2 JP1040487A JP4048789A JP2782350B2 JP 2782350 B2 JP2782350 B2 JP 2782350B2 JP 1040487 A JP1040487 A JP 1040487A JP 4048789 A JP4048789 A JP 4048789A JP 2782350 B2 JP2782350 B2 JP 2782350B2
Authority
JP
Japan
Prior art keywords
transistor
current
current source
collector
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1040487A
Other languages
English (en)
Other versions
JPH02223336A (ja
Inventor
力 脇本
幸雄 赤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1040487A priority Critical patent/JP2782350B2/ja
Publication of JPH02223336A publication Critical patent/JPH02223336A/ja
Application granted granted Critical
Publication of JP2782350B2 publication Critical patent/JP2782350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は歪および寄生容量の小さい低歪電流源に関す
るものである。
〔従来の技術〕
トランジスタで構成した従来の電流源において、その
出力端子電圧が数VPP程度の大振幅で動作する場合、上
記出力端子に接続された電流源用トランジスタのコレク
タ又はドレイン端子と、一定電位に固定された上記トラ
ンジスタのベース又はゲート端子との間が数VPPの大振
幅で動作するため、ベース・コレクタ間又はゲート・ド
レイン間の接合容量値の電圧依存性により、高調波歪を
発生するとともに、その容量値により信号帯域が制限さ
れるという問題があった。これらの問題は、上記電流源
で発生する歪が全体回路の性能に影響を及ぼすような技
術分野、すなわちスイッチ用ダイオードブリッヂを電流
源で駆動する形式のサンプルホールド回路または電流源
をアクティブ負荷として使用する増幅回路において特に
顕著であった。
第9図にNPNトランジスタと抵抗で構成した従来の第
1の電流源を示す。本電流源において出力端子4すなわ
ちトランジスタ1のコレクタ端子電圧が大振幅で動作す
ると、トランジスタ1のベース・コレクタ間電圧が大振
幅で変化するため、ベース・コレクタ間接合容量値の電
圧依存性により高調波歪を発生するという問題があっ
た。なお第9図において、2は抵抗、3は電圧源であ
る。
第10図に、PNPトランジスタと抵抗で構成した従来の
第2の電流源を示す。本電流源の場合にも、第9図の電
流源と同様、トランジスタ5のベース・コレクタ間接合
容量値の電圧依存性により高調波歪を発生するという問
題があった。なお第10図において、6は抵抗、7は出力
端子、8,9は電圧源である。
第11図は、スイッチとしてダイオードブリッヂを用い
たサンプルホールド回路において、ダイオードブリッヂ
を電流源で駆動する従来回路である。同図において、50
は入力信号端子、51は出力信号端子、52〜55はダイオー
ドブリッヂを構成するダイオード、56,57はダイオード
ブリッヂをオフさせるためのダイオード、58はブートス
トラップ用バッファアンプ、59はホールド容量、60,61
はクロック信号用入力端子である。トランジスタ63がオ
ンの時、ダイオード52〜55に電流が流れ、入力信号端子
51と出力信号端子51はオン状態すなわちサンプルモード
となる。一方、トランジスタ62がオンの時、ダイオード
56,57に電流が流れるため、入力信号端子50と出力信号
端子51はオフ状態すなわちホールドモードとなる。
本回路の場合には、入力信号振幅が通常2VPP程度と大
きいため、サンプルモードにおいて、トランジスタ62,6
3,66,67のベース・コレクタ間接合容量値の電圧依存性
により、高調波歪を発生するとともに、これらの容量に
より信号帯域が制限されるという問題があった。また、
サンプルモードからホールドモードに切り換わる場合に
も、上記接合容量に流れる過渡電流の信号レベル依存性
により高調波歪を発生するという問題があった。なお第
11図において、64,69,70は電流源、65,68,71は電圧源で
ある。
第12図は、電流源110と111,トランジスタ107と108で
構成した定電流回路を負荷(いわゆるアクティブ負荷)
として用いた従来の差動増幅器である。本回路におい
て、出力信号端子102,103の信号振幅が大きい時、トラ
ンジスタ107,108,104,105をベース・コレクタ間接合容
量値の電圧依存性により高調波歪が発生するという問題
があった。なお第12図において、100,101は入力信号端
子、106は電流源、109,112は電圧源である。
第13図は、カスコード接続された従来の差動増幅回路
である。本回路において、出力信号端子132,133の信号
振幅が大きい時、トランジスタ138,139のベース・コレ
クタ間接合容量値の電圧依存性によって高調波歪が発生
するという問題があった。なお第13図において、130,13
1は入力信号端子、134,135はトランジスタ、136は電流
源、137,142は電圧源、140,141は抵抗である。
〔発明が解決しようとする課題〕
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、接合容量値の電圧依存性にと
もなう高調波歪の大幅な低減と動作速度の向上を図るも
のである。
〔課題を解決するための手段〕
このような課題を解決するために本発明は、電流源の
出力端子における電圧変化を検出し、その出力端子に接
続されたトランジスタのベース・コレクタ間又はゲート
・ドレイン間の接合容量に流れる電流とすべてのバイア
ス状態において大きさの等しい補償電流を発生して上記
出力端子に供給するようにしたものである。
〔作用〕
本発明による低歪電流源においては、電流源の出力端
子に接続されたトランジスタのベース・コレクタ間又は
ゲート・ドレイン間の接合容量値は等価的にゼロとな
る。
〔実施例〕
第1図は、第9図に示す従来の電流源に本発明を適用
した第1の実施例を示す回路図である。本電流源は、ト
ランジスタ1と出力端子11との間にベース接地トランジ
スタ10を備えている。この場合には、トランジスタ10の
ベース・コレクタ間容量値の電圧依存性が歪の発生要因
となる。第1図において、トランジスタ13のコレクタ端
子電圧とベース端子電圧はそれぞれ、トランジスタ10の
コレクタ端子電圧とベース端子電圧からトランジスタの
ベース・エミッタ間電圧1段分下がった値であり、それ
ぞれのトランジスタのベース・コレクタ間電圧は信号振
幅に依存せず常に同じ値となる。従って、トランジスタ
10と13のサイズを等しくすることにより、それぞれのベ
ース・コレクタ間接合容量には同じ大きさの電流が流
れ、トランジスタ10のベース・コレクタ間接合容量に流
れる電流はトランジスタ13によって供給されるため、電
流源の出力端子11からみたトランジスタ10のベース・コ
レクタ間接合容量値は等価的にゼロとなり、高調波歪を
低減できる。トランジスタ14のサイズもトランジスタ10
のサイズに比べて十分小さい。従って、トランジスタ14
のベース・コレクタ間接合容量値の電圧依存性により発
生する高調波歪はトランジスタ10に比べて小さい。な
お、第1図において、2,15は抵抗、3,16,17は電圧源、1
2はトランジスタである。
第2図は、第1図におけるトランジスタ13のエミッタ
をトランジスタ12のコレクタ端子に接続したもので、ト
ランジスタ12がトランジスタ14から分離されるため、ト
ランジスタ14の負荷が軽くなる。その他の動作について
は第1図と同様である。
第3図および第4図は、第10図に示す第2の従来回路
に本発明を適用した実施例であり、それぞれの動作原理
は第1図,第2図の場合とほぼ同様である。なお第3
図,第4図において、5,31,32,33,35はトランジスタ、
6,30は抵抗、8,9,34は電圧源、36は出力端子である。
第5図は、第11図に示す従来のサンプルホールド回路
における高調波歪と信号帯域を改善するために本発明を
適用した実施例である。第2図,第4図で説明したのと
同じ原理に基づいて、トランジスタ73の歪はトランジス
タ79,81によって、トランジスタ74の歪はトランジスタ8
0,82によって、トランジスタ83の歪はトランジスタ86,9
2によって、トランジスタ84の歪はトランジスタ87,93に
よってそれぞれ補償される。この構成によって、トラン
ジスタ73と79、74と80、83と86および84と87は常に同じ
バイアスで動作するため、サンプルモードからホールド
モードに切り替わる時にトランジスタ73,74,83,84のベ
ース・コレクタ間接合容量に流れる過渡電流も補償で
き、これに起因する高調波歪も補償することができる。
本発明の適用により、第11図に示す従来のサンプルホー
ルド回路に比べて、高調波歪を約30分の1以下に低減で
きることを回路シミュレーションにより確認した。な
お、第5図において第11図と同一部分又は相当部分には
同一符号が付してあり、75〜78,88〜91は電流源、72,85
は電圧源である。
第6図は、第12図に示す従来回路において、トランジ
スタ107,108のベース・コレクタ間接合容量値の電圧依
存性により発生する歪を低減するために本発明を適用し
た場合の実施例である。第4図で説明した動作原理に基
づいて、トランジスタ108の歪をトランジスタ113と114
で、またトランジスタ107の歪をトランジスタ115と116
と補償している。なお、第6図において第12図と同一部
分又は相当部分には同一符号が付してあり、117,118は
電流源である。
第7図は、第13図に示すカスコード接続された従来の
差動増幅回路において、トランジスタ138,139のベース
・コレクタ間容量の電圧依存性によって発生する歪を補
償するために本発明を適用した実施例である。第2図で
説明した動作原理に基づいて、トランジスタ138の歪を
トランジスタ143と144で、またトランジスタ139の歪を
トランジスタ146と147で補償している。なお、第7図に
おいて第13図と同一部分又は相当部分には同一符号が付
してあり、145,148は電流源である。
第8図は第6図の実施例と第7図の実施例を組み合わ
せた実施例である。これまでに説明した動作原理に基づ
いて、トランジスタ108の歪をトランジスタ113と114
で、トランジスタ107の歪をトランジスタ115と116で、
トランジスタ138の歪をトランジスタ143と144で、トラ
ンジスタ139の歪をトランジスタ146と147でそれぞれ補
償している。なお、第8図において第6図および第7図
と同一部分又は相当部分には同一符号が付してあり、14
9,150は出力信号端子である。
〔発明の効果〕
以上説明したように本発明は、出力端子の電位変動を
検出するエミッタホロワ回路又はソースホロワ回路と、
すべてのバイアス状態において出力端子にコレクタ端子
又はドレイン端子が接続されたトランジスタのコレクタ
電流又はドレイン電流の変化分と同じ大きさの補償電流
を発生する電流発生回路とを備え、補償電流を出力端子
に供給することにより、出力端子に接続されたトランジ
スタのベース・コレクタ間又はゲート・ドレイン間の接
合容量値を等価的にゼロにできるので、高調波歪と動作
速度を大幅に改善できる効果がある。
【図面の簡単な説明】
第1図〜第8図は本発明による低歪電流源の実施例を示
す回路図、第9図〜第13図は従来の電流源を示す回路図
である。 1,10,12,13,14……トランジスタ、2,15……抵抗、3,16,
17……電圧源。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】トランジスタで構成する電流源において、
    出力端子の電位変動を検出するエミッタホロワ回路又は
    ソースホロワ回路と、すべてのバイアス状態において前
    記出力端子にコレクタ端子又はドレイン端子が接続され
    たトランジスタのコレクタ電流又はドレイン電流の変化
    分と同じ大きさの補償電流を発生する電流発生回路とを
    備え、前記補償電流を前記出力端子に供給することを特
    徴とする低歪電流源。
JP1040487A 1989-02-21 1989-02-21 低歪電流源 Expired - Fee Related JP2782350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1040487A JP2782350B2 (ja) 1989-02-21 1989-02-21 低歪電流源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1040487A JP2782350B2 (ja) 1989-02-21 1989-02-21 低歪電流源

Publications (2)

Publication Number Publication Date
JPH02223336A JPH02223336A (ja) 1990-09-05
JP2782350B2 true JP2782350B2 (ja) 1998-07-30

Family

ID=12581948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1040487A Expired - Fee Related JP2782350B2 (ja) 1989-02-21 1989-02-21 低歪電流源

Country Status (1)

Country Link
JP (1) JP2782350B2 (ja)

Also Published As

Publication number Publication date
JPH02223336A (ja) 1990-09-05

Similar Documents

Publication Publication Date Title
US4004245A (en) Wide common mode range differential amplifier
JPH0766643A (ja) 電圧−電流変換器
JP2782350B2 (ja) 低歪電流源
JPH10190375A (ja) 演算増幅回路
US4994694A (en) Complementary composite PNP transistor
JPH0226815B2 (ja)
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPS6047503A (ja) 集積トランジスタ高周波水晶発振回路
JP3403242B2 (ja) 電圧ホロワ回路
JP3103104B2 (ja) バッファ回路
JP2518320Y2 (ja) 接合形fet入力バッファ
JP2500791B2 (ja) 演算増幅回路
JPS5941617Y2 (ja) プツシユプルカスコ−ドエミツタフオロワ
JPH0577205B2 (ja)
JP2759226B2 (ja) 基準電圧発生回路
JPS6155200B2 (ja)
JP2724134B2 (ja) サンプル・ホールド回路
JPS6130327Y2 (ja)
JPS601921A (ja) アナログ・スイツチ回路
JP2661138B2 (ja) 電流増幅回路
SU1663752A1 (ru) Усилительный каскад Чайкина
JPH036022Y2 (ja)
JPH0638492Y2 (ja) アナログスイッチ回路
JPH10308456A (ja) 抵抗発生用回路配置
JPH057887B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees