JPS593606Y2 - 相補差動増幅回路 - Google Patents
相補差動増幅回路Info
- Publication number
- JPS593606Y2 JPS593606Y2 JP8299779U JP8299779U JPS593606Y2 JP S593606 Y2 JPS593606 Y2 JP S593606Y2 JP 8299779 U JP8299779 U JP 8299779U JP 8299779 U JP8299779 U JP 8299779U JP S593606 Y2 JPS593606 Y2 JP S593606Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- amplifier circuit
- differential amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は相補特性を有する差動増幅回路の改良に関する
。
。
従来例を第１図に示す。図に於いて互いに相補特性を有
するＮＰＮ）ランジスタ３，４とＰＮＰ）ランジスタ５
，６のそれぞれのベースは、ＮＰＮ）ランジスタ３とＰ
ＮＰ）ランジスタ５及びＮＰＮトランジスタ４とＰＮＰ
）ランジスタロが共通接続されると共に入力端子１及び
２に接続され、ＮＰＮ）ランジスタ３と４及びＰＮＰ）
ランジスタ５と６のコレクタはそれぞれＮＰＮ）ランジ
スタフと８及びＰＮＰ）ランジスタ９と１０のエミッタ
に接続され、エミッタはそれぞれ共通接続されると共に
定電流源１６及び１５を介し負電源（−Ｂ）及び正電源
（十Ｂ）に接続される。
するＮＰＮ）ランジスタ３，４とＰＮＰ）ランジスタ５
，６のそれぞれのベースは、ＮＰＮ）ランジスタ３とＰ
ＮＰ）ランジスタ５及びＮＰＮトランジスタ４とＰＮＰ
）ランジスタロが共通接続されると共に入力端子１及び
２に接続され、ＮＰＮ）ランジスタ３と４及びＰＮＰ）
ランジスタ５と６のコレクタはそれぞれＮＰＮ）ランジ
スタフと８及びＰＮＰ）ランジスタ９と１０のエミッタ
に接続され、エミッタはそれぞれ共通接続されると共に
定電流源１６及び１５を介し負電源（−Ｂ）及び正電源
（十Ｂ）に接続される。
トランジスタ７と８及び９と１０のコレクタはそれぞれ
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続され、トランジスタ７と８のベ
ースは共通接続されると共に抵抗１７及び定電圧素子１
８を介し正電源（十Ｂ）及び接地に接続され、トランジ
スタ９と１０のベースは共通接続されると共に抵抗２０
及び定電圧素子１９を介し負電源（−Ｂ）及び接地に接
続される。
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続され、トランジスタ７と８のベ
ースは共通接続されると共に抵抗１７及び定電圧素子１
８を介し正電源（十Ｂ）及び接地に接続され、トランジ
スタ９と１０のベースは共通接続されると共に抵抗２０
及び定電圧素子１９を介し負電源（−Ｂ）及び接地に接
続される。
以上の構成に於いて差動トランジスタ３と４及び５と６
のコレクタ電圧は定電圧素子１８及び１９によって定め
られる為、入力端子１及び２に印加される入力信号の最
大許容入力レベルは該定電圧素子１８及び１９の電圧に
よって制約されることになる。
のコレクタ電圧は定電圧素子１８及び１９によって定め
られる為、入力端子１及び２に印加される入力信号の最
大許容入力レベルは該定電圧素子１８及び１９の電圧に
よって制約されることになる。
従って該定電圧素子の電圧は入力信号レベルの大きさを
考慮する為に一般に１０〜２０Ｖ程度とする為、入力端
子１及び２に接続される信号源インピーダンスが高い場
合には、コレクタ遮断電流（ＩｃＢ。
考慮する為に一般に１０〜２０Ｖ程度とする為、入力端
子１及び２に接続される信号源インピーダンスが高い場
合には、コレクタ遮断電流（ＩｃＢ。
）の値も無視出来ない程度となり、温度ドリフト等の問
題も生じ、又前記差動トランジスタ３、４．５．６はコ
レクタ電圧と電流によって自己発熱し、該発熱による温
度ドリフトも生じるし、該差動トランジスタのコレクタ
ベースの電圧はほぼ入力信号レベルに等しく変化する為
、信号源インピーダンスの高い場合に該トランジスタの
コレクタベース間接合容量（Ｃｏｂ）によるミラー効果
も生じ高域特性の劣化も伴うことになる。
題も生じ、又前記差動トランジスタ３、４．５．６はコ
レクタ電圧と電流によって自己発熱し、該発熱による温
度ドリフトも生じるし、該差動トランジスタのコレクタ
ベースの電圧はほぼ入力信号レベルに等しく変化する為
、信号源インピーダンスの高い場合に該トランジスタの
コレクタベース間接合容量（Ｃｏｂ）によるミラー効果
も生じ高域特性の劣化も伴うことになる。
本考案は簡単な回路構成で、コレクタ遮断電流（ＩＣＢ
Ｏ）等によるドリフトが少なく、かつ大きな許容入力信
号レベルを有する低歪率増巾器を提供するもので、第２
図に本考案の一実施例を示す。
Ｏ）等によるドリフトが少なく、かつ大きな許容入力信
号レベルを有する低歪率増巾器を提供するもので、第２
図に本考案の一実施例を示す。
図に於いて、互いに相補特性を有するＰＮＰ）ランジス
タ２２とＮＰＮ）ランジスタ２３及びＰＮＰ）ランジス
タ２６とＮＰＮ）ランジスタ２７のベースはそれぞれ対
称に共通接続されると共に入力端子１及び２に接続され
、エミッタは定電流源２１と２４及び２５と２８を介し
それぞれ正電源（十Ｂ）と負電源（−Ｂ）に接続される
と共に、ＮＰＮ）ランジスタ３とＰＮＰ）ランジスタ５
及びＮＰＮ）ランジスタ４とＰＮＰ）ランジスタロのそ
れぞれのベースに接続される。
タ２２とＮＰＮ）ランジスタ２３及びＰＮＰ）ランジス
タ２６とＮＰＮ）ランジスタ２７のベースはそれぞれ対
称に共通接続されると共に入力端子１及び２に接続され
、エミッタは定電流源２１と２４及び２５と２８を介し
それぞれ正電源（十Ｂ）と負電源（−Ｂ）に接続される
と共に、ＮＰＮ）ランジスタ３とＰＮＰ）ランジスタ５
及びＮＰＮ）ランジスタ４とＰＮＰ）ランジスタロのそ
れぞれのベースに接続される。
トランジスタ３と４のエミッタとトランジスタ２３と２
７のコレクタは共通接続され、トランジスタ５と６のエ
ミッタとトランジスタ２２と２６のコレクタは共通接続
され、トランジスタ３と４及び５と６のコレクタはそれ
ぞれ抵抗１１と１２及び１３と１４を介し正電源（十Ｂ
）及び負電源（−Ｂ）に接続される。
７のコレクタは共通接続され、トランジスタ５と６のエ
ミッタとトランジスタ２２と２６のコレクタは共通接続
され、トランジスタ３と４及び５と６のコレクタはそれ
ぞれ抵抗１１と１２及び１３と１４を介し正電源（十Ｂ
）及び負電源（−Ｂ）に接続される。
以上の構成に於いて、エミッタホロワトランジスタ２２
．２３．２６．２７の動作電流は、それぞれ等しい電流
値（■０）を有する定電流源２１．２４．２５．２８に
よって定められ、それぞれ等しい電流値（■０）となる
。
．２３．２６．２７の動作電流は、それぞれ等しい電流
値（■０）を有する定電流源２１．２４．２５．２８に
よって定められ、それぞれ等しい電流値（■０）となる
。
差動増巾トランジスタ３と４及び５と６の動作電流はそ
れぞれ定電流源２４と２８の電流値の和、及び定電流源
２１と２５の電流値の和となり、前記のトランジスタ３
と４及び５と６の特性は等しいから、定電流源の電流値
の和（２・Ｉｏ）の１／２づつ流れることになり、トラ
ンジスタ３．４．５゜６の動作電流はそれぞれ定電流源
の電流値（■０）に等しくなる。
れぞれ定電流源２４と２８の電流値の和、及び定電流源
２１と２５の電流値の和となり、前記のトランジスタ３
と４及び５と６の特性は等しいから、定電流源の電流値
の和（２・Ｉｏ）の１／２づつ流れることになり、トラ
ンジスタ３．４．５゜６の動作電流はそれぞれ定電流源
の電流値（■０）に等しくなる。
トランジスタ２２と２６及び２３と２７のコレクタベー
ス間電圧はそれぞれのコレクタがトランジスタ５と６及
び３と４の共通エミッタ端に接続されているから、はぼ
ＯＶとなる。
ス間電圧はそれぞれのコレクタがトランジスタ５と６及
び３と４の共通エミッタ端に接続されているから、はぼ
ＯＶとなる。
次に入力端子２が接地の状態で入力端子１に正の入力信
号が印加されると、トランジスタ２２と２３のエミッタ
電位が上昇し、トランジスタ３の電流は増大し、トラン
ジスタ５の電流は減少する。
号が印加されると、トランジスタ２２と２３のエミッタ
電位が上昇し、トランジスタ３の電流は増大し、トラン
ジスタ５の電流は減少する。
同時にそれぞれ差動接続となっているトランジスタ４の
電流は減少し、トランジスタ６の電流は増大する。
電流は減少し、トランジスタ６の電流は増大する。
従ってトランジスタ３と４及び５と６のコレクタにはそ
れぞれ負と正の差動出力が生じ、トランジスタ３，４と
５，６の出力は互いに相補特性を有する。
れぞれ負と正の差動出力が生じ、トランジスタ３，４と
５，６の出力は互いに相補特性を有する。
又入力端子１が接地の状態で入力端子２に正の入力信号
が印加されると、上述と同様にしてトランジスタ３と４
及び５と６のコレクタにはそれぞれ正と負の差動出力が
生じ、トランジスタ３，４と５，６の出力は互に相補特
性を有する。
が印加されると、上述と同様にしてトランジスタ３と４
及び５と６のコレクタにはそれぞれ正と負の差動出力が
生じ、トランジスタ３，４と５，６の出力は互に相補特
性を有する。
従って入力端子１及び２に同相同レベルの入力信号が印
加された場合は、トランジスタ３゜４及び５，６のコレ
クタに出力は生じない。
加された場合は、トランジスタ３゜４及び５，６のコレ
クタに出力は生じない。
この様にトランジスタ３と４及び５と６の出力はそれぞ
れ差動出力で゛あり、トランジスタ３，４と５，６の出
力は相補特性の相補プッシュプル出力が得られ、次段に
接続された相補プッシュプル回路を容易に駆動出来、従
って低歪率である。
れ差動出力で゛あり、トランジスタ３，４と５，６の出
力は相補特性の相補プッシュプル出力が得られ、次段に
接続された相補プッシュプル回路を容易に駆動出来、従
って低歪率である。
次にトランジスタ２２．２６及び２３．２７のコレクタ
電位は、入力信号レベルに応じトランジスタ５，６及び
３，４の共通エミッタ端の電位が変化する為、それぞれ
のベース電位に等しく、コレクタベース間電圧は入力信
号の大きさに関係なく常に一定のレベルでほぼＯｖに保
たれる。
電位は、入力信号レベルに応じトランジスタ５，６及び
３，４の共通エミッタ端の電位が変化する為、それぞれ
のベース電位に等しく、コレクタベース間電圧は入力信
号の大きさに関係なく常に一定のレベルでほぼＯｖに保
たれる。
従って入力端子１及び２に接続される信号源インピーダ
ンスが高い場合でも、トランジスタ２２．２６及び２３
．２７のコレクタベース間接合容量（Ｃｏｂ）によるミ
ラー効果は生じない為高域特性の劣化も生じない。
ンスが高い場合でも、トランジスタ２２．２６及び２３
．２７のコレクタベース間接合容量（Ｃｏｂ）によるミ
ラー効果は生じない為高域特性の劣化も生じない。
又該トランジスタ２２．２６．２３．２７のコレクタエ
ミッタ間印加電圧は０．６ Ｖ程度となり自己発熱も極
めて少ない。
ミッタ間印加電圧は０．６ Ｖ程度となり自己発熱も極
めて少ない。
トランジスタ３，４及び５，６のコレクタベース間電圧
は入力信号に応じ大きく変化するが、それぞれのトラン
ジスタの入力回路はトランジスタ２２、２６及び２３．
２７のエミッタホロワが接続され、該エミッタホロワの
出力インピーダンスは極めて低い値であり、ミラー効果
は生じない。
は入力信号に応じ大きく変化するが、それぞれのトラン
ジスタの入力回路はトランジスタ２２、２６及び２３．
２７のエミッタホロワが接続され、該エミッタホロワの
出力インピーダンスは極めて低い値であり、ミラー効果
は生じない。
従って上述と同様に高域特性の劣化も生じない。
次にトランジスタのコレクタ遮断電流（ＩＣＢＯ）によ
る影響は、エミッタホロワトランジスタ２２゜２Ｂ、
２３．２７のコレクタベース間電圧はほぼＯｖである為
、コレクタ遮断電流（ＩＣＢＯ）は流れず、もちろん温
度ドリフトも生しないし、差動増巾トランジスタ３．４
，５．、 ｅのコレクタベース間電圧は高電圧が印加さ
れているが、それぞれの入力回路に接続されたエミッタ
ホロワの出力インピーダンスが極めて低い値であり、若
干のコレクタ遮断電流（ＩＣＢＯ）が存在しても問題は
なく、もちろん該コレクタ遮断電流（ＩＣＢＯ）が温度
ドリフトしても問題は生じない。
る影響は、エミッタホロワトランジスタ２２゜２Ｂ、
２３．２７のコレクタベース間電圧はほぼＯｖである為
、コレクタ遮断電流（ＩＣＢＯ）は流れず、もちろん温
度ドリフトも生しないし、差動増巾トランジスタ３．４
，５．、 ｅのコレクタベース間電圧は高電圧が印加さ
れているが、それぞれの入力回路に接続されたエミッタ
ホロワの出力インピーダンスが極めて低い値であり、若
干のコレクタ遮断電流（ＩＣＢＯ）が存在しても問題は
なく、もちろん該コレクタ遮断電流（ＩＣＢＯ）が温度
ドリフトしても問題は生じない。
次にトランジスタのＶＢＥの温度ドリフトによる影響は
、トランジスタ２２，３，４゜２６及ヒ２３，５，６，
２７ノｖＢＥカソレソレ相殺サレる方向に接続されてい
る為、同一導電型トランジスタ同志及び相補トランジス
タ同志の特性が等しければ、それぞれのＶＢＥが温度ド
リフトしても、ドリフトによる変動はない。
、トランジスタ２２，３，４゜２６及ヒ２３，５，６，
２７ノｖＢＥカソレソレ相殺サレる方向に接続されてい
る為、同一導電型トランジスタ同志及び相補トランジス
タ同志の特性が等しければ、それぞれのＶＢＥが温度ド
リフトしても、ドリフトによる変動はない。
以上の様に本考案によれば簡単な回路構成で、直流安定
性が良く、高域特性の劣化も無く、許容入力信号レベル
の大きな、低歪率増巾器を提供出来る。
性が良く、高域特性の劣化も無く、許容入力信号レベル
の大きな、低歪率増巾器を提供出来る。
第１図は従来例の回路図、第２図は本考案の実施例を示
す回路図である。 １，２、は入力端子、３、４．７、８．２３．２７はＮ
ＰＮ）ランジスタ、５゜６、９．１０．２２．２６はＰ
ＮＰ）ランジスタ、１１．１２゜１３、１４は負荷抵抗
、１５．１６．２１．２４．２５．２Ｂは定電流源、１
８．１９は定電圧ダイオード。
す回路図である。 １，２、は入力端子、３、４．７、８．２３．２７はＮ
ＰＮ）ランジスタ、５゜６、９．１０．２２．２６はＰ
ＮＰ）ランジスタ、１１．１２゜１３、１４は負荷抵抗
、１５．１６．２１．２４．２５．２Ｂは定電流源、１
８．１９は定電圧ダイオード。
Claims (1)
- 第１及び第２の導電型のトランジスタで構成された第１
及び第２の相補差動増幅回路の各入力回路に、定電流源
により駆動されるそれぞれ第２及び第１の導電型のトラ
ンジスタで構成されたエミッタホロワを接続し、上記各
エミッタホロワを構成する導電型の異なるトランジスタ
のそれぞれ対応する入力回路同志を共通接続すると共に
、第１の差動増幅回路のエミッタに上記エミッタホロワ
を構成する第１の導電型のトランジスタの各コレクタを
接続し、第２の差動増幅回路のエミッタに上記エミッタ
ホロワを構成する第２の導電型のトランジスタの各コレ
クタを接続したことを特徴とする相補差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8299779U JPS593606Y2 (ja) | 1979-06-19 | 1979-06-19 | 相補差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8299779U JPS593606Y2 (ja) | 1979-06-19 | 1979-06-19 | 相補差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562621U JPS562621U (ja) | 1981-01-10 |
| JPS593606Y2 true JPS593606Y2 (ja) | 1984-02-01 |
Family
ID=29316210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8299779U Expired JPS593606Y2 (ja) | 1979-06-19 | 1979-06-19 | 相補差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593606Y2 (ja) |
-
1979
- 1979-06-19 JP JP8299779U patent/JPS593606Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS562621U (ja) | 1981-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US5936468A (en) | Operational amplifier having two differential amplifiers | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4769617A (en) | Differential amplifier circuit | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPS6144409B2 (ja) | ||
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPS6123852Y2 (ja) | ||
| US3699467A (en) | Bias circuit for a complementary transistor output stage | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0239881B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPS6333726B2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS6133710Y2 (ja) |