JP3105823B2 - 電圧電流変換回路 - Google Patents

電圧電流変換回路

Info

Publication number
JP3105823B2
JP3105823B2 JP09155561A JP15556197A JP3105823B2 JP 3105823 B2 JP3105823 B2 JP 3105823B2 JP 09155561 A JP09155561 A JP 09155561A JP 15556197 A JP15556197 A JP 15556197A JP 3105823 B2 JP3105823 B2 JP 3105823B2
Authority
JP
Japan
Prior art keywords
voltage
signal
current
conversion circuit
current conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09155561A
Other languages
English (en)
Other versions
JPH114126A (ja
Inventor
宏治 平井
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP09155561A priority Critical patent/JP3105823B2/ja
Priority to KR1019980021596A priority patent/KR100310488B1/ko
Priority to US09/095,496 priority patent/US6154016A/en
Publication of JPH114126A publication Critical patent/JPH114126A/ja
Application granted granted Critical
Publication of JP3105823B2 publication Critical patent/JP3105823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電圧電流変換回路
に関し、特に金属酸化膜半導体（以下、ＭＯＳと略称す
る）集積回路によるディジタル方式位相固定ループ回路
（以下、ＰＬＬと略称する）の電圧制御発振器（以下、
ＶＣＯと略称する）に用いられる電圧電流変換回路に関
する。
【０００２】
【従来の技術】従来は、特開平６−２８３９４４号に開
示されているように、ＭＯＳ型半導体集積回路上のディ
ジタル方式ＰＬＬは、図１に示す位相周波数検出器（以
下ＰＦＤと略称する）１、チャージポンプ２、ループフ
ィルタ３、ＶＣＯ４および１／ｎ分周器７によって構成
される。さらに従来技術によるＶＣＯ４は、図４に示す
ように電流制御発振器（以下、ＩＣＯと略称する）６お
よび複数の半導体素子からなる電圧電流変換回路５とか
ら構成される。
【０００３】まず、図１を用いて従来技術によるＰＬＬ
の構成を説明する。ＰＦＤ１は入力クロック信号８と比
較クロック信号１０を入力とし、これら２つの信号の位
相および周波数を比較した結果をＵＰ信号１１とＤＯＷ
Ｎ信号１２に出力する。ＵＰ信号１１とＤＯＷＮ信号１
２を入力信号とするチャージポンプ２が、該入力信号に
対応した第１制御電圧信号１３を生成する。
【０００４】この第１制御電圧信号１３はローパスフィ
ルタと容量とで構成されるループフィルタ３によって安
定化された第２制御電圧信号１４に変換される。第２制
御電圧信号１４を入力とするＶＣＯ４は第２制御電圧信
号１４に依存した周波数の出力クロック信号９を出力す
る。出力クロック信号９は１／ｎ分周器７によって１／
ｎ周波数の比較クロック信号１０に変換され、前記ＰＦ
Ｄ１にフィードバック入力される。
【０００５】次に、ＶＣＯ４の電圧電流変換回路の構成
と動作について、図４を用いて説明する。ＶＣＯ４は電
圧電流変換回路（Ｖ−Ｉ変換器）５とＩＣＯ６とで構成
され、電圧電流変換回路５は第２制御電圧信号１４を入
力とし、電流バイアス信号１５を出力する。この電流バ
イアス信号１５はＰｃｈエンハンス型ＭＯＳＦＥＴ２１
とカレントミラー配置されたＩＣＯ６内部の定電流源の
電流値を決定し、その定電流源に流れる電流によってＩ
ＣＯ６の発振周波数、すなわち出力クロック信号９の周
波数が決定される。
【０００６】電圧電流変換回路５において、Ｎｃｈエン
ハンス型ＭＯＳＦＥＴ２０、２２および抵抗素子２３、
電源２４が定電流源を構成し、電源１６から直列接続さ
れたＰｃｈエンハンス型ＭＯＳＦＥＴ２１およびＮｃｈ
エンハンス型ＭＯＳＦＥＴ２０に所定の一定電流が常に
流れる。さらに、第２制御電圧信号１４の電圧に応じた
電流がＮｃｈエンハンス型ＭＯＳＦＥＴ１９にも流れ、
電源１６から流れる電流の総和となる。
【０００７】すなわち、入力クロック信号８が一定値の
場合、第２制御電圧信号１４は０Ｖとなり、電源２４お
よび抵抗素子２３、Ｎｃｈエンハンス型ＭＯＳＦＥＴ２
０、２２によって構成される定電流源によって、電源１
６から所定の一定電流が流れ、ＩＣＯは自走周波数と呼
ばれる所定の周波数の出力クロツク信号９を出力する。
この回路構成によってＰＬＬは、クロック入力信号が与
えられたとき、速やかに出力クロツク信号９を入力クロ
ック信号８に応じた周波数に変えて出力することができ
る。
【０００８】
【発明が解決しようとする課題】上述した従来技術に
は、図３に示す電圧電流変換回路のＶ−Ｉ特性曲線が実
線Ａに示すように、第２制御電圧信号１４がＮｃｈエン
ハンス型ＭＯＳＦＥＴ２０のしきい値電圧Ｖｔｈ以下の
場合、電流値は一定で電圧電流変換回路として動作して
いないことである。すなわち、しきい値電圧Ｖｔｈから
電源電圧まで（図３のａの範囲）が動作範囲となり、動
作範囲が狭いという問題があり、その解決策が課題とな
っていた。本発明はこのような背景の下になされたもの
で、動作範囲を広くすることができる電圧電流変換回路
を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、金属酸化膜半導体集積回路によるディジタル位相同
期ループ回路構成要素の電圧制御発振器に用いられる電
圧電流変換回路において、電流バイアス回路に流れる電
流を連続的に制御するトランジスタとしてゲート印加電
圧無しでもチャネルが形成されているディプレッション
型金属酸化膜電界効果トランジスタを用いることを特徴
とする電圧電流変換回路を提供する。
【００１０】請求項２に記載の発明は、前記ディプレッ
ション型金属酸化膜電界効果トランジスタが、Ｎチャネ
ルトランジスタであることを特徴とする請求項１に記載
の電圧電流変換回路を提供する。
【００１１】請求項３に記載の発明は、前記ディプレッ
ション型金属酸化膜電界効果トランジスタが、Ｐチャネ
ルトランジスタであることを特徴とする請求項１に記載
の電圧電流変換回路を提供する。
【００１２】
【発明の実施の形態】図１は、金属酸化膜半導体集積回
路によるＰＬＬの構成を示すブロック図である。この図
においてＰＦＤ１は、入力クロック信号８と比較クロッ
ク信号１０を入力とし、これら２つの信号の位相および
周波数を比較した結果をＵＰ信号１１とＤＯＷＮ信号１
２に出力する。ＵＰ信号１１とＤＯＷＮ信号１２を入力
信号とするチャージポンプ２が、該入力信号に対応した
第１制御電圧信号１３を生成する。
【００１３】この第１制御電圧信号１３はローパスフィ
ルタと容量とで構成されるループフィルタ３によって安
定化された第２制御電圧信号１４に変換される。第２制
御電圧信号１４を入力とするＶＣＯ４は第２制御電圧信
号１４に依存した周波数の出力クロック信号９を出力す
る。出力クロック信号９は１／ｎ分周器７によって１／
ｎ周波数の比較クロック信号１０に変換され、前記ＰＦ
Ｄ１にフィードバック入力される。
【００１４】次に本発明の一実施形態による電圧電流変
換回路５の構成について図２を用いて説明する。この図
において電圧電流変換回路５は、第２制御電圧信号１４
をゲート入力とする、しきい値電圧が０Ｖ以下のマイナ
ス値であるＮｃｈディプレッション型ＭＯＳＦＥＴ１７
と電源１６、Ｐｃｈエンハンス型ＭＯＳＦＥＴ１８とで
構成され、電流バイアス信号１５をＩＣＯ６に出力す
る。
【００１５】次に、この実施形態による電圧電流変換回
路５の動作について、図２および図３を用いて説明す
る。Ｎｃｈディプレッション型ＭＯＳＦＥＴ１７は第２
制御電圧信号１４が０Ｖでも動作し、電源１６とＰｃｈ
エンハンス型ＭＯＳＦＥＴ１８にも電流が流れ、ＩＣＯ
６は所定の自走周波数で発振し、出力クロック信号９に
出力する。
【００１６】図３は、横軸が第２制御電圧信号１４の電
圧値Ｖ、縦軸が電圧電流変換後の電流値Ｉであり、電源
１６から流れる電流と同一値である。第２制御電圧信号
１４が０Ｖを越える場合には、電圧電流変換回路５は図
３のＶ一Ｉ特性曲線Ｂの点線に示すように第２制御電圧
信号１４の電圧に依存した電流値を得ることができ、制
御電圧０Ｖから制御可能となる（図３のｂの範囲）。
【００１７】以上、本発明の一実施形態の動作を図面を
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、この実
施形態ではＮｃｈディプレッション型ＭＯＳＦＥＴを使
用した場合について説明したが、Ｐｃｈディプレッショ
ン型ＭＯＳＦＥＴを用いても容易に実現可能である。ま
た、ＧＮＤをマイナス電源に接続し、ＧＮＤレベルの０
Ｖをマイナス電源電圧に置き換えても同様に実現可能で
ある。
【００１８】
【発明の効果】本発明による第１の効果は、制御電圧信
号が０Ｖから電圧電流変換ができることである。第２の
効果は、使用する素子の数と種類が少ないため、製造上
の各素子の特性変動の影響が小さく、入力クロック信号
が一定時のＰＬＬの自走周波数の製造上の変動も小さく
なり、ＰＬＬを周波数変換器として使用するときに、最
低動作周波数を低く設定できることである。第３の効果
は、定電流源の回路規模を小さくしたことにより、消費
電流を約１／２に低減できることである。第４の効果
は、素子数を減らしたため実装面積を減らすことができ
ることである。
【図面の簡単な説明】
【図１】 ＰＬＬの構成を示すブロック図である。
【図２】 本発明の一実施形態によるＶＣＯを示す回路
図である。
【図３】 電圧電流変換回路のＶ−Ｉ特性図である。
【図４】 従来技術によるＶＣＯを示す回路図である。
【符号の説明】
１ 位相周波数検出器（ＰＦＤ） ２ チャージポンプ ３ ループフィルタ ４ 電圧制御発振器（ＶＣＯ） ５ 電圧電流変換回路（Ｖ−Ｉ変換器） ６ 電流制御発振器（ＩＣＯ） ７ １／ｎ分周器 ８ 入力クロック信号 ９ 出力クロック信号 １０ 比較クロック信号 １１ ＵＰ信号 １２ ＤＯＷＮ信号 １３ 第１制御電圧信号 １４ 第２制御電圧信号 １５ 電流バイアス信号 １６、２４ 電源 １７ Ｎｃｈディプレッション型ＭＯＳＦＥＴ １８、２１ Ｐｃｈエンハンス型ＭＯＳＦＥＴ １９、２０、２２ Ｎｃｈエンハンス型ＭＯＳＦＥＴ ２３ 抵抗素子

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属酸化膜半導体集積回路によるディジ
    タル位相同期ループ回路構成要素の電圧制御発振器に用
    いられる電圧電流変換回路において、 電流バイアス回路に流れる電流を連続的に制御するトラ
    ンジスタとしてゲート印加電圧無しでもチャネルが形成
    されているディプレッション型金属酸化膜電界効果トラ
    ンジスタを用いることを特徴とする電圧電流変換回路。
  2. 【請求項２】 前記ディプレッション型金属酸化膜電界
    効果トランジスタは、Ｎチャネルトランジスタであるこ
    とを特徴とする請求項１に記載の電圧電流変換回路。
  3. 【請求項３】 前記ディプレッション型金属酸化膜電界
    効果トランジスタは、Ｐチャネルトランジスタであるこ
    とを特徴とする請求項１に記載の電圧電流変換回路。
JP09155561A 1997-06-12 1997-06-12 電圧電流変換回路 Expired - Fee Related JP3105823B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09155561A JP3105823B2 (ja) 1997-06-12 1997-06-12 電圧電流変換回路
KR1019980021596A KR100310488B1 (ko) 1997-06-12 1998-06-10 넓은제어범위를갖는간단한전압전류변환회로
US09/095,496 US6154016A (en) 1997-06-12 1998-06-11 Voltage-to-current converting circuit which has a wide control range and which utilizes a depletion type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09155561A JP3105823B2 (ja) 1997-06-12 1997-06-12 電圧電流変換回路

Publications (2)

Publication Number Publication Date
JPH114126A JPH114126A (ja) 1999-01-06
JP3105823B2 true JP3105823B2 (ja) 2000-11-06

Family

ID=15608754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09155561A Expired - Fee Related JP3105823B2 (ja) 1997-06-12 1997-06-12 電圧電流変換回路

Country Status (3)

Country Link
US (1) US6154016A (ja)
JP (1) JP3105823B2 (ja)
KR (1) KR100310488B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135835A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd Ｐｌｌ回路
JP4751309B2 (ja) * 2006-12-19 2011-08-17 川崎マイクロエレクトロニクス株式会社 電圧制御発振回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
JP2987974B2 (ja) * 1990-06-15 1999-12-06 セイコーエプソン株式会社 位相同期回路
JP3491910B2 (ja) * 1992-07-03 2004-02-03 セイコーエプソン株式会社 演算増幅器
JP2944398B2 (ja) * 1993-07-05 1999-09-06 日本電気株式会社 Ｍｏｓ差動電圧電流変換回路
JPH088458B2 (ja) * 1993-07-13 1996-01-29 日本電気株式会社 演算増幅回路
BE1007434A3 (nl) * 1993-07-30 1995-06-13 Philips Electronics Nv Spanning-stroomomzetter.
US5610505A (en) * 1995-08-31 1997-03-11 Lucent Technologies, Inc. Voltage-to-current converter with MOS reference resistor

Also Published As

Publication number Publication date
KR19990006858A (ko) 1999-01-25
JPH114126A (ja) 1999-01-06
KR100310488B1 (ko) 2001-11-22
US6154016A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
US6777991B2 (en) Method and apparatus for stable phase-locked looping
US7876163B2 (en) Voltage-controlled oscillator circuit and phase locked loop circuit using the same
KR920004335B1 (ko) 전압제어발진회로
US6825731B2 (en) Voltage controlled oscillator with frequency stabilized and PLL circuit using the same
US6771114B2 (en) Charge pump current compensating circuit
US5646563A (en) Charge pump with near zero offset current
US5105169A (en) Current controlled oscillator including conversion of control voltage to regular and thresholded control currents
US20050258910A1 (en) Voltage controlled oscillator
US7268633B2 (en) Voltage-controlled oscillator for low-voltage, wide frequency range operation
US7154352B2 (en) Clock generator and related biasing circuit
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
US5467060A (en) Voltage controlled oscillator having a current mirror circuit as current source
US5760657A (en) Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
US5905412A (en) Process compensation method for CMOS current controlled ring oscillators
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
JP3105823B2 (ja) 電圧電流変換回路
JP2008042339A (ja) 半導体装置
US8598955B2 (en) Phase locked loop with adaptive loop filter
US10819317B1 (en) Feedback stabilized ring oscillator
JPH08162911A (ja) 電圧制御発振器
TWI637601B (zh) 頻帶選擇時脈資料回復電路以及相關方法
JPH07321649A (ja) 電圧制御発振器及びｐｌｌ回路
US6515537B2 (en) Integrated circuit current source with switched capacitor feedback

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000801

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees