JP2002524900A - トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 - Google Patents
トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器Info
- Publication number
- JP2002524900A JP2002524900A JP2000568179A JP2000568179A JP2002524900A JP 2002524900 A JP2002524900 A JP 2002524900A JP 2000568179 A JP2000568179 A JP 2000568179A JP 2000568179 A JP2000568179 A JP 2000568179A JP 2002524900 A JP2002524900 A JP 2002524900A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- differential
- differential amplifier
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
ンスコンダクタンス補償により線形ゲインを発生する差動増幅器に関する。
において差動増幅器が広く使用されている。差動増幅器は、ノイズなどの同相の
入力変化を除去しながら、入力信号間の差のみを増幅することが理想的である。
差動増幅器の重要な応用は、信号がノイズ信号で汚染されている場合である。例
えば、長いケーブルにわたって伝送されるディジタル信号は、信号伝送中に種々
のノイズ信号を拾うことがある。差動増幅器は、ディジタル信号を増幅しながら
、ノイズ信号を除去することにより、元の信号を復元する。
本願明細書に引用されたものとするDeVeirman等の米国特許第5,28
9,136号に記載されているように、全差動増幅器回路の線形動作レンジは制
限されることが多い。その結果、差動増幅器回路は、線形出力を発生するために
狭い範囲の入力電圧しか受け取ることができない。入力電圧が狭い入力電圧レン
ジを外れると、差動増幅器回路は非線形出力を発生する。
る。これは、差動増幅器の個々のトランジスタのベース−エミッタ電圧が、温度
変化に非常に反応しやすいためである。ベース−エミッタ電圧がトランジスタの
トランスコンダクタンスに影響を与えるため、差動増幅器のゲインは、このよう
な温度変化が生じた場合に一定又は線形のものでないことがある。このような場
合、従来の差動増幅器のゲインは、温度変化により予測不能となることがある。
に十分なゲインが得られないことがある。例えば、最新技術の高速アナログ又は
ディジタル回路では、ダイサイズの縮小化を進めるために電力要求を下げながら
回路の動作を高速化させるように、低電流及び/又は低電圧が用いられることが
多い。従来の差動増幅器では、このような低電流及び/又は低電圧で、高速応用
で適切に動作できるほどの大きさのゲインが得られないことがある。
差動増幅器が望まれる。また、低電流及び低電圧応用においても、このような線
形ゲインを与える差動増幅器が望まれる。
スコンダクタンス補償回路を備えた差動増幅器を提供することで、本発明により
上記の必要性が満たされる。本発明は、プロセス、装置、システム、デバイス又
は方法を含むさまざまな手段で実行可能であることを理解されたい。本発明のい
くつかの実施形態を以下に記載する。
主差動増幅器を含む差動増幅器が提供される。エミッタフォロワ対は、入力差動
電圧信号をシフトして、シフトされた差動電圧信号を展開させるために入力差動
電圧信号を受信するように動作する。第1の差動対は、第1の差動電流を逆にエ
ミッタフォロワ対に与えることにより、エミッタフォロワ対のトランスコンダク
タンスが逆に変化して、第1の差動対のトランスコンダクタンスの変化を補償す
るように構成される。主差動増幅器は、シフトされた差動電圧信号を受信するよ
うに結合され、シフトされた差動電圧信号を増幅して出力電圧信号を生成するよ
うに構成される。
スコンダクタンス補償回路が提供される。補償回路には、エミッタフォロワ対と
第1の差動対が含まれる。エミッタ補償対は、入力差動電圧信号をシフトして、
シフトされた差動電圧信号を展開させるために入力差動電圧信号を受信するよう
に動作する。第1の差動対は、第1の差動電流を逆にエミッタフォロワ対に与え
ることにより、エミッタフォロワ対のトランスコンダクタンスが逆に変化して、
第1の差動対のトランスコンダクタンスの変化を補償するように構成される。
クタンスの変動を補償する方法が提供される。この方法には、(a)一対のエミ
ッタフォロワトランジスタにより、差動入力電圧を受けるステップと、(b)ト
ランジスタの一対の差動対により、補償差動電流を逆にエミッタフォロワトラン
ジスタに供給するステップと、(c)エミッタフォロワトランジスタのトランス
コンダクタンスを逆に変化させて、差動対トランジスタのトランスコンダクタン
スの変化を補償するステップと、(d)トランジスタのエミッタフォロワ対によ
り、エミッタフォロワ対のトランスコンダクタンスの変化に応じて、特定の電圧
で差動入力電圧のDC電圧レベルをシフトするステップとが含まれる。
示される。トランスコンダクタンス補償回路には、入力手段と、差動電流出力手
段が含まれる。入力手段は、入力差動電圧信号を受信しシフトして、シフトされ
た差動増幅電圧信号を展開させる。差動電流出力手段は、第1の差動電流を逆に
入力手段に与えることにより、受信シフト手段のトランスコンダクタンスが逆に
変化して、差動電流出力手段のトランスコンダクタンスの変化を補償する。
スの変動を補償することで、広い入力レンジにわたって大きな線形ゲインが得ら
れるという利点がある。さらに、差動増幅器により、レベルシフト回路を利用し
て低電流及び低電圧の応用でもこのような線形ゲインが得られる。さらに、ゲイ
ンが抵抗器のセットにのみ依存し、差動増幅器にあるトランジスタのトランスコ
ンダクタンスには依存しないため、差動増幅器のゲインは高度に予測可能なもの
である。本発明の他の態様及び利点は、本発明の原理を例示的に説明しながら、
添付の図面を参照して以下の詳細な記載から明らかになるであろう。
得るためにトランスコンダクタンス補償回路を備える差動増幅器の種々の特定の
詳細が、本発明を十分に理解できるように示される。しかしながら、本発明はこ
れらの特定の詳細を用いずに実行されてもよいことは当業者には明らかであろう
。他にも、本発明の態様を不必要に不明確にしないためにも、公知の方法、手順
、部品及び回路を詳細には記載しない。
線形ゲインが得られる。差動増幅器には、主差動対と主増幅対に並列に結合され
た副増幅対がある。主増幅対は、第1の増幅電流を展開させ、副差動対は、第2
の差動電流を展開させる。第1の差動電流は一対の負荷抵抗器に与えられて、差
動出力電圧を発生する。一方、第2の増幅電流は、エミッタフォロワ対に逆に与
えられる。逆に与えられた第2の差動電流は、主差動対及び副差動対におけるベ
ース−エミッタの電圧降下の変化を実質的に補償するエミッタフォロワ対のベー
ス−エミッタの電圧降下を発生させるように動作する。この構成では、差動増幅
器の負荷抵抗及びエミッタ直列帰還抵抗の値により、線形ゲインの量が決定され
る。
増幅器102と、副差動対と、エミッタフォロワ対とが含まれる。主差動増幅器
102には、主差動対と、一対の負荷抵抗器R3及びR4と、一対のエミッタ直
列帰還抵抗器R1及びR2と、電流源106が含まれる。主差動対には、一対の
トランジスタQ5及びQ6が含まれる。トランジスタQ5及びQ6は、それぞれ
にベース、コレクタ及びエミッタがあるバイポーラ接合トランジスタであること
が好ましい。トランジスタQ5及びQ6のコレクタは、抵抗器R3及びR4にそ
れぞれ結合され、これらの抵抗器は、正の電源電圧の電位+Vに結合される。
2にそれぞれ結合される。エミッタ直列帰還抵抗器R1及びR2は、接合104
で互いに結合される。電流源106は、抵抗器R1及びR2の接合104と負の
電源電圧の電位−Vとの間に結合される。電流源により、抵抗器R1及びR2の
それぞれを流れる一定の電流IR1及びIR2が得られる。
る。さらに詳しく言えば、トランジスタQ5及びQ6は、実質的に等しいエミッ
タ領域をもつ同等のトランジスタである。負荷抵抗器R3及びR4も同等の抵抗
器である。同様に、エミッタ直列帰還抵抗器R1及びR2も同等のレジスタであ
る。
2つのトランジスタQ5及びQ6間に均等に分割される。すなわち、電流IR1
及びIR2は、ほとんど等しいものであり、各電流は電流源106により供給さ
れる電流I1の約1/2の値のものである。さらに、トランジスタQ5及びQ6
のベース電流がおよそ0であるとすれば、トランジスタQ5及びQ6のコレクタ
電流IC5及びIC6はそれぞれ、電流I−R1及びI−R2にそれぞれほとん
ど等しい。電流IR1及びIR2がほとんど等しいものであるため、トランジス
タQ5及びQ6のコレクタ電流もほとんど等しいものである。コレクタ電流IC
5及びIC6により、負荷抵抗器R3及びR4のそれぞれの両端に差動電圧降下
が生じ、出力差動電圧信号Voutを生成する。本発明では差動出力電圧を用い
るが、当業者であれば、トランジスタQ5及びQ6のいずれかのコレクタから出
力電圧を取ってよいことは理解されよう。
ース、エミッタ及びコレクタがあるバイポーラ接合トランジスタであることが好
ましい。トランジスタQ3及びQ4は、トランジスタQ4及びQ6にそれぞれ並
列に結合され、差動増幅器100の対称的な構成に配設される。さらに詳しく言
えば、トランジスタQ3のベースはトランジスタQ5のベースに結合されて、共
通のベーストランジスタQ3及びQ5を形成するのに対して、トランジスタQ4
のベースはトランジスタQ6のベースに結合されて、共通ベースのトランジスタ
Q4及びQ6を形成する。トランジスタQ3及びQ4は、同等のエミッタ領域を
有する同等のトランジスタであることが好ましい。
おいて交差して結合される。特に、トランジスタQ3のコレクタは、トランジス
タQ4及びQ6の共通ベースに結合されるのに対して、トランジスタQ4のコレ
クタは、トランジスタQ3及びQ5の共通ベースに結合される。
電圧信号Vinを受信するように構成した一対のトランジスタQ1及びQ2を含
む。トランジスタQ1及びQ2は、エミッタ、コレクタ及びベースがあるバイポ
ーラ接合トランジスタであることが好ましい。トランジスタQ1及びQ2のコレ
クタは、正の電源電圧の電位+Vに結合される。エミッタフォロワトランジスタ
Q1のエミッタはトランジスタQ3及びQ5の共通ベースに結合され、一方エミ
ッタフォロワトランジスタQ2のエミッタはトランジスタQ4及びQ6の共通ベ
ースに結合される。トランジスタQ1及びQ2は、ベース端子の両端で差動入力
電圧信号Vinを受信する。差動出力電圧信号Voutは、主差動トランジスタ
対Q5及びQ6のコレクタの両端で取られる。
らに、同等のトランジスタQ1及びQ2は、本発明の好適な実施形態により、同
等のトランジスタQ3及びQ4にも整合される。従って、4つのトランジスタQ
1、Q2、Q3及びQ4はすべて、実質的に同一のエミッタ領域A1、A2、A
3及びA4をそれぞれもつ同等のトランジスタである。
べてのトランジスタのベース電流は無視できるものとする。したがって、差動増
幅器100にある各トランジスタのエミッタ及びコレクタの電流は、同等のもの
であるとされる。当業者であれば、これらの概算は通常実際の結果と実質的に一
致する結果を生じる。
0の電流I1の分割を決定する。電流源106により供給される電流I1は、差
動増幅器100が対称的なものであることにより、抵抗器R1及びR2をそれぞ
れ介して、電流IR1及びIR2間に均等に分割される。電流IR1は、電流I
C3及びIC5の和であるのに対して、電流IR2は、電流IC4及びIC6の
和である。
領域を有する同等のトランジスタである。同様に、トランジスタQ3及びQ5も
実質的に同じエミッタ領域を有する同等のトランジスタである。好適な実施形態
において、トランジスタQ1、Q2、Q3、Q4、Q5及びQ6は、同等のエミ
ッタ領域を有する同等のトランジスタである。このような同等のトランジスタ構
成では、電流IR1及びIR2は均等に分割される。すなわち、電流IC3及び
IC5は等しく、電流IC4及びIC6は等しい。一方、例えば、トランジスタ
Q6のエミッタ領域A6がQ4の領域の2倍であれば、電流IR2の3分の1が
トランジスタQ4を流れ、残りの電流がトランジスタQ6を流れる。
C6間の差(例えば、IC5−IC6)として定められる主差動電流と、電流I
C3及びIC4間の差(例えば、IC3−IC4)として定められる副差動電流
である。主差動電流の電流IC5及びIC6は、負荷抵抗器R3及びR4をそれ
ぞれ流れ、差動出力電圧Voutを展開する。一方、エミッタフォロワトランジ
スタQ1及びQ2のエミッタは、トランジスタQ4及びQ3のコレクタにそれぞ
れ交差して接続される。トランジスタを交差して結合することにより、トランジ
スタQ3及びQ4が、副差動電流の電流IC3及びIC4をエミッタフォロワト
ランジスタQ2及びQ1にそれぞれフィードバックすることができる。このよう
にして、差動増幅器100は、副差動電流を逆にエミッタフォロワトランジスタ
Q1及びQ2に供給する。
線形モードで機能するように、トランジスタQ3及びQ4の非線形特性を補償す
ることにより線形回路として機能し得るものである。エミッタフォロワトランジ
スタQ1及びQ2は、差動入力電圧VinのDC電圧レベルをシフトして、シフ
トされた入力電圧を主差動対(例えば、トランジスタQ5及びQ6)と副差動対
(例えば、トランジスタQ3及びQ4)のベースに供給する。トランジスタのベ
ース−エミッタ電圧がエミッタ領域とエミッタ電流で通常決定されるため、差動
増幅器100は、本発明の一実施形態により、同等の電流を同等のトランジスタ
に供給する。さらに詳しく言えば、トランジスタQ1、Q2、Q3及びQ4は、
実質的に同一のエミッタ領域A1、A2、A3及びA4をそれぞれが有する同等
のトランジスタである。同等のトランジスタQ3及びQ4は、特に、同一のコレ
クタ電流IC3及びIC4を展開させる。
は、実質的に同一のベース−エミッタ電圧VBE1及びVBE4を展開させる。
これは、ベース電流が無視できるものとすると、同等のトランジスタQ1及びQ
4が実質的に同一の電流IC3を有するためである。同様に、トランジスタQ2
のエミッタ電流としてコレクタ電流IC4のフィードバックは、実質的に同一の
ベース−エミッタ電圧VBE2及びVBE3を発生する。したがって、エミッタ
フォロワトランジスタQ1及びQ2は、トランジスタQ3及びQ4のベース−エ
ミッタ電圧の変動を補償することで、差動増幅器100の非線形特性を減少させ
る。好適な実施形態において、このような補償手法により、トランジスタQ5及
びQ6のベース−エミッタ電圧VBE5及びVBE6は、VBE3及びVBE4
にそれぞれ等しくさせられる。さらに、トランジスタQ5及びQ6がQ3及びQ
4に対して同等のトランジスタであれば、トランジスタQ5及びQ6のゲインは
実質的に線形である。
0のトランスコンダクタンスgmを補償できる。したがって、ゲインは、エミッ
タ直列抵抗器R1及びR2と、負荷インピーダンスR3及びR4により決定され
てよい。ベース電流と寄生抵抗を無視できるとすると、ゲインは、以下の式によ
り決定される。
もつ抵抗器及びトランジスタを用いることにより制御可能である。例えば、トラ
ンジスタA3、A4、A5及びA6のエミッタ領域に依存して、ゲインは上記式
に与えられた因数により低減される。
。図2は、本発明の一実施形態により、エミッタフォロワトランジスタQ1及び
Q2のコレクタ電流が負荷抵抗器R4及びR3のそれぞれにフィードバックされ
る差動増幅器200を示す。コレクタ電流IC1及びIC2を負荷抵抗器R4及
びR3にのそれぞれにフィードバックすることで、電流がトランジスタQ5及び
Q6からの差動電流と付加的に重畳することにより、トランスコンダクタンス補
償が得られる。したがって、差動増幅器200は、このトランスコンダクタンス
補償によりゲインの損失を避ける。差動増幅器200のゲインは、以下の式によ
り求められる。
ため、図1の増幅器よりも大きなゲインを与える。したがって、ゲインは、抵抗
値にのみ依存する。
エミッタフォロワ対を含むものであってよい。例えば、図3は、本発明の一実施
形態により、エミッタフォロワ対と差動対間にさらなるレベルシフトを有する差
動増幅器300を示す。差動増幅器300は、主差動対及び副差動対の共通ベー
スとトランジスタQ1及びQ2のエミッタフォロワ対との間にさらなるエミッタ
フォロワ対を追加したものである。
ポーラ接合トランジスタであることが好ましいトランジスタQ7及びQ8を含む
。トランジスタQ7及びQ8のベースは、トランジスタQ1及びQ2のエミッタ
に結合される。トランジスタQ7及びQ8のコレクタは、正の電圧レール+Vに
結合される。トランジスタQ7のエミッタは、トランジスタQ3及びQ5の共通
ベースに結合されるのに対して、トランジスタQ8のエミッタは、トランジスタ
Q4及びQ6の共通ベースに結合される。トランジスタQ7及びQ8は、実質的
に同等のエミッタ領域をもつ同等のトランジスタであることが好ましい。
と、負の電圧レール−Vの間に結合される一対の電流源108及び110を与え
る。電流源108及び110により、エミッタ電流I2及びI3がそれぞれトラ
ンジスタQ7及びQ8のそれぞれに供給されて、適切な動作点を設定する。トラ
ンジスタのベース電流を無視できるとすると、エミッタ電流I2及びI3は、ト
ランジスタQ7及びQ8のコレクタ電流IC7及びIC8のそれぞれと等しい。
Vinのさらなるレベルシフトが得られる。さらなるレベルシフトにより、トラ
ンジスタQ3及びQ4のベースとコレクタ間の電圧が降下するため、出力電圧V
outの振幅をより大きいものにすることができる。さらに、さらなるエミッタ
フォロワにより、さらなる電流ゲインが得られて、ベース電流に及ぼす差動対ト
ランジスタの影響が低減する。差動増幅器のゲインは、上記式(1)により決定
される。
本発明の一実施形態によるもので、さらなるレベルシフトと、負荷抵抗器R4及
びR3へのエミッタフォロワトランジスタQ1及びQ2のコレクタ電流のフィー
ドバックの両方を備えた差動増幅器400を示す。差動増幅器400は、図1、
図2及び図3で上述したように動作する。
コンダクタンスの変動を補償することによって、広い入力レンジにわたって大き
な線形ゲインが得られる。さらに、差動増幅器により、レベルシフト回路を利用
することにより、低電流及び低電圧の応用においてもこのような線形ゲインが得
られる。さらに、差動増幅器のゲインは、ゲインが抵抗器のセットにのみ依存し
、差動増幅器のトランジスタのトランスコンダクタンスに依存しないため高度に
予測可能である。
で行う変更、置換及び同等のものがある。また、本発明の方法及び装置の両方を
実行する別の手段があることにも留意されたい。したがって、添付の請求項は、
本発明の真の趣旨及び範囲内にあるすべての変更、置換及び同等のものを含むも
のとして解釈されることを意図したものである。
態を示すものであり、本願明細書の記載と共に、本発明の原理を説明するための
ものである。
2のコレクタ電流がそれぞれ負荷抵抗器R4及びR3にフィードバックされる差
動増幅器を示す。
フトを備える差動増幅器を示す。
及びR3へのエミッタフォロワトランジスタQ1及びQ2のコレクタ電流のフィ
ードバックとの両方を備える差動増幅器を示す。
Claims (44)
- 【請求項1】 入力差動電圧信号をシフトして、シフトされた差動電圧信号
を展開させるために、入力差動電圧信号を受信するように動作するエミッタフォ
ロワ対と、 第1の差動電流を逆に前記エミッタフォロワ対に供給することにより、前記エ
ミッタフォロワ対のトランスコンダクタンスが逆に変化して、第1の差動対のト
ランスコンダクタンスの変化を補償するように構成された第1の差動対と、 直列接続された第1の抵抗器及び第2の抵抗器とを含み、シフトされた差動電
圧信号を受信するように結合され、シフトされた差動電圧信号を増幅して、出力
電圧信号を発生させるように構成した主差動増幅器とを備えることを特徴とする
差動増幅器。 - 【請求項2】 前記エミッタフォロア対が、第1のトランジスタと第2のト
ランジスタとを含み、前記第1の差動対が、第3のトランジスタと第4のトラン
ジスタとを含み、前記第1のトランジスタと前記第2のトランジスタのトランス
コンダクタンスが変化して、前記第4及び第3のトランジスタのトランスコンダ
クタンスの変動をそれぞれ補償することを特徴とする請求項1に記載の差動増幅
器。 - 【請求項3】 前記主差動増幅器が、第5のトランジスタと第6のトランジ
スタとを含む第2の差動対を含み、前記第2の差動対が、シフトされた差動電圧
信号を受信して出力信号を発生させるようにされたことを特徴とする請求項2に
記載の差動増幅器。 - 【請求項4】 前記第1、第2、第3、第4、第5及び第6のトランジスタ
が、それぞれにベース、コレクタ及びエミッタがあるバイポーラ接合トランジス
タであることを特徴とする請求項3に記載の差動増幅器。 - 【請求項5】 前記第1及び第2のトランジスタのエミッタが、前記第3及
び第4のトランジスタのベースにそれぞれ結合され、前記第3及び第5のトラン
ジスタが、それらのベース及びエミッタで並列に結合され、前記第4及び第6の
トランジスタが、それらのベース及びエミッタで並列に結合されることを特徴と
する請求項4に記載の差動増幅器。 - 【請求項6】 前記第4のトランジスタのコレクタが、前記第1のトランジ
スタのエミッタに結合され、前記第3のトランジスタのコレクタが、前記第2の
トランジスタのエミッタに結合されることにより、前記第3及び第4のトランジ
スタのコレクタ電流が、前記第2及び第1のトランジスタにそれぞれ逆に与えら
れることを特徴とする請求項5に記載の差動増幅器。 - 【請求項7】 前記主差動増幅器が、 前記第6及び第6のトランジスタのエミッタ間で直列に結合され、接合で互い
に結合された第1の抵抗器及び第2の抵抗器と、 前記第1及び第2の抵抗器を流れる電流を供給するために接合に結合された第
1の電流源と、 前記第5及び第6のトランジスタのコレクタにそれぞれ結合された第1の負荷
抵抗器及び第2の負荷抵抗器とをさらに含むことを特徴とする請求項5に記載の
差動増幅器。 - 【請求項8】 前記第1及び第2の抵抗器が同等の抵抗器であり、前記第1
及び第2の負荷抵抗器が同等の抵抗器であることを特徴とする請求項7に記載の
差動増幅器。 - 【請求項9】 前記第1及び第6のトランジスタのコレクタが結合され、前
記第2及び第5のトランジスタのコレクタが結合されることを特徴とする請求項
7に記載の差動増幅器。 - 【請求項10】 前記エミッタフォロワ対と前記第2の差動対との間に結合
されて、エミッタフォロワ対からシフトされた差動電圧をさらにシフトする副エ
ミッタフォロワ対をさらに備えることを特徴とする請求項7に記載の差動増幅器
。 - 【請求項11】 前記副エミッタフォロワ対が、第7のトランジスタ及び第
8のトランジスタとを含み、前記トランジスタが、ベース、コレクタ及びエミッ
タがあるバイポーラ接合トランジスタであることを特徴とする請求項10に記載
の差動増幅器。 - 【請求項12】 前記第7及び第8のトランジスタが、同等のトランジスタ
であることを特徴とする請求項11に記載の差動増幅器。 - 【請求項13】 前記第7及び第8のトランジスタのベースが、前記第1及
び第2のトランジスタのエミッタにそれぞれ結合され、前記第7及び第8のトラ
ンジスタのエミッタが、前記第5及び第6のトランジスタのベースにそれぞれ結
合されることを特徴とする請求項12に記載の差動増幅器。 - 【請求項14】 前記第7のトランジスタのエミッタに結合される第2の電
流源と、 前記第8のトランジスタのエミッタに結合される第3の電流源とをさらに備え
、前記第2及び第3の電流源が、前記第7及び第8のトランジスタのコレクタ電
流をそれぞれ設定するように動作することを特徴とする請求項13に記載の差動
増幅器。 - 【請求項15】 前記第1及び第6のトランジスタのコレクタが結合され、
前記第2及び第5のトランジスタのコレクタが結合されることを特徴とする請求
項9又は10に記載の差動増幅器。 - 【請求項16】 主差動対がある差動増幅器のトランスコンダクタンス補償
回路であって、 入力差動電圧信号をシフトして、シフトされた差動電圧信号を展開させるために
、入力差動電圧信号を受信するように動作するエミッタフォロワ対と、 第1の差動電流を逆に前記エミッタフォロワ対に供給することにより、前記エ
ミッタフォロワ対のトランスコンダクタンスが逆に変化して、第1の差動対のト
ランスコンダクタンスの変化を補償するように構成された第1の差動対とを備え
、 前記主差動対の間に第1の抵抗器及び第2の抵抗器が直列に接続されることを
特徴とする差動増幅器。 - 【請求項17】 前記エミッタフォロア対が、第1のトランジスタと第2の
トランジスタとを含み、前記第1の差動対が、第3のトランジスタと第4のトラ
ンジスタとを含み、前記第1のトランジスタと前記第2のトランジスタのトラン
スコンダクタンスが変化して、前記第4及び第3のトランジスタのトランスコン
ダクタンスの変動をそれぞれ補償することを特徴とする請求項16に記載の差動
増幅器。 - 【請求項18】 前記主差動増幅器が、第5のトランジスタと第6のトラン
ジスタとを含む第2の差動対を含み、前記第2の差動対が、シフトされた差動電
圧信号を受信して出力信号を発生させるようにされたことを特徴とする請求項1
7に記載の差動増幅器。 - 【請求項19】 前記第1、第2、第3、第4、第5及び第6のトランジス
タが、それぞれにベース、コレクタ及びエミッタがあるバイポーラ接合トランジ
スタであることを特徴とする請求項18に記載の差動増幅器。 - 【請求項20】 前記第1及び第2のトランジスタのエミッタが、前記第3
及び第4のトランジスタのベースにそれぞれ結合され、前記第3及び第5のトラ
ンジスタが、それらのベース及びエミッタで並列に結合され、前記第4及び第6
のトランジスタが、それらのベース及びエミッタで並列に結合されることを特徴
とする請求項19に記載の差動増幅器。 - 【請求項21】 前記第4のトランジスタのコレクタが、前記第1のトラン
ジスタのエミッタに結合され、前記第3のトランジスタのコレクタが、前記第2
のトランジスタのエミッタに結合されることにより、前記第3及び第4のトラン
ジスタのコレクタ電流が、前記第2及び第1のトランジスタにそれぞれ逆に与え
られることを特徴とする請求項5又は20に記載の差動増幅器。 - 【請求項22】 前記第1及び第2のトランジスタのベース−エミッタ電圧
が変化して、前記第4及び第3のトランジスタのベース−エミッタ電圧の変動を
それぞれ補償することを特徴とする請求項6又は21に記載の差動増幅器。 - 【請求項23】 前記第1、第2、第3、第4、第5及び第6のトランジス
タが、同等のトランジスタであることを特徴とする請求項18に記載の差動増幅
器。 - 【請求項24】 前記主差動増幅器が、 前記第6及び第6のトランジスタのエミッタ間で直列に結合され、接合で互い
に結合された第1の抵抗器及び第2の抵抗器と、 前記第1及び第2の抵抗器を流れる電流を供給するために接合に結合された第
1の電流源と、 前記第5及び第6のトランジスタのコレクタにそれぞれ結合された第1の負荷
抵抗器及び第2の負荷抵抗器とをさらに含むことを特徴とする請求項23に記載
の差動増幅器。 - 【請求項25】 前記第1及び第2の抵抗器が同等の抵抗器であり、前記第
1及び第2の負荷抵抗器が同等の抵抗器であることを特徴とする請求項7又は2
4に記載の差動増幅器。 - 【請求項26】 前記差動増幅器のゲインが、第1の抵抗器の値、第1の負
荷抵抗器の値、第6のトランジスタのエミッタ領域及び第4のトランジスタのエ
ミッタ領域により決定されることを特徴とする請求項8又は25に記載の差動増
幅器。 - 【請求項27】 前記第1及び第2の抵抗器及び前記第1及び第2の負荷抵
抗器が、プロセス依存のゲインを与えるようにすべて同等のトランジスタである
ことを特徴とする請求項7又は25に記載の差動増幅器。 - 【請求項28】 前記第5及び第6のトランジスタのコレクタから出力が得
られることを特徴とする請求項8又は24に記載の差動増幅器。 - 【請求項29】 第5のトランジスタのコレクタから出力が得られることを
特徴とする請求項7又は24に記載の差動増幅器。 - 【請求項30】 前記エミッタフォロワ対と前記第2の差動対との間に結合
されて、エミッタフォロワ対からシフトされた差動電圧をさらにシフトする副エ
ミッタフォロワ対をさらに備えることを特徴とする請求項24に記載の差動増幅
器。 - 【請求項31】 前記副エミッタフォロワ対が、第7のトランジスタ及び第
8のトランジスタとを含み、前記トランジスタが、ベース、コレクタ及びエミッ
タがあるバイポーラ接合トランジスタであることを特徴とする請求項30に記載
の差動増幅器。 - 【請求項32】 前記第7及び第8のトランジスタが、同等のトランジスタ
であることを特徴とする請求項31に記載の差動増幅器。 - 【請求項33】 前記第7及び第8のトランジスタのベースが、前記第1及
び第2のトランジスタのエミッタにそれぞれ結合され、前記第7及び第8のトラ
ンジスタのエミッタが、前記第5及び第6のトランジスタのベースにそれぞれ結
合されることを特徴とする請求項32に記載の差動増幅器。 - 【請求項34】 前記第7のトランジスタのエミッタに結合される第2の電
流源と、 前記第8のトランジスタのエミッタに結合される第3の電流源とをさらに備え
、前記第2及び第3の電流源が、前記第7及び第8のトランジスタのコレクタ電
流をそれぞれ設定するように動作することを特徴とする請求項33に記載の差動
増幅器。 - 【請求項35】 前記第1及び第6のトランジスタのコレクタが結合され、
前記第2及び第5のトランジスタのコレクタが結合されることを特徴とする請求
項24又は30に記載の差動増幅器。 - 【請求項36】 前記第3及び第4のトランジスタのコレクタ電流が、前記
第1及び第2の抵抗器にそれぞれフィードバックされることを特徴とする請求項
15又は35に記載の差動増幅器。 - 【請求項37】 前記差動増幅器のゲインが、第1の抵抗器及び第1の負荷
抵抗器の値により決定されることを特徴とする請求項9、15、27又は35に
記載の差動増幅器。 - 【請求項38】 前記差動増幅器のゲインが、前記トランジスタのエミッタ
領域から独立したものであることを特徴とする請求項9、14、27又は33に
記載の差動増幅器。 - 【請求項39】 主差動対がある差動増幅器のトランスコンダクタンス補償
回路であって、 入力差動電圧信号を受信しシフトして、シフトされた差動電圧信号を展開させ
るための入力手段と、 第1の差動電流を逆に前記入力手段に供給することによって、前記受信シフト
手段のトランスコンダクタンスが逆に変化して、差動電流出力手段のトランスコ
ンダクタンスの変化を補償するための手段と、 前記主差動対の間に第1の抵抗器及び第2の抵抗器が直列に接続されることを
特徴とする差動増幅器。 - 【請求項40】 前記入力手段が、第1のトランジスタと第2のトランジス
タとを含み、前記差動電流出力手段が、第3のトランジスタと第4のトランジス
タとを含み、前記第1のトランジスタと前記第2のトランジスタのトランスコン
ダクタンスが変化して、前記第4及び第3のトランジスタのトランスコンダクタ
ンスの変動をそれぞれ補償することを特徴とする請求項39に記載の差動増幅器
。 - 【請求項41】 前記主差動増幅器が、第5のトランジスタと第6のトラン
ジスタとを含む第2の差動対を含み、前記第2の差動対が、シフトされた差動電
圧信号を受信して出力信号を発生させるようにされたことを特徴とする請求項2
、17又は40に記載の差動増幅器。 - 【請求項42】 前記第1、第2、第3及び第4のトランジスタが、同等の
トランジスタであることを特徴とする請求項2、17又は40に記載の差動増幅
器。 - 【請求項43】 前記第5及び第6のトランジスタが、同等のトランジスタ
であることを特徴とする請求項3、18又は41に記載の差動増幅器。 - 【請求項44】 前記第1、第2、第3、第4、第5及び第6のトランジス
タが、すべて同等のトランジスタであることを特徴とする請求項3、18又は4
1に記載の差動増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/141,874 | 1998-08-27 | ||
US09/141,874 US6188280B1 (en) | 1998-08-27 | 1998-08-27 | Differential amplifier with gain linearization through transconductance compensation |
PCT/US1999/019754 WO2000013309A1 (en) | 1998-08-27 | 1999-08-25 | Differential amplifier with gain linearization through transconductance compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002524900A true JP2002524900A (ja) | 2002-08-06 |
JP2002524900A5 JP2002524900A5 (ja) | 2006-10-26 |
Family
ID=22497635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568179A Pending JP2002524900A (ja) | 1998-08-27 | 1999-08-25 | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6188280B1 (ja) |
EP (1) | EP1116324B1 (ja) |
JP (1) | JP2002524900A (ja) |
DE (1) | DE69934501D1 (ja) |
WO (1) | WO2000013309A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295381A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 電圧−電流変換回路、ミキサ回路および携帯機器 |
JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
WO2011099113A1 (ja) * | 2010-02-09 | 2011-08-18 | 株式会社島津製作所 | 差動増幅回路 |
WO2013008339A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士通株式会社 | 差動型増幅回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60228545D1 (de) * | 2001-02-21 | 2008-10-09 | Nxp Bv | Schnittstellenschaltung für ein differenzsignal |
US6798290B2 (en) * | 2001-08-31 | 2004-09-28 | Sequoia Communications | Translinear variable gain amplifier |
JP3833530B2 (ja) * | 2001-12-13 | 2006-10-11 | 株式会社東芝 | 差動増幅器 |
US7180369B1 (en) * | 2003-05-15 | 2007-02-20 | Marvell International Ltd. | Baseband filter start-up circuit |
US7161752B1 (en) | 2003-11-05 | 2007-01-09 | Marvell International Ltd. | Asymmetric compensation circuit |
US7362530B2 (en) * | 2004-03-02 | 2008-04-22 | Texas Instruments Incorporated | Amplifier apparatus for use with a sensor |
US7248116B2 (en) * | 2005-11-01 | 2007-07-24 | Mediatek, Inc. | Differential amplifiers |
US8958290B2 (en) * | 2007-03-05 | 2015-02-17 | Marvell International Ltd. | Multi-level multi-pin differential interface |
US20090058466A1 (en) * | 2007-08-31 | 2009-03-05 | Allan Joseph Parks | Differential pair circuit |
JP4412507B2 (ja) * | 2007-10-03 | 2010-02-10 | Necエレクトロニクス株式会社 | 半導体回路 |
EP2110946A1 (en) * | 2008-04-18 | 2009-10-21 | STMicroelectronics (Grenoble) SAS | Differential RF amplifier |
US9520849B2 (en) * | 2012-11-16 | 2016-12-13 | Texas Instruments Incorporated | Rail-to-rail constant transconductance differential input stage |
KR20200100347A (ko) * | 2019-02-18 | 2020-08-26 | 에스케이하이닉스 주식회사 | 증폭기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760414U (ja) * | 1980-09-26 | 1982-04-09 | ||
JPS5785715U (ja) * | 1980-11-12 | 1982-05-27 | ||
JPS6016708A (ja) * | 1983-07-08 | 1985-01-28 | Pioneer Electronic Corp | 差動アンプの入力回路 |
JPS61254095A (ja) * | 1985-04-30 | 1986-11-11 | Matsushita Electric Ind Co Ltd | ブラシレスモ−タの駆動装置 |
JPS62202606A (ja) * | 1986-03-03 | 1987-09-07 | Hitachi Ltd | 相互コンダクタンス増幅回路 |
JPH02224411A (ja) * | 1989-02-23 | 1990-09-06 | Pioneer Electron Corp | 差動増幅器 |
JPH0766643A (ja) * | 1993-07-30 | 1995-03-10 | Philips Electron Nv | 電圧−電流変換器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4476440A (en) * | 1981-09-28 | 1984-10-09 | Medtronic, Inc. | Cross coupled amplifier |
NL8602892A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Gebalanceerde versterker en versterkerschakeling voorzien van een dergelijke versterker. |
US4780688A (en) | 1987-05-07 | 1988-10-25 | Harris Corporation | Large signal output current enhancement for a differential pair |
GB2256550B (en) | 1991-06-04 | 1995-08-02 | Silicon Systems Inc | Differential pair based transconductance element with improved linearity and signal to noise ratio |
JP2661527B2 (ja) | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
US5392002A (en) * | 1993-05-28 | 1995-02-21 | National Semiconductor Corporation | Low voltage bipolar negative impedance converter |
BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
US5461342A (en) * | 1994-07-13 | 1995-10-24 | Texas Instruments Incorporated | Wide bandwidth, phase-stable amplifier circuit and method |
GB2295934B (en) * | 1994-12-09 | 1999-04-14 | Plessey Semiconductors Ltd | Amplifier circuit arrangements |
US5552742A (en) | 1995-02-13 | 1996-09-03 | Motorola, Inc. | Circuit for controlling current flow between two nodes |
US5532637A (en) * | 1995-06-29 | 1996-07-02 | Northern Telecom Limited | Linear low-noise mixer |
-
1998
- 1998-08-27 US US09/141,874 patent/US6188280B1/en not_active Expired - Lifetime
-
1999
- 1999-08-25 DE DE69934501T patent/DE69934501D1/de not_active Expired - Lifetime
- 1999-08-25 EP EP99946680A patent/EP1116324B1/en not_active Expired - Lifetime
- 1999-08-25 JP JP2000568179A patent/JP2002524900A/ja active Pending
- 1999-08-25 WO PCT/US1999/019754 patent/WO2000013309A1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760414U (ja) * | 1980-09-26 | 1982-04-09 | ||
JPS5785715U (ja) * | 1980-11-12 | 1982-05-27 | ||
JPS6016708A (ja) * | 1983-07-08 | 1985-01-28 | Pioneer Electronic Corp | 差動アンプの入力回路 |
JPS61254095A (ja) * | 1985-04-30 | 1986-11-11 | Matsushita Electric Ind Co Ltd | ブラシレスモ−タの駆動装置 |
JPS62202606A (ja) * | 1986-03-03 | 1987-09-07 | Hitachi Ltd | 相互コンダクタンス増幅回路 |
JPH02224411A (ja) * | 1989-02-23 | 1990-09-06 | Pioneer Electron Corp | 差動増幅器 |
JPH0766643A (ja) * | 1993-07-30 | 1995-03-10 | Philips Electron Nv | 電圧−電流変換器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
JP2006295381A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 電圧−電流変換回路、ミキサ回路および携帯機器 |
US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
WO2011099113A1 (ja) * | 2010-02-09 | 2011-08-18 | 株式会社島津製作所 | 差動増幅回路 |
WO2013008339A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士通株式会社 | 差動型増幅回路 |
JP5673824B2 (ja) * | 2011-07-14 | 2015-02-18 | 富士通株式会社 | 差動型増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2000013309A1 (en) | 2000-03-09 |
EP1116324A1 (en) | 2001-07-18 |
WO2000013309A8 (en) | 2000-06-22 |
DE69934501D1 (de) | 2007-02-01 |
EP1116324B1 (en) | 2006-12-20 |
US6188280B1 (en) | 2001-02-13 |
EP1116324A4 (en) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002524900A (ja) | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 | |
JPH0110007Y2 (ja) | ||
EP1147601B1 (en) | Level shift circuit | |
WO1997001219A1 (en) | A high frequency, differential limiting distributed amplifier | |
US3959733A (en) | Differential amplifier | |
US4074205A (en) | Input stage for fast-slewing amplifier | |
US4774478A (en) | Feedback amplifier compensation circuitry | |
JPH0612859B2 (ja) | 差動増幅器回路 | |
US5113146A (en) | Amplifier arrangement | |
JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
JP3991306B2 (ja) | 増幅回路 | |
US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
US6078220A (en) | Complementary class AB current amplifier | |
US5578966A (en) | Output stage for a high-speed video amplifier | |
US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
JP3170824B2 (ja) | オーディオ電力増幅器 | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
US5119041A (en) | High gain differential current amplifier having a low output voltage | |
US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
JP2002524958A (ja) | 電子回路 | |
EP0518673B1 (en) | Fast buffer | |
JP2607970B2 (ja) | オフセットキャンセル回路 | |
JP3235745B2 (ja) | 利得制御型増幅回路及び原色信号増幅装置 | |
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060824 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100108 |