JPH0752771B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0752771B2
JPH0752771B2 JP15775886A JP15775886A JPH0752771B2 JP H0752771 B2 JPH0752771 B2 JP H0752771B2 JP 15775886 A JP15775886 A JP 15775886A JP 15775886 A JP15775886 A JP 15775886A JP H0752771 B2 JPH0752771 B2 JP H0752771B2
Authority
JP
Japan
Prior art keywords
mosfet
thyristor
semiconductor
semiconductor device
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15775886A
Other languages
English (en)
Other versions
JPS6218750A (ja
Inventor
イエネ、チハニ
ヨハン、ビールマイエル
Original Assignee
シ−メンス、アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シ−メンス、アクチエンゲゼルシヤフト filed Critical シ−メンス、アクチエンゲゼルシヤフト
Publication of JPS6218750A publication Critical patent/JPS6218750A/ja
Publication of JPH0752771B2 publication Critical patent/JPH0752771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つの主面を備えた半導体基板、ゲート電極
およびソース電極を有するMOSFETを含む半導体装置に関
する。
〔従来の技術〕
半導体装置は一般に所定の温度までしか動作能力がな
い。半導体装置の構成に応じて130〜180℃にある接合温
度値が上昇すると、半導体装置は阻止能力を失う。その
場合に、半導体装置を通る電流は、半導体装置が破壊さ
れるほど大きくなることがある。そのために、外部温度
が高いと、半導体装置はその定格電流以下で既に阻止で
きない状態となる。この問題はpn接合を有するすべての
半導体装置において生じ、したがってバイポーラ半導体
装置でもIGFET構造でも生じる。
〔発明が解決しようとする課題〕
本発明は、上記に鑑み、２つの主面を備えた半導体基
板、ゲート電極およびソース電極を有するMOSFETを含む
半導体装置を、高い温度に対して許容できるように保護
することを目的とする。
〔課題を解決するための手段〕
上述の目的を達成するため、本発明において、２つの主
面を有する半導体基板と、この半導体基板の第１の主面
上に設けられたゲート電極およびソース電極とを有する
MOSFETを含む半導体装置において、 (a) MOSFETの半導体基板の第１の主面上に半導体スイ
ッチの半導体基板が固定され、この半導体スイッチはMO
SFETが過負荷になる接合温度に達したとき導通するよう
になっており、 (b) MOSFETの半導体基板と半導体スイッチの半導体基
板とは熱的に互いに接続され、 (c) MOSFETの半導体スイッチとは電気的に互いに絶縁
され、 (d) 半導体スイッチの半導体基板はカソード端子とア
ノード端子とを有し、 (e) 半導体スイッチのアノード端子、カソード端子
は、それぞれMOSFETのゲート電極、ソース電極に接続さ
れている ものである。
半導体スイッチとしてはサイリスタ、バイポーラトラン
ジスタ等を使用することができ、MOSFETのゲート電極、
ソース電極と接続される主電極はサイリスタの場合アノ
ードとカソード、バイポーラトランジスタの場合エミッ
タとコレクタを用いることができ、スイッチングを司る
導電路の両端電極である。
〔作用〕
本発明によれば、かかる構成により、MOSFETが過負荷ま
たは高い周囲温度によって加熱されると、これに熱的に
結合した半導体スイッチが導通してMOSFETのゲート・ソ
ース間の静電容量を短絡して放電させ、MOSFETを阻止さ
せる。これによって、MOSFETを高い温度から保護するこ
とができる。
〔実施例〕
以下、第１図および第２図を参照しながら本発明を実施
例について更に詳細に説明する。
第１図は簡単な実施例の断面を示し、第２図は第１図に
よる装置に比べて改良された特性を有する半導体スイッ
チの特に集積可能な簡単な回路装置を示す。
第１図による半導体装置は１つのMOSFET100を有し、こ
のMOSFET100の半導体基板１を簡単に示されている。半
導体基板１の主面の一方はドレイン電極Ｄと接続されて
いる。他方に主面にはソース電極Ｓおよびゲート電極Ｇ
がおかれている。ソース電極およびゲート電極が設けら
れているのと同じ主面上に半導体スイッチ200があり、
この半導体スイッチ200の基板は５で示されている。こ
の半導体スイッチ200は図示のように簡単な場合には横
方向に形成されたサイリスタであってよい。これは領域
６の表面内部にアノード側エミッタ領域９およびカソー
ド側ベース領域７が平坦に形成されている。ベース領域
７内部にはカソード側エミッタ領域８が平坦に形成さ
れ、その結果領域６はアノード側ベース領域を形成す
る。領域８、９は、カソード端子Ｋもしくはアノード端
子Ａをなす電極10もしくは11を備えている。電極10、11
は電気的にソース電極もしくはゲート電極Ｇと接続され
ている。
サイリスタ200はMOSFET100の基板１に対して電気的に絶
縁されていることが望ましい。このために、例えば窒化
シリコンSi3N4からなる薄い絶縁層３が用いられる。サ
イリスタ200は、この絶縁層３上に薄い接着層４によっ
て固定することができる。層３および４は、サイリスタ
200がMOSFET100の基板１と良好に熱接触するように薄
く、例えば0.5μｍもしくは５〜10μｍの厚みにされて
いる。
MOSFET100が電極Ｓ、Ｄ間への電圧印加により通電され
ると、MOSFET100の半導体基板１が加熱され、それにと
もなってサイリスタ200の基板５も熱せられる。その際
にMOSFET100のゲート・ソース間電圧はサイリスタ200の
アノード・カソード間電圧を形成する。MOSFET100の内
部温度が過負荷または高い周囲温度により上昇すると、
横方向サイリスタ200の温度も同様に上昇する。それに
より、サイリスタ200の阻止電流はサイリスタ200が点弧
するまで上昇する。サイリスタ200がアノードＡとカソ
ードＫとの間で低抵抗の電流路を形成する結果、MOSFET
100のソース電極Ｓとゲート電極Ｇとの間の電圧は殆ど
崩壊する。その場合にサイリスタ200の順方向電圧降下
はオン状態でMOSFET100の動作電圧UTより小さくなけれ
ばならない。その場合にMOSFET100のゲート・ソース間
静電容量CGSは放電させられ、MOSFET100がターンオフさ
れる。
サイリスタ200が点弧する温度は、与えられた寸法およ
び不純物量において、例えばカソード側エミッタ領域８
とカソード側ベース領域７との間のバイパス部12によっ
て調整できる。サイリスタ200は例えば次の不純物量を
有する。
領域８…………1019〜1020原子Ascm-3 領域７、９……1017〜1018原子Bcm-3 領域６…………1014〜1016原子Pcm-2 半導体装置が回路に高いdv/dt負担で使用される場合
に、その負担によりサイリスタがMOSFETにとって臨海温
度に達していないのに既に点弧されることが起こり得
る。サイリスタのdv/dt特性は、よく知られているよう
に、バイパス部12の拡大によって改善される。しかし、
それにともなって、上昇する温度に対するサイリスタの
感度が低下する。したがって、半導体スイッチのために
第２図に示されている装置を選ぶことは当を得たことで
ある。これは良好な温度感度をもって、dv/dt負担に対
する不感応性を保証する。
第１図に使用されるサイリスタ200が第２図に概略的に
示されている。第１図におけると同じものまたは機能的
に同じ部分には同じ符号を付してある。なおMOSFET100
はサイリスタ200と切り離して示されているが、実際に
は第１図に示すようにサイリスタ200の基板に固定され
ている。dv/dt耐量を高めるために、領域７、８間には
抵抗14が配置されており、この抵抗は電気的に第１図に
よるバイパス部12に対応する。領域６、７間にはトラン
ジスタ15のエミッタ・コレクタ区間が接続されている。
トランジスタ15のベースはエンハンスメント形のMOSFET
16のドレイン・ソース区間を介してサイリスタのカソー
ドＫと接続されている。MOSFET16のゲートは一方ではコ
ンデンサ17を介してサイリスタのアノード側ベース領域
６に接続され、他方では定電流回路18を介してサイリス
タのカソードＫに接続されている。更にトランジスタ15
のベース・エミッタ間には、エミッタ・コレクタ間阻止
電圧を高めるものに役立つ抵抗19を接続するとよい。
サイリスタ200の端子ＡはMOSFET100のゲート電極Ｇと接
続され、サイリスタ200の端子ＫはMOSFET100のソース電
極Ｓと接続されているから、MOSFET100に電圧が加えら
れている通常の運転状態ではゲート電極Ｇはソース電極
Ｓに対し正の電位を有しており、サイリスタ200のアノ
ード側エミッタ領域９とアノード側ベース領域６との間
にあるpn接合には順方向に電圧が加わるため、アノード
端子Ａから領域９、６、コンデンサ17、定電流回路18を
通して一定の電流がサイリスタ200がカソードＫへ流れ
る。MOSFET100が正常の状態、即ちその温度がまだ臨海
値に達していない状態では、この電流は小さくMOSFET16
をオンさせるに至らず、サイリスタ200はターンオフせ
ず、MOSFET100はオフされず運転状態を持続する。
MOSFET100の温度が上昇すると、それと接触するサイリ
スタ200、トランジスタ15および特に集積化された回路
の他の部分の温度も上昇する。この温度の上昇によっ
て、サイリスタ200を流れる逆もれ電流及びトランジス
タ15の逆もれ電流も増加する。サイリスタ200のカソー
ド側ベース領域７とカソード側エミッタ領域８との間に
は抵抗14が接続されているから、サイリスタ200の逆も
れ電流の一部は領域７と領域８との間のpn接合を迂回し
抵抗14を通って流れ、サイリスタ200はなおターンオン
しない。しかしながら更に温度が上昇し、MOSFET100に
とって臨海的な温度値に達したとき、トランジスタ15の
温度上昇により増加した逆もれ電流がサイリスタ200の
カソード側ベース領域７に電荷キャリヤを注入し、サイ
リスタ200はターンオンされ、MOSFET100のゲート・ソー
ス間静電容量CGSを短絡し、MOSFET100はターンオフされ
る。
これに対して、MOSFET100の温度が臨界的な値には達し
ていないが、MOSFET100のゲート、ソース間、即ちサイ
リスタ200の端子Ａ、Ｋの間に急傾斜の電圧エッジが生
じた場合には、コンデンサ17に大電流が流れ、それによ
っMOSFET16がターンオンする。このMOSFET16がトランジ
スタ15のベース・エミッタ区間を短絡し、したがって、
トランジスタ15を不導通状態に制御してサイリスタ200
をターンオンせず、MOSFET100はターンオフすることな
く運転状態を続ける。このようにして、第２図の回路に
よれば、MOSFET100の温度が上昇して臨界的な値に達し
たときは直ちにMOSFET100はサイリスタ200のターンオフ
によりターンオフされるが、MOSFET100の温度が臨界的
な値に達していないときにMOSFET100に一時的に急峻な
電圧パルスが加わってもターンオフされるというような
事態を確実に防止することができる。
第２図による装置全体は１×１〜１×2mmの面積の一つ
のチップ上に集積化することができる。第２図による集
積回路の更に詳しい説明は、別の用途のための集積回路
が記載されている***特許出願公開第3,344,435号明細
書を参照されたい。
サイリスタについて、この場合にも、第１図に関係して
述べたように、サイリスタの順方向電圧降下がMOSFETの
動作電圧UTよりも小さくなければならない。数ボルトと
いう大きさの高い動作電圧を有するMOSFETの場合につい
は、半導体スイッチとしてサイリスタの代わりにバイポ
ーラトランジスタを使用しても十分である。
〔発明の効果〕
以上のように、本発明によれば、MOSFETが過負荷または
高い周囲温度によって加熱されると、これに熱的に結合
した半導体スイッチが導通してMOSFETのゲート・ソース
間の静電容量を短絡して放電させてMOSFETを阻止させる
ことによって、MOSFETを高い温度から保護することがで
きる。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図は第１図
による装置に比べて改良された特性を有する半導体スイ
ッチの特に集積可能な回路装置を示す回路図である。 100……MOSFET、200……半導体スイッチ（サイリス
タ）、１……MOSFETの基板、３……絶縁層、４……接着
層、５……半導体スイッチの基板、６……アノード側ベ
ース領域、７……カソード側ベース領域、８……カソー
ド側エミッタ領域、９……アノード側エミッタ領域、1
0、11……電極、12……バイパス部、14……抵抗（バイ
パス部）、15……トランジスタ、16……MOSFET、17……
コンデンサ、18……定電流回路。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】２つの主面を有する半導体基板と、この半
    導体基板の第１の主面上に設けられたゲート電極および
    ソース電極とを有するMOSFETを含む半導体装置におい
    て、 (a) 前記MOSFET（100）の半導体基板（１）の第１の主
    面上に半導体スイッチ（200）の半導体基板（５）が固
    定され、この半導体スイッチ（200）はMOSFET（100）が
    過負荷になる接合温度に達したとき導通するようになっ
    ており、 (b) 前記MOSFET（100）の半導体基板（１）と前記半導
    体スイッチ（200）の半導体基板（５）とは熱的に互い
    に接続され、 (c) 前記MOSFET（100）と半導体スイッチ（200）とは
    電気的に互いに絶縁され、 (d) 前記半導体スイッチ（200）の半導体基板（５）は
    カソード端子（Ｋ）とアノード端子（Ａ）とを有し、 (e) 前記半導体スイッチ（200）のアノード端子
    （Ａ）、カソード端子（Ｋ）は、それぞれ前記MOSFET
    （100）のゲート電極（Ｇ）、ソース電極（Ｓ）に接続
    されている ことを特徴とする半導体装置。
  2. 【請求項２】半導体スイッチ（200）は横方向に形成さ
    れたサイリスタであることを特徴とする特許請求の範囲
    第１項に記載の半導体装置。
  3. 【請求項３】サイリスタ（200）は少なくともそのカソ
    ード側ベース領域（７）とカソード側エミッタ領域
    （８）との間にバイパス路（12、14）を有することを特
    徴とする特許請求の範囲第１項に記載の半導体装置。
  4. 【請求項４】サイリスタ（200）のアノード側ベース領
    域（６）とカソード側ベース領域（７）との間にバイポ
    ーラトランジスタ（15）のエミッタ・コレクタ区間が接
    続され、バイポーラトランジスタ（15）のベース端子は
    エンハンスメント形のMOSFET（16）のソース・ドレイン
    区間を介してサイリスタのカソード端子（Ｋ）と接続さ
    れ、前記エンハンスメント形のMOSFET（16）のゲート端
    子は一方でコンデンサ（17）を介してサイリスタ（20
    0）のアノード側ベース領域（６）と接続され、他方で
    は定電流回路（18）を介してサイリスタ（200）のカソ
    ード端子と接続されていることを特徴とする特許請求の
    範囲第２項に記載の半導体装置。
  5. 【請求項５】半導体スイッチはバイポーラトランジスタ
    であることを特徴とする特許請求の範囲第１項記載の半
    導体装置。
  6. 【請求項６】半導体スイッチの順方向電圧降下はMOSFET
    の動作電圧よりも小さいことを特徴とする特許請求の範
    囲第１項ないし第５項のいずれか１項に記載の半導体装
    置。
JP15775886A 1985-07-09 1986-07-04 半導体装置 Expired - Fee Related JPH0752771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3524517 1985-07-09
DE3524517.4 1985-07-09

Publications (2)

Publication Number Publication Date
JPS6218750A JPS6218750A (ja) 1987-01-27
JPH0752771B2 true JPH0752771B2 (ja) 1995-06-05

Family

ID=6275335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15775886A Expired - Fee Related JPH0752771B2 (ja) 1985-07-09 1986-07-04 半導体装置

Country Status (4)

Country Link
US (1) US4937646A (ja)
EP (1) EP0208970B1 (ja)
JP (1) JPH0752771B2 (ja)
DE (1) DE3671581D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262530B1 (de) * 1986-09-23 1993-06-23 Siemens Aktiengesellschaft Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung
JP2521783B2 (ja) * 1987-09-28 1996-08-07 三菱電機株式会社 半導体装置およびその製造方法
DE8808805U1 (de) * 1988-07-08 1988-09-01 Siemens AG, 1000 Berlin und 8000 München Leistungs-Mosfet mit Temperatursensor
EP0379616A1 (de) * 1989-01-26 1990-08-01 Siemens Aktiengesellschaft Halbleiterbauelement mit übereinander montierten Halbleiterkörpern
JPH02309677A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体装置
US5008736A (en) * 1989-11-20 1991-04-16 Motorola, Inc. Thermal protection method for a power device
DE4021663A1 (de) * 1990-07-07 1992-01-09 Mulfingen Elektrobau Ebm Ansteuerschaltung mit blockierschutz-einrichtung fuer einen kollektorlosen gleichstrommotor
DE4305038C2 (de) * 1993-02-18 1998-02-05 Siemens Ag MOSFET mit Temperaturschutz
DE4401956A1 (de) * 1994-01-24 1995-07-27 Siemens Ag Leistungs-Halbleiterbauelement mit Temperatursensor
DE19522517C1 (de) * 1995-06-21 1996-11-28 Siemens Ag Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur
DE19522516C1 (de) * 1995-06-21 1997-02-06 Siemens Ag Schaltungsanordnung zum Abschalten eines Leistungs-MOSFET bei Übertemperatur
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
EP0763895B1 (de) * 1995-09-14 2003-11-12 Infineon Technologies AG Schaltungsanordnung und Halbleiterkörper mit einem Leistungsschalter
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
DE19640224C1 (de) * 1996-09-30 1997-12-04 Siemens Ag Schutzschaltung für integrierte Schaltkreise z.B. für eine Interfaceschaltung zum Verpolschutz
DE19812921A1 (de) 1998-03-24 1999-09-30 Siemens Ag VLSI-Schaltung mit Temperaturüberwachung
DE10066032B4 (de) 2000-07-28 2010-01-28 Infineon Technologies Ag Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung
US7026690B2 (en) * 2003-02-12 2006-04-11 Micron Technology, Inc. Memory devices and electronic systems comprising integrated bipolar and FET devices
DE102005025112B4 (de) * 2005-01-08 2020-03-26 Pierburg Gmbh Ansteuerschaltung mit Überlastschutz für einen elektronisch kommutierten Elektromotor
DE102006008292B4 (de) 2006-02-22 2011-09-15 Infineon Technologies Ag Überlastschutz für steuerbare Stromverbraucher
DE102013204467A1 (de) 2013-03-14 2014-09-18 Zf Friedrichshafen Ag Anordnung zum Testen einer Einrichtung zum Schutz eines elektronischen Bauelements gegen Überhitzung und zugehöriges Verfahren
CN111739941A (zh) 2019-03-25 2020-10-02 台达电子企业管理（上海）有限公司 半导体芯片
EP3736983A1 (en) * 2019-05-10 2020-11-11 ABB Schweiz AG Thyristor circuit and thyristor protection method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294700A (ja) * 1962-09-07 1900-01-01
JPS5060188A (ja) * 1973-09-26 1975-05-23
US3872418A (en) * 1974-01-07 1975-03-18 Multi State Devices Ltd Electrical relay device
JPS5272183A (en) * 1975-12-12 1977-06-16 Mitsubishi Electric Corp Semiconductor device with protecting device
JPS52109881A (en) * 1976-03-12 1977-09-14 Mitsubishi Electric Corp Semiconductor device with protective unit
US4050083A (en) * 1976-09-22 1977-09-20 Cutler-Hammer, Inc. Integrated thermally sensitive power switching semiconductor device, including a thermally self-protected version
US4117505A (en) * 1976-11-19 1978-09-26 Mitsubishi Denki Kabushiki Kaisha Thyristor with heat sensitive switching characteristics
US4323793A (en) * 1978-09-27 1982-04-06 Eaton Corporation Thyristor having widened region of temperature sensitivity with respect to breakover voltage
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS59202658A (ja) * 1983-05-02 1984-11-16 Hitachi Ltd Ｍｏｓ形半導体集積回路
DE3344435A1 (de) * 1983-12-08 1985-06-20 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum ansteuern eines thyristors mit einem fototransistor
JPS60148161A (ja) * 1984-01-13 1985-08-05 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
EP0208970A1 (de) 1987-01-21
DE3671581D1 (de) 1990-06-28
JPS6218750A (ja) 1987-01-27
EP0208970B1 (de) 1990-05-23
US4937646A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
JPH0752771B2 (ja) 半導体装置
US5173755A (en) Capacitively induced electrostatic discharge protection circuit
JP2638462B2 (ja) 半導体装置
US6933541B1 (en) Emitter turn-off thyristors (ETO)
US5221850A (en) Conductivity-modulating mosfet
EP0492558B1 (en) Semiconductor device comprising a high speed switching bipolar transistor
JPH02185069A (ja) 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US4963970A (en) Vertical MOSFET device having protector
US4017882A (en) Transistor having integrated protection
KR19990026902A (ko) 정전기 보호회로
US4992844A (en) Semiconductor device
US6218888B1 (en) Insulated gate bipolar transistor device with a current limiting circuit
US3590339A (en) Gate controlled switch transistor drive integrated circuit (thytran)
US5923055A (en) Controllable semiconductor component
US20040026711A1 (en) Pulsed bistable bidirectional electronic switch
KR100249287B1 (ko) 과전압보호 반도체스위치
US20020000568A1 (en) Two-terminal semiconductor overcurrent limiter
EP3987661B1 (en) Device design for short circuit protection of transistors
JP3635098B2 (ja) サイリスタおよびそのアセンブリ
US5637887A (en) Silicon controller rectifier (SCR) with capacitive trigger
JP3182848B2 (ja) 半導体装置
JPH06117942A (ja) 半導体装置
JPH05218311A (ja) 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス
US4509068A (en) Thyristor with controllable emitter short circuits and trigger amplification
WO1999017374A1 (en) Emitter turn-off thyristors (eto)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees