JPH02309677A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02309677A JPH02309677A JP13076589A JP13076589A JPH02309677A JP H02309677 A JPH02309677 A JP H02309677A JP 13076589 A JP13076589 A JP 13076589A JP 13076589 A JP13076589 A JP 13076589A JP H02309677 A JPH02309677 A JP H02309677A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- thyristor
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 10
- 230000020169 heat generation Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特にスイッチング回路、モータ駆動回路など
に使用されるＭＯ３型電界効果トランジスタに関するも
のである。
に使用されるＭＯ３型電界効果トランジスタに関するも
のである。
従来の技術
従来、スイッチング回路、モータ駆動回路などでは、高
速スイッチングや低電力消費化の点で０ＭＯＳ型電界効
果トランジスタを使用するのが有利である。従来、この
種の０ＭＯＳ型電界効果トランジスタは、第３図に示す
ように、半導体基板３１中に、ソース領域３２、チャネ
ル領域（ｐ＋領領域３３、ｎ−エビ層およびｎ１層から
なるドレイン領域３４．３５が形成され、その上面にシ
リコン酸化ＷＸ３ Ｂ、ポリシリコンゲート３７および
ソース電極３８が形成された構成であった。
速スイッチングや低電力消費化の点で０ＭＯＳ型電界効
果トランジスタを使用するのが有利である。従来、この
種の０ＭＯＳ型電界効果トランジスタは、第３図に示す
ように、半導体基板３１中に、ソース領域３２、チャネ
ル領域（ｐ＋領領域３３、ｎ−エビ層およびｎ１層から
なるドレイン領域３４．３５が形成され、その上面にシ
リコン酸化ＷＸ３ Ｂ、ポリシリコンゲート３７および
ソース電極３８が形成された構成であった。
発明が解決しようとする課題
ところで、上記０ＭＯＳ型電界効果トランジスタを使用
している際、周囲環境の温度が上昇して０ＭＯＳ型電界
効果トランジスタのチップ自身の温度が高くなると、チ
ップが破壊してしまうという問題があった。特に、パワ
ー用の０ＭＯＳ型電界効果トランジスタでは、発熱量が
多いため、破壊発生の可能性が高かった。
している際、周囲環境の温度が上昇して０ＭＯＳ型電界
効果トランジスタのチップ自身の温度が高くなると、チ
ップが破壊してしまうという問題があった。特に、パワ
ー用の０ＭＯＳ型電界効果トランジスタでは、発熱量が
多いため、破壊発生の可能性が高かった。
そこで、本発明は上記課題を解消し得る半導体装置を提
供することを目的とする。
供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明の半導体装置は、半導
体基板上に、ＭＯＳ型電界効果トランジスタおよびサイ
リスタを形成し、かつこのサイリスタのアノード端子を
上記電界効果トランジスタのゲート端子に接続するとと
もに、サイリスタのゲート端子およびカソード端子を電
界効果トランジスタのソース端子に接続したものである
。
体基板上に、ＭＯＳ型電界効果トランジスタおよびサイ
リスタを形成し、かつこのサイリスタのアノード端子を
上記電界効果トランジスタのゲート端子に接続するとと
もに、サイリスタのゲート端子およびカソード端子を電
界効果トランジスタのソース端子に接続したものである
。
作用
上記構成において、電界効果トランジスタ部分の温度上
昇により、サイリスタのブレークオーバー電圧が急激に
低下して電界効果トランジスタのゲートへの信号電圧よ
りも低くなると、サイリスタが作動して電界効果トラン
ジスタのゲート・ソース間が短絡される。これによって
、電界効果トランジスタのゲートのチャージが放電され
て電界効果トランジスタには電流が流れなくなり、発熱
による破壊を防止することができる。
昇により、サイリスタのブレークオーバー電圧が急激に
低下して電界効果トランジスタのゲートへの信号電圧よ
りも低くなると、サイリスタが作動して電界効果トラン
ジスタのゲート・ソース間が短絡される。これによって
、電界効果トランジスタのゲートのチャージが放電され
て電界効果トランジスタには電流が流れなくなり、発熱
による破壊を防止することができる。
実施例
以下、本発明の一実施例を第１図および第２図に基づき
説明する。
説明する。
第１図において、１はＩｉ型の半導体基板で、この半導
体基板１には縦型拡散自己整合型ＭＯＳ電界効果トラン
ジスタであるＤＭＯＳ型Ｏ８効果トランジスタ（以下、
単にトランジスタという）２および多結晶シリコンから
なるサイリスタ３が形成されている。すなわち、上記半
導体基板１中には、ソース領域４、チャネル領域５およ
びドレイン領域８が形成されるとともに、その表面には
、シリコン酸化膜７、ポリシリコンゲート８およびアル
ミ電極９が形成されている。また、半導体基板１内のト
ランジスタ２部表面付近はｐ“領域１０とされるととも
にその上面にはシリコン酸化膜１１が形成されている。
体基板１には縦型拡散自己整合型ＭＯＳ電界効果トラン
ジスタであるＤＭＯＳ型Ｏ８効果トランジスタ（以下、
単にトランジスタという）２および多結晶シリコンから
なるサイリスタ３が形成されている。すなわち、上記半
導体基板１中には、ソース領域４、チャネル領域５およ
びドレイン領域８が形成されるとともに、その表面には
、シリコン酸化膜７、ポリシリコンゲート８およびアル
ミ電極９が形成されている。また、半導体基板１内のト
ランジスタ２部表面付近はｐ“領域１０とされるととも
にその上面にはシリコン酸化膜１１が形成されている。
そして、このシリコン酸化膜１１の上面には、ｐ型多結
晶シリコンからなるアノード領域１２、ｎ型多結晶シリ
コン領域１３、ｐ型多結晶シリコンからなるゲート領域
１４、ｎ型多結晶シリコンからなるカソード領域１５が
形成されている。そして、さらに第３図の等価回路に示
すように、このサイリスタ３のアノード端子２１がトラ
ンジスタ２のゲート端子２２に接続されるとともに、サ
イリスタ３のゲート端子２３およびカソード端子２４が
トランジスタ２のソース端子２５に接続されている。具
体的には、サイリスタ３のアノード領域１２上にトラン
ジスタ２側のゲートポンディングパッド１６が形成され
ている。なお、サイリスタ２を形成した多結晶シリコン
の膜厚は０．５μｍであり、ｐ型多結晶シリコンはホウ
素をイオン注入（加速エネルギー５０ｋｅＶ、注入量５
．５Ｘ１０”）することにより、またｎ型多結晶シリコ
ンはリンをイオン注入（加速エネルギー５０ ｋ ｅ
Ｖ、注入′１１３Ｘ１０”）することにより形成し、ま
たｐ型多結晶シリコン領域１２．１４はトランジスタ２
のチャネル領域５と、ｎ型多結晶シリコン領域ｚ３．ｔ
ｇはトランジスタ２のソース領域４とそれぞれ同時に形
成した。
晶シリコンからなるアノード領域１２、ｎ型多結晶シリ
コン領域１３、ｐ型多結晶シリコンからなるゲート領域
１４、ｎ型多結晶シリコンからなるカソード領域１５が
形成されている。そして、さらに第３図の等価回路に示
すように、このサイリスタ３のアノード端子２１がトラ
ンジスタ２のゲート端子２２に接続されるとともに、サ
イリスタ３のゲート端子２３およびカソード端子２４が
トランジスタ２のソース端子２５に接続されている。具
体的には、サイリスタ３のアノード領域１２上にトラン
ジスタ２側のゲートポンディングパッド１６が形成され
ている。なお、サイリスタ２を形成した多結晶シリコン
の膜厚は０．５μｍであり、ｐ型多結晶シリコンはホウ
素をイオン注入（加速エネルギー５０ｋｅＶ、注入量５
．５Ｘ１０”）することにより、またｎ型多結晶シリコ
ンはリンをイオン注入（加速エネルギー５０ ｋ ｅ
Ｖ、注入′１１３Ｘ１０”）することにより形成し、ま
たｐ型多結晶シリコン領域１２．１４はトランジスタ２
のチャネル領域５と、ｎ型多結晶シリコン領域ｚ３．ｔ
ｇはトランジスタ２のソース領域４とそれぞれ同時に形
成した。
上記構成において、トランジスタ２部分の温度が上昇し
てたとえば約１５０℃以上になる゛と、サイリスタのブ
レークオーバー電圧が急激に低下してトランジスタ２の
ゲートへの信号電圧よりも低くなるとサイリスタ３が作
動してトランジスタ２のゲート・ソース間が短絡される
。これによって、トランジスタ２のゲートのチャージが
放電されてトランジスタには電流が流れなくなる。
てたとえば約１５０℃以上になる゛と、サイリスタのブ
レークオーバー電圧が急激に低下してトランジスタ２の
ゲートへの信号電圧よりも低くなるとサイリスタ３が作
動してトランジスタ２のゲート・ソース間が短絡される
。これによって、トランジスタ２のゲートのチャージが
放電されてトランジスタには電流が流れなくなる。
このように、サイリスタ３をトランジスタ２と同一基板
上に形成したので、トランジスタ２部の温度を正確に判
断することができる。また、サイリスタ３部を多結晶シ
リコンにより形成しているため、半導体基板上で特別な
分離工程を必要としない。
上に形成したので、トランジスタ２部の温度を正確に判
断することができる。また、サイリスタ３部を多結晶シ
リコンにより形成しているため、半導体基板上で特別な
分離工程を必要としない。
発明の効果
以上のように本発明の構成によると、電界効果トランジ
スタ部分の温度上昇により、サイリスタのブレークオー
バー電圧が急激に低下して電界効果トランジスタのゲー
トへの信号電圧よりも低くなると、サイリスタが作動し
て電界効果トランジスタのゲート・ソース間が短絡され
、したがって電界効果トランジスタのゲートのチャージ
が放電されて電界効果トランジスタには電流が流れなく
なるので、発熱による電界効果トランジスタの破壊を防
止することができる。
スタ部分の温度上昇により、サイリスタのブレークオー
バー電圧が急激に低下して電界効果トランジスタのゲー
トへの信号電圧よりも低くなると、サイリスタが作動し
て電界効果トランジスタのゲート・ソース間が短絡され
、したがって電界効果トランジスタのゲートのチャージ
が放電されて電界効果トランジスタには電流が流れなく
なるので、発熱による電界効果トランジスタの破壊を防
止することができる。
第１図および第２図は本発明の半導体装置の−実施例を
示すもので、第１図は要部断面図、第２図は等価回路図
、第３図は従来例の要部断面図である。 １・・・・半導体基板、２・・・・０ＭＯＳ型電界効果
トランジスタ、３・・・・サイリスタ、４・・・・ソー
ス領域、５・・・・チャネル領域、６・・・・ドレイン
領域、８・・・・ポリシリコンゲート、１２・・・・ア
ノード領域、１４・・・・ゲート領域、１５・・・・カ
ソード領域、２Ｉ・・・・アノード端子、２２．２３・
・・・ゲート端子、２４・・・・カソード端子、２５・
・・・ソース端子。
示すもので、第１図は要部断面図、第２図は等価回路図
、第３図は従来例の要部断面図である。 １・・・・半導体基板、２・・・・０ＭＯＳ型電界効果
トランジスタ、３・・・・サイリスタ、４・・・・ソー
ス領域、５・・・・チャネル領域、６・・・・ドレイン
領域、８・・・・ポリシリコンゲート、１２・・・・ア
ノード領域、１４・・・・ゲート領域、１５・・・・カ
ソード領域、２Ｉ・・・・アノード端子、２２．２３・
・・・ゲート端子、２４・・・・カソード端子、２５・
・・・ソース端子。
Claims (1)
- １、半導体基板上に、ＭＯＳ型電界効果トランジスタお
よびサイリスタを形成し、かつこのサイリスタのアノー
ド端子を上記電界効果トランジスタのゲート端子に接続
するとともに、サイリスタのゲート端子およびカソード
端子を電界効果トランジスタのソース端子に接続した半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13076589A JPH02309677A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13076589A JPH02309677A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309677A true JPH02309677A (ja) | 1990-12-25 |
Family
ID=15042125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13076589A Pending JPH02309677A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309677A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218750A (ja) * | 1985-07-09 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | 半導体装置 |
-
1989
- 1989-05-24 JP JP13076589A patent/JPH02309677A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218750A (ja) * | 1985-07-09 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122119B2 (ja) | 組込み電圧クランプを有する閉止型セルトランジスタ | |
| US6066863A (en) | Lateral semiconductor arrangement for power IGS | |
| US5191395A (en) | Mos type semiconductor device with means to prevent parasitic bipolar transistor | |
| JPH0626253B2 (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
| US5240865A (en) | Method of forming a thyristor on an SOI substrate | |
| JP2002134752A (ja) | 半導体装置 | |
| US5442219A (en) | Semiconductor device for controlling electric power | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPH09139633A (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPH02309677A (ja) | 半導体装置 | |
| JPS62274775A (ja) | 半導体装置 | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| JPH0475387A (ja) | Ｍｉｓ型半導体装置 | |
| JP2768143B2 (ja) | 伝導度変調型ｍｏｓｆｅｔの製造方法 | |
| JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
| JPH05114737A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0417372A (ja) | 半導体装置 | |
| KR100225381B1 (ko) | 트렌치 캐소드 구조를 갖는 에미터-스위치드 다이리스터 및 그의 제조방법 | |
| JPS6091675A (ja) | 半導体装置 | |
| JP2576758B2 (ja) | 半導体素子 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JPH0828505B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3130219B2 (ja) | 半導体装置 | |
| JPH03205877A (ja) | 絶縁ゲート電界効果トランジスタ |