JP3979619B2 - 半導体装置の内部配線断線検出方法 - Google Patents
半導体装置の内部配線断線検出方法 Download PDFInfo
- Publication number
- JP3979619B2 JP3979619B2 JP35183099A JP35183099A JP3979619B2 JP 3979619 B2 JP3979619 B2 JP 3979619B2 JP 35183099 A JP35183099 A JP 35183099A JP 35183099 A JP35183099 A JP 35183099A JP 3979619 B2 JP3979619 B2 JP 3979619B2
- Authority
- JP
- Japan
- Prior art keywords
- disconnection
- external terminals
- terminal
- internal wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は同一パッケージに複数の半導体チップが搭載されたマルチチップモジュール等の半導体装置の検査方法に係り、特に複数の半導体チップに共通に接続されている信号線の断線を簡単に検出することが可能な断線検出方法に関する。
【０００２】
マルチチップモジュール（以下ＭＣＭと略称する）では同一パッケージの中に複数の半導体チップが搭載されており、それぞれの半導体チップの端子はワイヤや配線パターン等を介してパッケージに設けられた外部端子に接続されている。
【０００３】
これらの配線の中にメモリのデータ線やアドレス線など複数の半導体チップに共通に接続されている信号線が含まれ、共通に接続されている配線は片側の半導体チップ側に通じる配線が断線してもＭＣＭとしての正常な動作が阻害される。
【０００４】
したがって、配線の断線は確実に検出する必要がありＭＣＭの試験では全配線を対象に断線の有無を確認しているが、従来の断線検出方法によるこのような共通に接続されている信号線の断線検出は作業が複雑で簡単に検出できなかった。
【０００５】
そこで複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法の開発が要望されている。
【０００６】
【従来の技術】
図４は被測定デバイスの回路構成例を示す図、図５は内部配線の断線例を示す図、図６は従来の試験方法を示すフローチャートである。
【０００７】
図４において対象となる被測定デバイスは同一パッケージ１内に複数（図では２個）の半導体チップ11、12が搭載され、半導体チップ11、12の各端子はワイヤや配線パターン等を介しパッケージ１に設けられた外部端子に接続されている。
【０００８】
即ち、外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX は内部配線を介して半導体チップ11および半導体チップ12の端子に接続され、場合により外部端子ＡZ 、ＢZ のようにいずれか一方の半導体チップの端子に接続される外部端子を有することもある。
【０００９】
このような被測定デバイスは半導体チップと内部配線の間がボンディングされたワイヤにより接続されることが多く、例えば、モールディングされた樹脂パッケージの中に封入する際等にワイヤに外力が印加され断線が生じることがある。
【００１０】
その結果、図５に示す如く外部端子Ａ1 に接続される半導体チップ11の端子と内部配線との間に断線13が発生すると、外部端子Ａ1 と半導体チップ12を接続する配線に断線が無くても被測定デバイスの正常な動作が阻害される場合がある。
【００１１】
そこで従来は個々の半導体チップを単独で動作させ全ての内部配線をアクティブ化すると共に、外部端子にそれぞれ試験信号を印加したときの出力信号等を検知することで、ワイヤ等の接続部を含む全ての内部配線の断線を検出している。
【００１２】
即ち、図６に示す如く被測定デバイスを測定装置のソケット等にセットして、被測定デバイスのチップセレクト線を選択することで、最初の半導体チップ、例えば半導体チップ11が動作して関連する全ての内部配線がアクティブ化される。
【００１３】
被測定デバイスは１個の半導体チップが動作状態にあるとき関連する外部端子Ａ1 〜ＡX に試験信号が印加されると、印加された試験信号のＨレベルまたはＬレベルに対応して半導体チップの出力信号、例えばＢ信号のレベルが変化する。
【００１４】
また、外部端子Ａ1 〜ＡX に印加される試験信号に代え、動作状態にある半導体チップに対し制御信号、例えばＣ信号が印加されると、印加されたＣ信号のＨレベルまたはＬレベルに対応して外部端子Ａ1 〜ＡX の電圧レベルが変化する。
【００１５】
しかし、外部端子Ａ1 〜ＡX に接続されている内部配線に断線が生じている場合は、外部端子Ａ1 〜ＡX に試験信号が印加されてもＢ信号が変化せず、半導体チップにＣ信号が印加されても外部端子Ａ1 〜ＡX の電圧レベルが変化しない。
【００１６】
したがって、図示の如く外部端子Ａn に試験信号を印加してＢ信号が期待通りであるか確認し、半導体チップにＣ信号を印加し外部端子Ａn の電圧レベル、即ちＡn 信号が期待通りであるか確認することによって良品と不良を判別できる。
【００１７】
なお、被測定デバイスには図４に示す如く外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX があり、図６には記載されていないが、外部端子Ａ1 〜ＡX に接続される内部配線と同様に外部端子Ｂ1 〜ＢX に接続される内部配線も試験される。
【００１８】
【発明が解決しようとする課題】
しかし、被測定デバイスの回路構成によっては搭載された半導体チップを個々に動作させることが不可能な場合があり、この場合は半導体チップを順次動作状態にして内部配線の断線の有無を検出する従来の断線検出方法は適用できない。
【００１９】
また、図６に示す如く半導体チップを個々に動作させて、外部端子Ａ1 〜ＡXに試験信号を印加し、次いで半導体チップに対してＣ信号を印加し、この作業を全ての外部端子を対象として繰り返し遂行する必要があり試験に時間がかかる。
【００２０】
本発明の目的は複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法を提供することにある。
【００２１】
【課題を解決するための手段】
全図を通し同じ対象物は同一記号で表している。
【００２２】
上記課題は保護ダイオードが設けられた複数の半導体チップ11、12が、同一パッケージ１の中に搭載されている半導体装置を対象として、複数の該半導体チップ11、12に共通に接続されている信号線の断線を検出する断線検出方法であって、複数の半導体チップに共通に接続されている信号線が接続された外部端子Ａn 毎に、試験用電源６から、他の外部端子および接地端子Ｇを接地回路に接続して定電流を印加して、前記保護ダイオード特性によって決まる端子電圧ＶＤＦを測定し、該測定において前記信号線が接続された外部端子Ａ1 〜ＡXの全てから得られた前記端子電圧ＶＤＦの測定値の最大値Ｖmaxと最小値Ｖminとの差を、良品の半導体装置の外部端子の全てにおける端子電圧の最大値と最小値との差と比較することによって、前記信号線の断線の有無を検出する半導体装置の内部配線断線検出方法により達成される。
【００２３】
本発明の対象となる被測定デバイスは、同一パッケージ１内に複数の半導体チップ11、12が搭載され、半導体チップ11、12の各端子はワイヤや配線パターンを介しパッケージに設けられた外部端子Ａn に接続されている。
【００２４】
接続部も含めた内部配線に断線が無い場合は外部端子Ａn に定電流を印加すると定電流は両方の半導体チップに分流し、半導体チップ内部の保護ダイオード特性によって決まる電圧値ＶＤＦが外部端子Ａn と接地端子Ｇとの間に発生する。
【００２５】
それに対し内部配線に断線13が発生すると外部端子Ａn に印加された電流は一方の半導体チップに流れ、外部端子Ａn と接地端子Ｇとの間の電圧値は内部配線に断線が無い場合の電圧値に比べて当然高くなる。
【００２６】
したがって、信号線が接続された外部端子に定電流電源から電流を印加すると共に外部端子における電圧値を測定し、予め測定されている良品における端子電圧値と比較することによって信号線の断線の有無を検出することが可能になる。
【００２７】
このように本発明の断線検出方法は半導体チップを動作状態にすることなく内部配線の断線の有無を検知できるため、回路構成上の理由によって搭載された半導体チップを個々に動作させることが不可能な場合も断線の検知が可能である。
【００２８】
また、個々の半導体チップに試験信号や制御信号等を繰り返し印加する必要がないため、作業が簡略化されると共に試験時間が短縮される。
【００２９】
即ち、複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法を実現することができる。
【００３０】
【発明の実施の形態】
以下添付図により本発明の実施例について説明する。図１は外部端子における電圧値の分布を示す図、図２は断線検出に用いる測定装置の一例を示すブロック図、図３は本発明になる断線検出方法を示すフローチャートである。
【００３１】
図４に示す如く被測定デバイスは外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX がそれぞれの半導体チップに接続され、外部端子を介して単独の半導体チップに定電流を印加すると電圧値ＶＤＦは図１(a) および(b) に示す如く分布する。
【００３２】
一方、複数の半導体チップが共に内部配線を介して外部端子Ａ1 〜ＡX および外部端子Ｂ1 〜ＢX に接続されたとき、電圧値ＶＤＦは図１(a) および(b) に示した二つの分布が合成されるため電圧値ＶＤＦは図１(c) に示す如く分布する。
【００３３】
電圧値ＶＤＦはそれぞれの半導体チップの保護ダイオード特性によって決まる値であり、図１(a) 、(b) に示す分布の形は被測定デバイスを構成する半導体チップにより変化し、それに伴って図１(c) に示す電圧値ＶＤＦの分布も変わる。
【００３４】
しかし、半導体チップが異なる場合でも電圧値ＶＤＦの分布の最大値（max ）と最小値（min ）の差は近似しており、被測定デバイスを構成する半導体チップ数が同じであれば図１(c) に示す如くmax とmin との差は近似したものになる。
【００３５】
したがって、電圧値ＶＤＦの分布が図１(d) に示す如く他の電圧値ＶＤＦから大きく外れたmax 値を含んでいる場合は、電圧値ＶＤＦがmax 値を示す外部端子と半導体チップの端子との間で内部配線に断線が発生していることを意味する。
【００３６】
図２は本発明になる断線検出方法に基づいて被測定デバイス２の内部配線の断線を検出する測定装置の一例であって、少なくともソケット（またはプローブユニット）３とスイッチユニット４と電圧計５と試験用電源６で構成されている。
【００３７】
被測定デバイス２はソケット（またはプローブユニット）３に装着され、被測定デバイス２の外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）は、ソケット（またはプローブユニット）３を介しスイッチユニット４に接続されている。
【００３８】
スイッチユニット４は外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）に対応する数のスイッチ41を具えており、スイッチ41は任意の外部端子（図はＡ2）を試験用電源６に接続すると共に他の外部端子を接地回路ＧＮＤに接続する。
【００３９】
外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX に接続されているスイッチユニット４は、個々のスイッチ41を手動によって切り替える方式に限定したものではなく、例えば制御信号の入力によって自動的に切り替えることができるものであってもよい。
【００４０】
試験用電源６の電極は一方がスイッチユニット４のスイッチ41に接続されると共に他方に接地回路ＧＮＤに接続され、それぞれの外部端子の電圧値ＶＤＦを測定する電圧計５が試験用電源６と並列にスイッチユニット４に接続されている。
【００４１】
なお、図示省略されているが電圧計５による計測値をデジタル化することにより例えば計測値を記憶装置に格納したり、或いは計測値を規定値と比較して良・不良の自動判定を行い測定結果の表示やプリントアウト等の実行が可能になる。
【００４２】
本発明になる断線検出方法は図３に示す如く被測定デバイスを測定装置のソケットまたはプローブユニットにセットし、スイッチユニットを操作することにより外部端子Ａ1 を試験用電源に接続し他の外部端子を接地回路ＧＮＤに落とす。
【００４３】
外部端子Ａ1 に定電流を入力すると共に電圧計によって外部端子Ａ1 の電圧を測定して測定結果を記憶装置に格納し、外部端子Ａ1 〜ＡX の全てについて測定されるまでスイッチユニットの操作から測定結果の格納に至る工程を繰り返す。
【００４４】
外部端子Ａ1 〜ＡX の全てから得られた測定値の最大値をＶmax 、最小値をＶmin としてＶmax とＶmin の差を算出し、Ｖmax とＶmin の差を規定値と比較して大きければ被測定デバイスを不良、小さければ被測定デバイスを良品とする。
【００４５】
なお、図示省略されているが外部端子Ｂ1 〜ＢX についても同様に電圧を測定することでＶmax とＶmin の差を算出し、Ｖmax とＶmin の差を規定値と比較して大きければ被測定デバイスを不良、小さければ被測定デバイスを良品とする。
【００４６】
このように本発明の断線検出方法は半導体チップを動作状態にすることなく内部配線の断線の有無を検知できるため、回路構成上の理由によって搭載された半導体チップを個々に動作させることが不可能な場合も断線の検知が可能である。
【００４７】
また、個々の半導体チップに試験信号や制御信号等を繰り返し印加する必要がないため、作業が簡略化されると共に試験時間が短縮される。
【００４８】
【発明の効果】
上述の如く本発明によれば複数の半導体チップに共通に接続されている信号線の断線を、簡単に検出できる断線検出方法を提供することができる。
【図面の簡単な説明】
【図１】 外部端子における電圧値の分布を示す図である。
【図２】 断線検出に用いる測定装置の一例を示すブロック図である。
【図３】 本発明になる断線検出方法を示すフローチャートである。
【図４】 被測定デバイスの回路構成例を示す図である。
【図５】 内部配線の断線例を示す図である。
【図６】 従来の試験方法を示すフローチャートである。
【符号の説明】
１ パッケージ
２ 被測定デバイス
３ ソケット
４ スイッチユニット
５ 電圧計
６ 試験用電源
11、12 半導体チップ
13 断線
41 スイッチ
【発明の属する技術分野】
本発明は同一パッケージに複数の半導体チップが搭載されたマルチチップモジュール等の半導体装置の検査方法に係り、特に複数の半導体チップに共通に接続されている信号線の断線を簡単に検出することが可能な断線検出方法に関する。
【０００２】
マルチチップモジュール（以下ＭＣＭと略称する）では同一パッケージの中に複数の半導体チップが搭載されており、それぞれの半導体チップの端子はワイヤや配線パターン等を介してパッケージに設けられた外部端子に接続されている。
【０００３】
これらの配線の中にメモリのデータ線やアドレス線など複数の半導体チップに共通に接続されている信号線が含まれ、共通に接続されている配線は片側の半導体チップ側に通じる配線が断線してもＭＣＭとしての正常な動作が阻害される。
【０００４】
したがって、配線の断線は確実に検出する必要がありＭＣＭの試験では全配線を対象に断線の有無を確認しているが、従来の断線検出方法によるこのような共通に接続されている信号線の断線検出は作業が複雑で簡単に検出できなかった。
【０００５】
そこで複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法の開発が要望されている。
【０００６】
【従来の技術】
図４は被測定デバイスの回路構成例を示す図、図５は内部配線の断線例を示す図、図６は従来の試験方法を示すフローチャートである。
【０００７】
図４において対象となる被測定デバイスは同一パッケージ１内に複数（図では２個）の半導体チップ11、12が搭載され、半導体チップ11、12の各端子はワイヤや配線パターン等を介しパッケージ１に設けられた外部端子に接続されている。
【０００８】
即ち、外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX は内部配線を介して半導体チップ11および半導体チップ12の端子に接続され、場合により外部端子ＡZ 、ＢZ のようにいずれか一方の半導体チップの端子に接続される外部端子を有することもある。
【０００９】
このような被測定デバイスは半導体チップと内部配線の間がボンディングされたワイヤにより接続されることが多く、例えば、モールディングされた樹脂パッケージの中に封入する際等にワイヤに外力が印加され断線が生じることがある。
【００１０】
その結果、図５に示す如く外部端子Ａ1 に接続される半導体チップ11の端子と内部配線との間に断線13が発生すると、外部端子Ａ1 と半導体チップ12を接続する配線に断線が無くても被測定デバイスの正常な動作が阻害される場合がある。
【００１１】
そこで従来は個々の半導体チップを単独で動作させ全ての内部配線をアクティブ化すると共に、外部端子にそれぞれ試験信号を印加したときの出力信号等を検知することで、ワイヤ等の接続部を含む全ての内部配線の断線を検出している。
【００１２】
即ち、図６に示す如く被測定デバイスを測定装置のソケット等にセットして、被測定デバイスのチップセレクト線を選択することで、最初の半導体チップ、例えば半導体チップ11が動作して関連する全ての内部配線がアクティブ化される。
【００１３】
被測定デバイスは１個の半導体チップが動作状態にあるとき関連する外部端子Ａ1 〜ＡX に試験信号が印加されると、印加された試験信号のＨレベルまたはＬレベルに対応して半導体チップの出力信号、例えばＢ信号のレベルが変化する。
【００１４】
また、外部端子Ａ1 〜ＡX に印加される試験信号に代え、動作状態にある半導体チップに対し制御信号、例えばＣ信号が印加されると、印加されたＣ信号のＨレベルまたはＬレベルに対応して外部端子Ａ1 〜ＡX の電圧レベルが変化する。
【００１５】
しかし、外部端子Ａ1 〜ＡX に接続されている内部配線に断線が生じている場合は、外部端子Ａ1 〜ＡX に試験信号が印加されてもＢ信号が変化せず、半導体チップにＣ信号が印加されても外部端子Ａ1 〜ＡX の電圧レベルが変化しない。
【００１６】
したがって、図示の如く外部端子Ａn に試験信号を印加してＢ信号が期待通りであるか確認し、半導体チップにＣ信号を印加し外部端子Ａn の電圧レベル、即ちＡn 信号が期待通りであるか確認することによって良品と不良を判別できる。
【００１７】
なお、被測定デバイスには図４に示す如く外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX があり、図６には記載されていないが、外部端子Ａ1 〜ＡX に接続される内部配線と同様に外部端子Ｂ1 〜ＢX に接続される内部配線も試験される。
【００１８】
【発明が解決しようとする課題】
しかし、被測定デバイスの回路構成によっては搭載された半導体チップを個々に動作させることが不可能な場合があり、この場合は半導体チップを順次動作状態にして内部配線の断線の有無を検出する従来の断線検出方法は適用できない。
【００１９】
また、図６に示す如く半導体チップを個々に動作させて、外部端子Ａ1 〜ＡXに試験信号を印加し、次いで半導体チップに対してＣ信号を印加し、この作業を全ての外部端子を対象として繰り返し遂行する必要があり試験に時間がかかる。
【００２０】
本発明の目的は複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法を提供することにある。
【００２１】
【課題を解決するための手段】
全図を通し同じ対象物は同一記号で表している。
【００２２】
上記課題は保護ダイオードが設けられた複数の半導体チップ11、12が、同一パッケージ１の中に搭載されている半導体装置を対象として、複数の該半導体チップ11、12に共通に接続されている信号線の断線を検出する断線検出方法であって、複数の半導体チップに共通に接続されている信号線が接続された外部端子Ａn 毎に、試験用電源６から、他の外部端子および接地端子Ｇを接地回路に接続して定電流を印加して、前記保護ダイオード特性によって決まる端子電圧ＶＤＦを測定し、該測定において前記信号線が接続された外部端子Ａ1 〜ＡXの全てから得られた前記端子電圧ＶＤＦの測定値の最大値Ｖmaxと最小値Ｖminとの差を、良品の半導体装置の外部端子の全てにおける端子電圧の最大値と最小値との差と比較することによって、前記信号線の断線の有無を検出する半導体装置の内部配線断線検出方法により達成される。
【００２３】
本発明の対象となる被測定デバイスは、同一パッケージ１内に複数の半導体チップ11、12が搭載され、半導体チップ11、12の各端子はワイヤや配線パターンを介しパッケージに設けられた外部端子Ａn に接続されている。
【００２４】
接続部も含めた内部配線に断線が無い場合は外部端子Ａn に定電流を印加すると定電流は両方の半導体チップに分流し、半導体チップ内部の保護ダイオード特性によって決まる電圧値ＶＤＦが外部端子Ａn と接地端子Ｇとの間に発生する。
【００２５】
それに対し内部配線に断線13が発生すると外部端子Ａn に印加された電流は一方の半導体チップに流れ、外部端子Ａn と接地端子Ｇとの間の電圧値は内部配線に断線が無い場合の電圧値に比べて当然高くなる。
【００２６】
したがって、信号線が接続された外部端子に定電流電源から電流を印加すると共に外部端子における電圧値を測定し、予め測定されている良品における端子電圧値と比較することによって信号線の断線の有無を検出することが可能になる。
【００２７】
このように本発明の断線検出方法は半導体チップを動作状態にすることなく内部配線の断線の有無を検知できるため、回路構成上の理由によって搭載された半導体チップを個々に動作させることが不可能な場合も断線の検知が可能である。
【００２８】
また、個々の半導体チップに試験信号や制御信号等を繰り返し印加する必要がないため、作業が簡略化されると共に試験時間が短縮される。
【００２９】
即ち、複数の半導体チップに共通に接続されている信号線の断線を簡単に検出できる断線検出方法を実現することができる。
【００３０】
【発明の実施の形態】
以下添付図により本発明の実施例について説明する。図１は外部端子における電圧値の分布を示す図、図２は断線検出に用いる測定装置の一例を示すブロック図、図３は本発明になる断線検出方法を示すフローチャートである。
【００３１】
図４に示す如く被測定デバイスは外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX がそれぞれの半導体チップに接続され、外部端子を介して単独の半導体チップに定電流を印加すると電圧値ＶＤＦは図１(a) および(b) に示す如く分布する。
【００３２】
一方、複数の半導体チップが共に内部配線を介して外部端子Ａ1 〜ＡX および外部端子Ｂ1 〜ＢX に接続されたとき、電圧値ＶＤＦは図１(a) および(b) に示した二つの分布が合成されるため電圧値ＶＤＦは図１(c) に示す如く分布する。
【００３３】
電圧値ＶＤＦはそれぞれの半導体チップの保護ダイオード特性によって決まる値であり、図１(a) 、(b) に示す分布の形は被測定デバイスを構成する半導体チップにより変化し、それに伴って図１(c) に示す電圧値ＶＤＦの分布も変わる。
【００３４】
しかし、半導体チップが異なる場合でも電圧値ＶＤＦの分布の最大値（max ）と最小値（min ）の差は近似しており、被測定デバイスを構成する半導体チップ数が同じであれば図１(c) に示す如くmax とmin との差は近似したものになる。
【００３５】
したがって、電圧値ＶＤＦの分布が図１(d) に示す如く他の電圧値ＶＤＦから大きく外れたmax 値を含んでいる場合は、電圧値ＶＤＦがmax 値を示す外部端子と半導体チップの端子との間で内部配線に断線が発生していることを意味する。
【００３６】
図２は本発明になる断線検出方法に基づいて被測定デバイス２の内部配線の断線を検出する測定装置の一例であって、少なくともソケット（またはプローブユニット）３とスイッチユニット４と電圧計５と試験用電源６で構成されている。
【００３７】
被測定デバイス２はソケット（またはプローブユニット）３に装着され、被測定デバイス２の外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）は、ソケット（またはプローブユニット）３を介しスイッチユニット４に接続されている。
【００３８】
スイッチユニット４は外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）に対応する数のスイッチ41を具えており、スイッチ41は任意の外部端子（図はＡ2）を試験用電源６に接続すると共に他の外部端子を接地回路ＧＮＤに接続する。
【００３９】
外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX に接続されているスイッチユニット４は、個々のスイッチ41を手動によって切り替える方式に限定したものではなく、例えば制御信号の入力によって自動的に切り替えることができるものであってもよい。
【００４０】
試験用電源６の電極は一方がスイッチユニット４のスイッチ41に接続されると共に他方に接地回路ＧＮＤに接続され、それぞれの外部端子の電圧値ＶＤＦを測定する電圧計５が試験用電源６と並列にスイッチユニット４に接続されている。
【００４１】
なお、図示省略されているが電圧計５による計測値をデジタル化することにより例えば計測値を記憶装置に格納したり、或いは計測値を規定値と比較して良・不良の自動判定を行い測定結果の表示やプリントアウト等の実行が可能になる。
【００４２】
本発明になる断線検出方法は図３に示す如く被測定デバイスを測定装置のソケットまたはプローブユニットにセットし、スイッチユニットを操作することにより外部端子Ａ1 を試験用電源に接続し他の外部端子を接地回路ＧＮＤに落とす。
【００４３】
外部端子Ａ1 に定電流を入力すると共に電圧計によって外部端子Ａ1 の電圧を測定して測定結果を記憶装置に格納し、外部端子Ａ1 〜ＡX の全てについて測定されるまでスイッチユニットの操作から測定結果の格納に至る工程を繰り返す。
【００４４】
外部端子Ａ1 〜ＡX の全てから得られた測定値の最大値をＶmax 、最小値をＶmin としてＶmax とＶmin の差を算出し、Ｖmax とＶmin の差を規定値と比較して大きければ被測定デバイスを不良、小さければ被測定デバイスを良品とする。
【００４５】
なお、図示省略されているが外部端子Ｂ1 〜ＢX についても同様に電圧を測定することでＶmax とＶmin の差を算出し、Ｖmax とＶmin の差を規定値と比較して大きければ被測定デバイスを不良、小さければ被測定デバイスを良品とする。
【００４６】
このように本発明の断線検出方法は半導体チップを動作状態にすることなく内部配線の断線の有無を検知できるため、回路構成上の理由によって搭載された半導体チップを個々に動作させることが不可能な場合も断線の検知が可能である。
【００４７】
また、個々の半導体チップに試験信号や制御信号等を繰り返し印加する必要がないため、作業が簡略化されると共に試験時間が短縮される。
【００４８】
【発明の効果】
上述の如く本発明によれば複数の半導体チップに共通に接続されている信号線の断線を、簡単に検出できる断線検出方法を提供することができる。
【図面の簡単な説明】
【図１】 外部端子における電圧値の分布を示す図である。
【図２】 断線検出に用いる測定装置の一例を示すブロック図である。
【図３】 本発明になる断線検出方法を示すフローチャートである。
【図４】 被測定デバイスの回路構成例を示す図である。
【図５】 内部配線の断線例を示す図である。
【図６】 従来の試験方法を示すフローチャートである。
【符号の説明】
１ パッケージ
２ 被測定デバイス
３ ソケット
４ スイッチユニット
５ 電圧計
６ 試験用電源
11、12 半導体チップ
13 断線
41 スイッチ
Claims (1)
- 保護ダイオードが設けられた複数の半導体チップが、同一パッケージの中に搭載されている半導体装置を対象として、複数の該半導体チップに共通に接続されている信号線の断線を検出する断線検出方法であって、
複数の半導体チップに共通に接続されている信号線が接続された外部端子毎に、試験用電源から、他の外部端子および接地端子を接地回路に接続して定電流を印加して、前記保護ダイオード特性によって決まる端子電圧を測定し、
該測定において前記信号線が接続された外部端子の全てから得られた前記端子電圧の測定値の最大値と最小値との差を、良品の半導体装置の外部端子の全てにおける端子電圧の最大値と最小値との差と比較することによって、前記信号線の断線の有無を検出することを特徴とする半導体装置の内部配線断線検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183099A JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183099A JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001165987A JP2001165987A (ja) | 2001-06-22 |
| JP3979619B2 true JP3979619B2 (ja) | 2007-09-19 |
Family
ID=18419909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35183099A Expired - Lifetime JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979619B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100335910C (zh) * | 2001-12-31 | 2007-09-05 | 技嘉科技股份有限公司 | 开/短路检测装置及其检测方法 |
| JP5326898B2 (ja) * | 2009-07-21 | 2013-10-30 | ダイキン工業株式会社 | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
| KR20180064824A (ko) | 2016-12-06 | 2018-06-15 | 삼성전자주식회사 | 내부 신호 라인들을 테스트하는 멀티 칩 패키지 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209633A (ja) * | 1982-05-28 | 1983-12-06 | Nippon Denso Co Ltd | ランプ断線検出装置 |
| US5059897A (en) * | 1989-12-07 | 1991-10-22 | Texas Instruments Incorporated | Method and apparatus for testing passive substrates for integrated circuit mounting |
| JPH0643219A (ja) * | 1992-04-16 | 1994-02-18 | Mega Chips:Kk | 半導体装置およびその検査方法 |
| JPH1164428A (ja) * | 1997-08-27 | 1999-03-05 | Hioki Ee Corp | 部品検査装置 |
-
1999
- 1999-12-10 JP JP35183099A patent/JP3979619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001165987A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677744B1 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US20040150089A1 (en) | Test circuit and multi-chip package type semiconductor device having the test circuit | |
| EP2220509B1 (en) | Semiconductor device test system | |
| US20060198211A1 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
| WO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
| US6717430B2 (en) | Integrated circuit testing with a visual indicator | |
| US7053637B2 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
| US7847571B2 (en) | Semiconductor test system with self-inspection of electrical channel for Pogo tower | |
| US6198274B1 (en) | IC testing apparatus | |
| JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
| JP3483130B2 (ja) | 集積回路の検査方法 | |
| US6657453B2 (en) | Semiconductor wafer testing system and method | |
| JP5663943B2 (ja) | 試験装置 | |
| JPH11237441A (ja) | 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| KR100591757B1 (ko) | 이디에스 검사 시스템 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| CN114384341A (zh) | 自检测电路***、自检测芯片及电路***自检测方法 | |
| JPS636471A (ja) | 論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041021 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3979619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |