JPH0517667Y2 - - Google Patents

Description

【考案の詳細な説明】 〔概要〕 本考案はECL集積回路間の配線障害検出回路
において、電源を入れたまま特別なテスタを用い
ずに配線障害を検出するために、出力側ECL集
積回路に設けた第１の回路からの出力設号を１つ
だけ異なる信号にして出力し、入力側ECL集積
回路に設けた第２の回路で信号を読み取り第１の
回路からの出力信号と比較することにより、論理
的に検出するものである。

〔産業上の利用分野〕

本考案は配線障害検出回路に関するものであ
り、特にECL集積回路間の配線短絡検出回路に
関するものである。

最近の大型電子計算機の実装技術は高密度化が
最優先され、これに伴い集積回路を実装する基板
の配線も微細化する一方である。このため、基板
の配線障害（短絡、断線）も増加することが予想
され、配線障害の早期発見が要望視されている。

〔従来の技術〕

第３図は従来の配線障害検出装置の構成を示す
図である。

第３図において、３１はプローブ、３２はプロ
ーブカード、３３はECL集積回路、３４は端子、
３５はテスタ、３６は基板をそれぞれ示す。

基板３６上に実装された複数のECL集積回路
３３から外部に突出している複数の端子３４に、
複数の端子３４に対応する複数のプローブ３１を
直接接触させ、電源を断つた状態で専用のテスタ
３５で配線間の抵抗を測定する等の制御を行い、
配線の断線や配線間の短絡を検出するものであつ
た。

〔考案が解決しようとする問題点〕

しかしながら従来の配線障害検出装置は、専用
のテスタを用いて短絡等を検出していたため、一
旦電源を断つた状態で試験を行なわなければなら
ないため、以下の問題が生じていた。すなわち基
板によつては電源を入れると短絡が生じ、電源を
断つた状態では短絡が生じないということがしば
しばある。

例えば、電源を入れることによつて回路内の温
度が上昇して端子と端子が接触して短絡が生じ、
電源を断つと当然の如く回路内の温度が下がつて
端子と端子が離れてしまい、短絡が生じないこと
があつた。ところが、電源を断にすると、この状
態の検出を行なうことができないので、結果とし
て、基板全体の信頼性を失つていた。

又、従来は高価な専用のテスタを用いなければ
ならなかつた。

従つて本考案では、かかる問題点を改善した配
線障害検出回路を提供することを目的とするもの
である。

〔問題点を解決するための手段〕

このため本考案は、第１図の如くECL集積回
路１の出力側ロジツク部３と出力端子間に、テス
トモード信号によつて出力側ロジツク部３の出力
を禁正し、選択信号によつていずれか１つの出力
端子にテスト信号を出力するように構成された第
１の回路４を設け、 他のECL集積回路２の入力側ロジツク部５と
入力端子間に、選択信号によつていずれか１つの
入力端子への入力信号をセレクトしてモニタ端子
に出力するように構成された第２の回路６を設置
する構成となつている。

〔作用〕

以上の如く構成することにより本考案では、強
制的に出力側ECL集積回路の出力を１つだけ他
の信号とは異なる信号として出力しておき、入力
側ECL集積回路でこの出力信号を読み取り、出
力側ECL集積回路の出力信号と読み取つた出力
信号を比較することにより、配線障害検出が論理
的に検出できる。

〔実施例〕

以下、本考案の一実施例を第２図を参照しつつ
詳細に説明する。

第２図は本考案の一実施例を示すシステム構成
図である。

同図において、２１−１は出力側ECL集積回
路、２１−２は入力側ECL集積回路、２２−１
は出力側ロジツク部、２２−２は入力側ロジツク
部、２３−１は出力側デコーダ、２３−２は入力
側デコーダ、２４−１〜８は出力側ノアゲート、
２５−１〜４はインバータ、２６−１〜５は入力
側ノアゲート、をそれぞれ示す。

尚、本実施例では、出力及び入力端子の数を４
端子として例を挙げている。

出力側ノアゲート２４−１，３，５，７の一方
の入力は出力側ロジツク部２２−２の出力と接続
され、その出力はLSI端子１ａに接続される。ま
た他入力はテストモード端子（テスト時“１”）
に接続される。出力側ノアゲート２４−２，４，
６，８の一方の入力は出力側デコーダ２３−１の
出力に接続され、選択信号（選択時“０”、非選
択時“１”）を受け取る。また、出力側ノアゲー
ト２４−２，４，６，８の他の入力は共通化さ
れ、チツプセレクト端子に接続され、出力は各々
出力側ノアゲート２４−１，３，５，７の出力と
接続される。

次に第１の回路４の動作を説明する。

チツプセレクト信号が“０”で選択信号が入力
されると、出力側デコーダ２３−１の出力は選択
された１本のみ“０”となり他は“１”を出力す
る。（例えば出力側ノアゲート２４−２への入力
は“０”、他の出力側ノアゲート２４−４，６，
８へは“１”以下、二の例により説明する）この
とき出力側ノアゲート２４−１の出力はテストモ
ード“１”により、“０”に固定化され、出力側
ノアゲート２４−２の出力が“１”になるため、
出力側ノアゲート２４−１，２の出力に接続され
るLSI端子には、“１”が送出される。他方、出
力側ノアゲート２４−３／４，２４−５／６，２
４−７／８の出力は非選択として、“０”が出力
される。すなわち出力端子は、選択された端子の
み“１”となり、他は“０”を内部の論理とは無
関係に強制的に出力される。

次に、第２の回路６の動作を説明する。

入力側ノアゲート２６−１〜４の一方の入力は
インバータ２５−１〜４を介して入力側ECL集
積回路２１−２の入力端子に接続され、他入力は
入力側デコーダ２３−２の出力に各々接続され
る。選択信号により選択（選択時“０”、非選択
時“１”）されたゲートの信号の出力は入力側ノ
アゲート２６−５の入力に到達し、チツプセレク
ト信号により選択された後、モニタ等に出力し比
較される。

次に短絡チエツクについて説明する。

選択信号により最初に強制的に配線Ａを“１”
にし、配線Ｂ，Ｃ，Ｄを“０”にする。次に入力
部で任意に入力側ノアゲート２６−１〜４を選択
することにより、この信号を読み取つて配線Ａは
“１”、配線Ｂ及びＣ及びＤは“０”の論理をモニ
タにより、比較する。もし、ここで配線ＡとＢが
短絡していたとすると、モニタ２７から配線Ａ及
びＢは“１”、配線Ｃ及びＤは“０”となり、Ｂ
の異常が検出されＡとＢが短絡していることが判
明する。以上の動作を各配線について実施するこ
とにより、短絡を早期に発見することが可能であ
る。以上、すべての端子の短絡チエツクを終了後
は、チツプセレクト信号を“１”、テストモード
信号を“０”にすることで、ECL集積回路の内
部論理の出力が有効となり、システム動作が可能
となる。

又、本考案ではテスト時に任意の端子を強制的
に“１”にするため、配線の断線についても検出
できる。すなわち配線Ａのみ“１”を出力して、
配線Ａに断線が有つたときにモニタには配線Ａ〜
Ｄ全て“０”となるため、配線Ａに断線が有つた
ことが検出される。

〔考案の効果〕

以上説明したように本考案によつて、ECL集
積回路内に簡単な論理回路を組み込むだけで、電
源を入れたままでECL集積回路とECL集積回路
間での短絡及び断線を容易に検出できる。

また、高価なテスタを用いる必要も無く、コス
ト減でもある。

【図面の簡単な説明】

第１図は本考案の原理ブロツク図である。第２
図は本考案の一実施例を示す図である。第３図は
従来の配線障害検出装置の構成を示す図である。 図において、１……ECL集積回路、２……他
のECL集積回路、３……出力側ロジツク部、４
……第１の回路、５……入力側ロジツク部、６…
…第２の回路、２３−１……出力側デコーダ、２
３−２……入力側デコーダ、２４−１〜８……出
力側ノアゲート、２５−１〜４……インバータ、
２６−１〜５……入力側ノアゲート、３１……プ
ローブ、３２……プローブカード、３５……テス
タ、３６……基板。

Claims (1)

1. 【実用新案登録請求の範囲】 基板に実装されたECL集積回路１と他のECL
   集積回路２間の配線障害を論理的に検出する配線
   障害検出回路において、 前記ECL集積回路１の出力側ロジツク部３と
   出力端子間に、テストモード信号によつて該出力
   側ロジツク部３の出力を禁止し、選択信号によつ
   ていずれか１つの出力端子にテスト信号を出力す
   るように構成された第１の回路４を設け、 前記他のECL集積回路２の入力側ロジツク部
   ５と入力端子間に、選択信号によつていずれか１
   つの入力端子への入力信号をセレクトしてモニタ
   端子に出力するように構成された第２の回路６を
   設置したことを特徴とする配線障害検出回路。