JPH0746695B2 - 半導体ウエハの整合を行う装置 - Google Patents

半導体ウエハの整合を行う装置

Info

Publication number
JPH0746695B2
JPH0746695B2 JP1028093A JP1028093A JPH0746695B2 JP H0746695 B2 JPH0746695 B2 JP H0746695B2 JP 1028093 A JP1028093 A JP 1028093A JP 1028093 A JP1028093 A JP 1028093A JP H0746695 B2 JPH0746695 B2 JP H0746695B2
Authority
JP
Japan
Prior art keywords
wafer
alignment
semiconductor wafer
support
platen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1028093A
Other languages
English (en)
Other versions
JPH0613451A (ja
Inventor
ジョセフ・プルサク
アンソニー・バッサロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0613451A publication Critical patent/JPH0613451A/ja
Publication of JPH0746695B2 publication Critical patent/JPH0746695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00Work holders
    • Y10S269/903Work holder for electrical circuit assemblages or wiring systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Jigs For Machine Tools (AREA)
  • Clamps And Clips (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計測および、またはエ
ッチングプロセスを受ける半導体の整合に関し、特に薄
化およびエッチングプロセスと計測プロセスデータを相
関するために半導体ウエハの整合部分を形成する装置に
関する。なお、整合なる用語は、指定された基準または
座標等に対する位置の調整を意味する。
【0002】
【従来の技術】半導体ウエハの外側材料層の厚さを測定
する方法はウエハ表面計測として知られている。そのよ
うな計測プロセス中に、半導体ウエハは厚さ測定装置の
プラットフォームに機械的に整合される。この装置はウ
エハ表面全体上の外側層の厚さを示すマップを発生す
る。この計測プロセスから発生されたこの外側層の厚さ
マップはウエハの測定された外側層を所望の厚さに、或
いは所望の位置において薄化およびエッチングする他の
プロセスによってしばしば使用される。これらの外側層
の薄化およびエッチングプロセスは共にウエハの表面上
に導かれるある種の型式のツールを含む。このツールは
薄化またはエッチングプロセスがウエハ表面上の正確な
位置で実行されることを保証するようにウエハ表面に沿
って適所に配置されなければならない。この適切なウエ
ハ整合を保証するために、外側層の厚さマップと薄化ま
たはエッチングツールに関するウエハ位置の間の正確な
相関関係が必要である。
【0003】外側層の厚さマップデータと薄化またはエ
ッチング装置によるウエハ整合を相関する現在のアプロ
ーチは計測プロセス中に整列基準のセットによってウエ
ハにマークを付けることから始まる。それからウエハは
周囲部分として作用する大きい直径のウエハ上に配置さ
れる。周囲部分はウエハ縁部分に沿った薄化およびエッ
チングプロセス中の整合作用を維持するために加工を受
けるウエハと同じ材料から構成されている。基準化され
たウエハの平坦な縁部は周囲部分の表面に対してテーパ
を有するウエハのような材料の整合表面の平坦な縁部に
接触するので、それによって単一方向でウエハを整合さ
せる。それからウエハ計測基準は装置のアルミニウム保
持板またはプラテンの対応する組のスクライブマークと
垂直方向に可視的に整列される。一度整列されると、ウ
エハ状の材料の2つの付加的な部片はウエハ位置を維持
するためにウエハに接触され、周囲部分に対してテーパ
を有する。それから周囲部分はプラテンにテーパを有
し、薄化またはエッチング処理を開始することができ
る。
【0004】
【発明が解決しようとする課題】上述の相関整合過程は
かなりの時間を消費し、人手によるエラーを生じやす
い。したがって、人手によるエラーの可能性を除去しな
がらこの整合過程を促進することが望ましい。したがっ
て、本発明の主目的は、半導体ウエハの整合を行う装置
を提供することである。本発明の別の目的は、計測プロ
セスデータを薄化およびエッチング装置によるウエハ整
合に正確に相関することが可能な装置を提供することで
ある。本発明の別の目的は、薄化およびエッチングプロ
セスによるウエハの整合過程中に人手によるエラーを除
去する装置を提供することである。本発明の別の目的
は、従来の整合過程と比較してウエハの整合時間を減少
する装置を提供することである。
【0005】
【課題を解決するための手段】本発明は半導体ウエハの
整合を行い、薄化およびエッチングプロセスと計測プロ
セスデータ間の相関を与える装置を提供する。そのよう
な装置は支持ウエハとして作用する大きい直径を有する
ウエハを具備し、その上に2つの永久的に固定された整
合表面が取付けられている。第1の固定された整合表面
は処理加工受けるウエハの平坦な縁部が第1の整合表面
の平面に接触するように配置される。第2の固定された
整合表面は処理ウエハの平坦な縁部から約90°の角度
において処理されるウエハの周辺に沿って点接触部を形
成する。第3の調節可能な整合表面は処理されるウエハ
平坦な縁部から約−120°の角度において処理される
ウエハの周辺に沿って接触された点を形成する。この第
3の整合表面は連続的に処理されたウエハ間のわずかな
直径の変化に適応し、処理中ウエハを適所に保持する力
を与えるようにばね負荷される。
【0006】支持ウエハはプラテンから突出する2つの
ピンによってプラテンに整合される。ピンの一方は支持
ウエハの本体中の穴に整合され、他方は支持ウエハの直
径端部におけるノッチと整列される。ノッチは処理中の
支持ウエハの熱的成長に適応するために別の穴の代りに
使用される。
【0007】上述の装置は特に薄化、エッチング、およ
び計測プロセスに使用され、連続的に処理されたウエハ
間の直径の変化に関係なく処理加工を受ける半導体ウエ
ハの整合を行う。さらに、この装置は人手によるエラー
の可能性を除去しながら従来技術の時間のかかる整列過
程に関連する整合時間を減少させる。
【0008】
【実施例】図1を参照すると、2つの100mmの直径
を有する半導体ウエハ12に対して整合を行う装置10が設
けられている。しかしながら、この装置10は2つの10
0mmの直径の半導体ウエハに適用されているが、この
適用は本発明の動作の重複にすぎないことに注意すべき
である。したがって、装置10は全体を番号によって識別
されているが、図1に示されているように重複された本
発明の単一部分のみを以下説明する。
【0009】図1に示されているような装置10はウエハ
12が配置されている支持ウエハ14を含む。支持ウエハ14
はウエハ12の直径よりも大きい直径を有する。厚さがウ
エハ12とほぼ同じ1対の長方形整合表面16,18 は支持ウ
エハ14に固定される。第1の整合表面16はウエハ12の平
坦な縁部20が表面16の平面22に接触するように配置され
ている。第2の整合表面18はウエハの平坦な縁部20から
約90°の角度においてウエハ12と点接触部24を形成す
るように配置されている。第3の調節可能な整合表面26
はウエハの平坦な縁部20から約−120°の角度におい
てウエハ12との点接触部28を形成するように配置されて
いる。
【0010】第3の整合表面26は分離した周囲基部32に
固定された1対のガイド30を通して調節可能である。こ
の第3の整合表面26はばね負荷された力を与えられる表
面26を設ける1対の金属ワイヤ撓み部34によって点接触
部28におけるウエハ12に対して負荷を与えている。各金
属ワイヤ撓み部34の第1の端部は第3の整合表面26に固
定され、各金属ワイヤ撓み部34の第2の端部は分離した
周囲基部32に固定されたアンカーブロック36に固定され
ている。支持ウエハ14、3つの整合表面16,18,26、ガイ
ド30、アンカーブロック36、および分離した周囲基部32
は薄化またはエッチングプロセス中に整合作用を維持す
るために全てウエハと同じ材料から構成されていること
に注意すべきである。
【0011】支持ウエハ14はアルミニウムまたはステン
レス保持板またはプラテン38から突出する1対のピン4
0,42 によってプラテン38と整合される。第1のピン40
は支持ウエハ14の中心における穴44と整合される。第2
のピン40は支持ウエハ14の直径におけるノッチ46と整列
される。ノッチ46は処理中に支持ウエハ14の熱膨脹を許
容する。プラテン38は可動または静止台に取付けられ、
ウエハ12を含む装置10全体が静止した薄化またはエッチ
ングプロセス用装置のプローブに関して漸進的に移動さ
れることができる。また静止部と移動部を逆にしてもよ
い。
【0012】ウエハ整合に必要ではないが、犠牲パーキ
ングパッド48は支持ウエハ14に取付けられている。この
パーキングパッド48はウエハ12または支持ウエハ14の損
傷を阻止するように薄化またはエッチングプロセス用装
置のプローブを初期化することができる表面を提供す
る。装置10の他の素子と同様に、犠牲パーキングパッド
48はウエハ12と同じ材料から構成される。
【0013】上述の装置10は計測装置によってウエハ12
を整合させるために使用される。そのような計測装置は
データの型式の特にマップを発生し、マップはウエハ12
の表面の最も外側の層の厚さを示す。ウエハ12は薄化ま
たはエッチング装置における同じ装置10と整合される。
薄化またはエッチング装置はウエハ12の表面が所望の厚
さまたは形状になるように処理される。計測装置および
薄化またはエッチング装置の両方に使用される同じ整合
装置10は外側層の厚さマップデータと薄化またはエッチ
ング方法の間の正確な相関を保証する。もちろん、装置
10は初めに各装置に対して較正されなければならない。
【0014】上記により本発明の目的は有効に達成さ
れ、変化は本発明の技術的範囲から逸脱することなく上
述の装置において行われるので、上記説明に含まれた或
いは添付図面によって示された全ての事柄は例示であり
本発明を限定するものではない。
【図面の簡単な説明】
【図1】本発明の原理を用いる装置の上面図。
【符号の説明】
10…装置、12…ウエハ、14…支持ウエハ、16,18,26…整
合表面、24,28 …点接触部、30…ガイド、32…周囲基
部、34…金属ワイヤ撓み部、36…アンカーブロック、38
…プラテン、40,42 …ピン、44…穴、46…ノッチ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハがその上で整合される支持
    体を構成している手段と、ここで、前記手段は複数の各
    処理手段に取り付けられたプラテンと前記プラテンに整
    合された支持ウエハを含み、 前記半導体ウエハの平坦な縁部に整合するために、前記
    支持ウエハの表面に固定して取り付けられた第1の固定
    された長方形整合表面と、 前記半導体ウエハの周辺の第1の点に整合するために、
    前記支持ウエハの表面に固定して取り付けられた第2の
    固定された長方形整合表面と、ここで、第1の点は前記
    半導体ウエハの平坦な縁部から約90°の角度で配置さ
    れており、 前記半導体ウエハの周辺の第2の点に整合するための調
    整可能な整合表面と、ここで、第2の点は前記半導体ウ
    エハの平坦な縁部から約−120°の角度で配置されて
    おり、前記半導体ウエハは前記調整可能な整合表面によ
    って与えられた力によって前記第1の固定された整合表
    面および前記第2の固定された整合表面に対して押し付
    けられ、前記調整可能な整合表面は連続的に処理される
    半導体ウエハ間の直径の変化に適応するように調整可能
    であることを特徴とする、複数の異なる処理装置間で相
    互に関連する処理段階の処理を受ける半導体ウエハの整
    合を行う装置。
  2. 【請求項2】 複数のピンが前記プラテンの表面から突
    出し、複数の凹所が前記ピンと対応するために前記半導
    体ウエハより大きい直径の支持ウエハに形成され、支持
    ウエハは前記複数のピンと前記複数の凹所を整列させる
    ことによって前記プラテンに整合される請求項記載の
    装置。
  3. 【請求項3】 前記プラテン表面は2つのピンを有し、
    前記支持ウエハは前記ピンと対応するように1つのノッ
    チおよび1つの穴を有し、前記ピンの一方と前記ノッチ
    を整列し、前記ピンの他方と前記穴を整列することによ
    って前記支持ウエハは前記プラテンに整合される請求項
    記載の装置。
  4. 【請求項4】 前記平坦な縁部に対する整合手段および
    前記第1の点に対する整合手段は前記支持ウエハの表面
    に固定され、前記半導体ウエハは前記支持ウエハの表面
    上に配置され、前記平坦な縁部に対する整合手段および
    前記第1の点に対する整合手段に整合される請求項1記
    載の装置。
  5. 【請求項5】 前記半導体ウエハの平坦な縁部に対
    合を形成する手段は前記ウエハの前記平坦な縁部に接触
    する整合表面であり、前記平坦な縁部に対する整合手段
    は前記半導体ウエハ支持手段に固定されている請求項1
    記載の装置。
  6. 【請求項6】 前記調整可能な整合表面は、 前記プラテンに整合された基部と、 前記基部に固定して取り付けられたアンカーブロック
    と、 前記調整可能な整合表面を調整するために前記基部に固
    定して取り付けられた一対のガイドと、 一対の金属ワイヤ撓み部であって、各前記金属のワイヤ
    撓み部の第1の端部は前記調整可能な整合表面に接続さ
    れ、各前記金属のワイヤ撓み部の第2の端部は前記アン
    カーブロックに接続され、前記調整可能な整合表面は前
    記一対の金属ワイヤ撓み部によって前記半導体ウエハの
    周辺の前記第2の点に押し付けられて接触されいる金属
    ワイヤ撓み部とを含む請求項1記載の装置。
  7. 【請求項7】 前記基部が各前記複数の処理装置に整合
    された請求項6記載の装置。
  8. 【請求項8】 前記調節可能な整合表面、前記ガイド、
    前記アンカーブロック、および前記基部は全て前記半導
    体ウエハと同じ材料から構成され、前記複数の処理手段
    の加工中に整合が維持される請求項記載の装置。
JP1028093A 1992-01-24 1993-01-25 半導体ウエハの整合を行う装置 Expired - Lifetime JPH0746695B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US825520 1992-01-24
US07/825,520 US5180150A (en) 1992-01-24 1992-01-24 Apparatus for providing consistent registration of semiconductor wafers

Publications (2)

Publication Number Publication Date
JPH0613451A JPH0613451A (ja) 1994-01-21
JPH0746695B2 true JPH0746695B2 (ja) 1995-05-17

Family

ID=25244210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1028093A Expired - Lifetime JPH0746695B2 (ja) 1992-01-24 1993-01-25 半導体ウエハの整合を行う装置

Country Status (6)

Country Link
US (1) US5180150A (ja)
EP (1) EP0552966B1 (ja)
JP (1) JPH0746695B2 (ja)
DE (1) DE69300284T2 (ja)
IL (1) IL104267A (ja)
NO (1) NO930197L (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352249A (en) * 1992-08-28 1994-10-04 Hughes Aircraft Company Apparatus for providing consistent, non-jamming registration of semiconductor wafers
US5700297A (en) * 1992-08-28 1997-12-23 Ipec Precision, Inc. Apparatus for providing consistent, non-jamming registration of notched semiconductor wafers
US5280894A (en) * 1992-09-30 1994-01-25 Honeywell Inc. Fixture for backside wafer etching
IL109193A0 (en) * 1993-04-12 1994-06-24 Hughes Aircraft Co Apparatus and method for providing consistent, nonjamming registration of notched semiconductor wafers
US5701013A (en) * 1996-06-07 1997-12-23 Mosel Viltelic, Inc. Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
US6388226B1 (en) 1997-06-26 2002-05-14 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US7569790B2 (en) * 1997-06-26 2009-08-04 Mks Instruments, Inc. Method and apparatus for processing metal bearing gases
US8779322B2 (en) 1997-06-26 2014-07-15 Mks Instruments Inc. Method and apparatus for processing metal bearing gases
US6150628A (en) * 1997-06-26 2000-11-21 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US7166816B1 (en) 1997-06-26 2007-01-23 Mks Instruments, Inc. Inductively-coupled torodial plasma source
US6815633B1 (en) 1997-06-26 2004-11-09 Applied Science & Technology, Inc. Inductively-coupled toroidal plasma source
DE19856102C2 (de) * 1998-12-04 2003-11-20 Tyco Electronics Logistics Ag Transportsystem für Kleinbauteile
US6367635B1 (en) * 1999-09-30 2002-04-09 Auer Precision Company, Inc. Ultra precision process carrier for semi-conductor manufacturing
KR200435062Y1 (ko) * 2006-08-22 2007-01-09 (주)테크윙 테스트핸들러용 하이픽스보드 클램핑장치
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8271120B2 (en) * 2009-08-03 2012-09-18 Lawrence Livermore National Security, Llc Method and system for processing optical elements using magnetorheological finishing
EP2777069A4 (en) 2011-11-08 2015-01-14 Intevac Inc SUBSTRATE PROCESSING SYSTEM AND METHOD

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296237A (ja) * 1988-04-22 1988-12-02 Hitachi Ltd ウエーハの自動アライメント方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148433A (en) * 1979-05-08 1980-11-19 Nec Corp Manufacture of semiconductor device and device therefor
GB2146935B (en) * 1983-08-18 1986-10-22 Plessey Co Plc Jigs for locating electrical components
US4703920A (en) * 1986-08-25 1987-11-03 Amp Incorporated Manufacturing method for integrated circuit chip carriers and work holder for use in the method
JP2508540B2 (ja) * 1987-11-02 1996-06-19 三菱マテリアル株式会社 ウェ―ハの位置検出装置
FR2633452B1 (fr) * 1988-06-28 1990-11-02 Doue Julien Dispositif de support pour un substrat mince, notamment en un materiau semiconducteur
US4970772A (en) * 1989-12-05 1990-11-20 Sulzer Brothers Limited Wafer alignment fixture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296237A (ja) * 1988-04-22 1988-12-02 Hitachi Ltd ウエーハの自動アライメント方法

Also Published As

Publication number Publication date
JPH0613451A (ja) 1994-01-21
US5180150A (en) 1993-01-19
NO930197L (no) 1993-07-26
IL104267A0 (en) 1993-05-13
EP0552966A1 (en) 1993-07-28
IL104267A (en) 1994-07-31
DE69300284D1 (de) 1995-08-31
EP0552966B1 (en) 1995-07-26
NO930197D0 (no) 1993-01-21
DE69300284T2 (de) 1995-12-21

Similar Documents

Publication Publication Date Title
JPH0746695B2 (ja) 半導体ウエハの整合を行う装置
JPH06177229A (ja) 半導体ウェハの一致したジャムのない位置整合を行う方法および装置
US5700297A (en) Apparatus for providing consistent, non-jamming registration of notched semiconductor wafers
US3999866A (en) Wafer test system with integrated calibration
JPH027773B2 (ja)
US6014886A (en) Gauge block holder apparatus
EP0620584B1 (en) Apparatus and method for providing consistent, non-jamming registration of notched semiconductor wafers
JP3569255B2 (ja) 電子線描画装置および試料位置の補正方法
JP4053156B2 (ja) 光学素子の面間の位置関係を測定する装置に用いる光学素子を保持する保持具
US20200141713A1 (en) Methods and apparatus for determining a height of an edge portion of a product
JPH11183111A (ja) 膜厚変化の測定方法とその装置
US6498047B2 (en) Apparatus and method for measuring wafer clamping tension
JP2005308602A (ja) 板厚測定装置
JP7450579B2 (ja) 半導体テスト装置および半導体装置の製造方法
JPH11248428A (ja) 光学式伸び計用校正装置
JP2004239718A (ja) バッキングパッドの形状測定方法及び被加工物の研磨方法、並びにバッキングパッドの形状測定装置
JPS6275209A (ja) 板状物の寸法測定方法およびその装置
IL158086A (en) Method and system for positioning articles with respect to a processing tool
JP2003273198A (ja) 部材の支持固定機構及び検査装置
JPH02284040A (ja) 半導体ウェハーの機械的強度の測定装置および測定方法
JP2584546Y2 (ja) 圧力素子測定用圧力印加ステージ
JPH01227448A (ja) ウエハプローバ
JPH01227450A (ja) ウエハプローバ
JPH01227449A (ja) ウエハプローバ
JPH07181037A (ja) プローブ走査型形状測定装置及び方法