JP7450579B2 - 半導体テスト装置および半導体装置の製造方法 - Google Patents

半導体テスト装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7450579B2
JP7450579B2 JP2021064201A JP2021064201A JP7450579B2 JP 7450579 B2 JP7450579 B2 JP 7450579B2 JP 2021064201 A JP2021064201 A JP 2021064201A JP 2021064201 A JP2021064201 A JP 2021064201A JP 7450579 B2 JP7450579 B2 JP 7450579B2
Authority
JP
Japan
Prior art keywords
semiconductor
contact jig
probe
area
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021064201A
Other languages
English (en)
Other versions
JP2022159793A (ja
Inventor
保志 高木
欽也 山下
和起 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021064201A priority Critical patent/JP7450579B2/ja
Publication of JP2022159793A publication Critical patent/JP2022159793A/ja
Application granted granted Critical
Publication of JP7450579B2 publication Critical patent/JP7450579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本開示は、半導体テスト装置および半導体装置の製造方法に関するものである。
従来、半導体基板に形成された複数の半導体素子の電気的特性を測定する方法として、半導体基板をステージの上面に載置し、真空チャックを利用して半導体基板をステージに吸着させた状態で、プローブを半導体基板に形成された半導体素子の表面に押し当てる方法などがある(例えば、特許文献1参照)。
特開2016-157804号公報
従来の技術では、ステージの上面に半導体基板を載置した状態で半導体基板の裏面全体をステージに吸着させるため、ステージは半導体基板の裏面全体と接触している。半導体素子へ電流を供給する配線はステージの側部に接続されており、半導体基板に形成された複数の半導体素子のうち、ステージの側部における配線の接続点からの距離が遠い位置にある半導体素子は、距離が近い位置にある半導体素子と比べてステージの上面に流れる電流の経路が長くなる。半導体基板の面内におけるオン抵抗はステージの上面に流れる電流の経路の長さに比例するため、半導体素子の位置によって半導体基板の面内におけるオン抵抗にばらつきが生じるという問題があった。
そこで、本開示は、半導体基板の面内におけるオン抵抗のばらつきを抑制することが可能な技術を提供することを目的とする。
本開示に係る半導体テスト装置は、互いに間隔をあけて第1の方向に配置され、かつ、被測定物を載置した状態で前記被測定物を前記第1の方向にスライドさせるように回転する複数のローラーと、複数の前記ローラーの間に配置され、かつ、前記被測定物の裏面における一部の領域と接触することで前記被測定物と電気的に接続される下部コンタクト治具と、複数の前記ローラーの上方に配置され、かつ、前記被測定物の表面と接触することで前記被測定物と電気的に接続されるプローブを有する上部コンタクト治具とを備えたものである。
本開示によれば、被測定物の裏面と接触する下部コンタクト治具の面積は、従来のステージの面積よりも小さいため、従来のステージと比べて下部コンタクト治具の上面に流れる電流の経路が短くなる。これにより、半導体基板の面内におけるオン抵抗のばらつきを抑制することができる。
実施の形態1に係る半導体テスト装置の構成を概略的に示す斜視図である。 実施の形態1の変形例に係る半導体テスト装置の構成を概略的に示す斜視図である。 実施の形態1に係る半導体テスト装置を用いた半導体装置の製造方法に含まれる半導体素子の測定方法の手順を示すフローチャートである。 実施の形態1に係る半導体テスト装置が備える上部コンタクト治具および下部コンタクト治具の動作を説明するための説明図である。 実施の形態2に係る半導体テスト装置の構成を概略的に示す斜視図である。 実施の形態2の変形例に係る半導体テスト装置の構成を概略的に示す斜視図である。 実施の形態2に係る半導体テスト装置が備える上部コンタクト治具および下部コンタクト治具の動作を説明するための説明図である。 実施の形態3に係る半導体テスト装置が備える上部コンタクト治具の構成を概略的に示す図である。
<実施の形態1>
<全体構成>
実施の形態について、図面を用いて以下に説明する。図1は、実施の形態に係る半導体テスト装置100の構成を概略的に示す斜視図である。
図1において、X方向、Y方向およびZ方向は、互いに直交する。以下の図に示されるX方向、Y方向およびZ方向も、互いに直交する。以下においては、X方向と、当該X方向の反対の方向(-X方向)とを含む方向を「X軸方向」ともいう。また、以下においては、Y方向と、当該Y方向の反対の方向(-Y方向)とを含む方向を「Y軸方向」ともいう。また、以下においては、Z方向と、当該Z方向の反対の方向(-Z方向)とを含む方向を「Z軸方向」ともいう。
図1に示すように、半導体テスト装置100は、半導体装置の製造工程において実施される半導体チップの測定を行うための装置であり、複数のローラー1と、下部コンタクト治具2と、上部コンタクト治具3とを備えている。
複数のローラー1は、互いに間隔をあけてY軸方向(第1の方向)に配置され、被測定物としての半導体ウエハ50を載置した状態で半導体ウエハ50をY軸方向にスライドさせるように回転する。複数のローラー1はX軸方向に延在するように導電性を有する部材により形成され、複数のローラー1の両端部は、例えばY軸方向に延在する2つの支持台(図示省略)によりそれぞれ回転可能なように支持されている。複数のローラー1は導電性を有する部材により形成されているため、電気的な導通チェックによりどのローラー1上に半導体ウエハ50が存在しているかの確認が可能である。
下部コンタクト治具2は、複数のローラー1の間に配置され、X軸方向に延在するように導電性を有する部材により形成されている。下部コンタクト治具2の側部には、半導体テスト装置100が備える測定部(図示省略)から半導体ウエハ50へ電流を供給する配線(図示省略)が接続されており、下部コンタクト治具2の上面が半導体ウエハ50の裏面における一部の領域と接触することで、半導体ウエハ50と下部コンタクト治具2は電気的に接続される。
具体的には、下部コンタクト治具2のX軸方向の長さは、複数のローラー1のX軸方向の長さよりも長い、すなわち、半導体ウエハ50の直径よりも長い。そのため、下部コンタクト治具2の上面は、半導体ウエハ50の裏面におけるX軸方向(第2の方向)の一端部から他端部に渡って同時に接触可能である。また、下部コンタクト治具2のY軸方向の幅は、半導体ウエハ50に形成された複数の半導体チップのうちの1つの半導体チップ(図示省略)の幅よりも大きい。これらにより、下部コンタクト治具2は、半導体ウエハ50の裏面におけるX軸方向1列分の半導体チップに対応する領域と同時に接触可能である。ここで、半導体ウエハが半導体基板に相当し、半導体チップが半導体素子に相当する。
このように、半導体ウエハ50の裏面と接触する下部コンタクト治具2の面積は、従来のステージの面積よりも小さいため、従来のステージと比べて下部コンタクト治具2の上面に流れる電流の経路が短くなる。
また、下部コンタクト治具2は、図示しない第1の移動機構と接続されている。第1の移動機構は、下部コンタクト治具2が半導体ウエハ50の裏面と接触する第1の高さ位置と、第1の高さ位置よりも下方(-Z方向)に位置する第2の高さ位置との間で下部コンタクト治具2を移動させる。
上部コンタクト治具3は、複数のローラー1の上方(Z方向)に配置され、導電性を有する部材により形成されたプローブ12を備えている。プローブ12が半導体ウエハ50の表面と接触することで、プローブ12と半導体ウエハ50が電気的に接続される。
上部コンタクト治具3は、図示しない第2の移動機構と接続されている。第2の移動機構は、上部コンタクト治具3が半導体ウエハ50の表面と接触する第3の高さ位置と、第3の高さ位置よりも上方(Z方向)に位置する第4の高さ位置との間で上部コンタクト治具3を移動させ、かつ、上部コンタクト治具3をX軸方向に移動させる。
また、半導体テスト装置100は、半導体ウエハ50のアライメントを取るためのカメラ(図示省略)も備えている。複数のローラー1上に半導体ウエハ50が搬送された後、カメラにより半導体ウエハ50に形成されたパターンが認識されることで、半導体ウエハ50におけるX軸方向およびY軸方向の位置が確認される。
なお、下部コンタクト治具2および上部コンタクト治具3は複数セット設けられていても良い。図2は、実施の形態の変形例1に係る半導体テスト装置100Aの構成を概略的に示す斜視図である。
図2に示すように、半導体テスト装置100Aは、半導体テスト装置100に対して、下部コンタクト治具2および上部コンタクト治具3を2セット備える点が異なっている。なお、下部コンタクト治具2および上部コンタクト治具3は3セット以上設けられていても良い。これにより、半導体テスト装置100Aは、複数の半導体ウエハ50を同時に測定することが可能となる。
<測定方法の手順>
次に、図3と図4を用いて、半導体装置の製造方法に含まれる半導体チップの測定方法の手順について説明を行う。図3は、半導体テスト装置100を用いた半導体装置の製造方法に含まれる半導体チップの測定方法の手順を示すフローチャートである。図4(a)~(c)は、半導体テスト装置100が備える上部コンタクト治具3および下部コンタクト治具2の動作を説明するための説明図である。
なお、半導体テスト装置100Aを用いた場合の半導体チップの測定方法は、半導体テスト装置100を用いた場合と同様の手順であるため、ここでは、半導体テスト装置100を用いた場合の半導体チップの測定方法について説明を行う。
図3に示すように、半導体ウエハ50の表面に複数の半導体チップが形成された後(ステップS1)、図4(a)に示すように、半導体ウエハ50が複数のローラー1へ搬送される(ステップS2)。
次に、プローブ12が半導体ウエハ50の表面と接触しない高さ位置である第4の高さ位置にあることが認識される(ステップS3)。ここで、ステップS3では、半導体ウエハ50のアライメントを取るためのカメラを用いて、プローブ12の高さ位置が認識される。
次に、カメラにより半導体ウエハ50に形成されたパターンが認識されることで、半導体ウエハ50におけるX軸方向およびY軸方向の位置の確認、すなわち、半導体ウエハ50のアライメントが実施される(ステップS4)。
次に、下部コンタクト治具2上に測定対象となる半導体チップが位置するように複数のローラー1が回転することで、半導体ウエハ50をY軸方向にスライドさせる。下部コンタクト治具2上に測定対象となる半導体チップが位置したとき、複数のローラー1の回転が停止する。ここで、半導体ウエハ50におけるY軸方向の一端部かつX軸方向の一端部に位置する半導体チップが測定対象となる。
次に、図4(b)に示すように、下部コンタクト治具2が第1の高さ位置まで上昇(Z方向へ移動)し、半導体ウエハ50の裏面と接触したことが確認された後、プローブ12が半導体チップの表面と接触する第3の高さ位置まで移動するように上部コンタクト治具3は下降(-Z方向へ移動)する(ステップS5)。次に、半導体チップの電気的特性の測定が開始される(ステップS6)。
当該半導体チップの電気的特性の測定が終了すると、図4(c)に示すように、上部コンタクト治具3は第4の高さ位置まで上昇(Z方向へ移動)し、測定が終了した半導体チップに対してX軸方向における隣の半導体チップが形成された位置に移動する。そして、プローブ12が第3の高さ位置まで移動するように上部コンタクト治具3は下降(-Z方向へ移動)し(ステップS5)、半導体チップの電気的特性の測定が開始される(ステップS6)。
半導体ウエハ50におけるX軸方向の他端部に位置する半導体チップの電気的特性の測定が終了したとき、複数のローラー1が回転することで半導体ウエハ50をY軸方向における隣の列かつX軸方向の一端部に位置する半導体チップが測定対象となり、上記の手順を繰り返すことで半導体ウエハ50に形成された全ての半導体チップの電気的特性の測定が実施される。
全ての半導体チップの電気的特性の測定が終了したとき、プローブ12が第4の高さ位置まで移動するように上部コンタクト治具3は上昇(Z方向へ移動)し、下部コンタクト治具2は第2の高さ位置まで下降(-Z方向へ移動)する。
<効果>
以上のように、実施の形態1では、半導体テスト装置100,100Aは、互いに間隔をあけてY軸方向に配置され、かつ、被測定物としての半導体ウエハ50を載置した状態で半導体ウエハ50をY軸方向にスライドさせるように回転する複数のローラー1と、複数のローラー1の間に配置され、かつ、半導体ウエハ50の裏面における一部の領域と接触することで半導体ウエハ50と電気的に接続される下部コンタクト治具2と、複数のローラー1の上方(Z方向)に配置され、かつ、半導体ウエハ50の表面と接触することで半導体ウエハ50と電気的に接続されるプローブ12を有する上部コンタクト治具3とを備えている。
したがって、半導体ウエハ50の裏面と接触する下部コンタクト治具2の面積は、従来のステージの面積よりも小さいため、従来のステージと比べて下部コンタクト治具2の上面に流れる電流の経路が短くなる。これにより、半導体ウエハ50の面内におけるオン抵抗のばらつきを抑制することができる。
また、半導体ウエハ50の裏面における一部の領域とは、半導体ウエハ50の裏面におけるY軸方向と交差するX軸方向の一端部から他端部に渡る領域である。
したがって、下部コンタクト治具2は、半導体ウエハ50の裏面におけるY軸方向と交差するX軸方向の一端部から他端部に渡る領域と接触するため、プローブ12が半導体チップと接触する際に半導体ウエハ50に加わる押圧力を上記の領域で受けることができる。これにより、プローブ12が半導体チップと接触する際に半導体ウエハ50に割れが発生することを抑制できる。
また、半導体テスト装置100Aは、下部コンタクト治具2および上部コンタクト治具3を複数セット備えているため、複数の半導体ウエハ50を同時に測定することが可能となり、半導体チップの測定にかかるタクトタイム、ひいては半導体装置の製造にかかるタクトタイムを改善することができる。
<実施の形態2>
<全体構成>
次に、実施の形態2に係る半導体テスト装置100Bについて説明する。図5は、実施の形態2に係る半導体テスト装置100Bの構成を概略的に示す斜視図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図5に示すように、実施の形態2では、実施の形態1の構成に対して、下部コンタクト治具2に代えて下部コンタクト治具2Aが設けられている。
下部コンタクト治具2Aは、複数のローラー1の間に配置され、導電性を有する部材により形成された立方体状の本体部2aと、X軸方向に延在しかつ導電性を有する部材により形成されたレール2bとを備えている。
本体部2aは、レール2bに沿ってX軸方向に移動可能なようにレール2bに挿通されている。レール2bのX軸方向の長さは、複数のローラー1のX軸方向の長さよりも長い、すなわち、半導体ウエハ50の直径よりも長い。そのため、本体部2aは、少なくとも半導体ウエハ50の裏面におけるX軸方向の一端部から他端部に渡って移動可能である。
レール2bの側部には、半導体テスト装置100Bが備える測定部(図示省略)から半導体ウエハ50へ電流を供給する配線(図示省略)が接続されており、レール2bに挿通された本体部2aの上面が半導体ウエハ50の裏面における一部の領域と接触することで、半導体ウエハ50と下部コンタクト治具2Aは電気的に接続される。
本体部2aの上面の大きさは、半導体ウエハ50に形成された複数の半導体チップのうちの1つの半導体チップ(図示省略)の大きさよりも僅かに大きい。そのため、本体部2aの上面は、半導体ウエハ50の裏面における1つの半導体チップに対応する領域と接触可能である。これにより、半導体ウエハ50の厚みが均一ではない場合にも下部コンタクト治具2Aと半導体ウエハ50とを接触させることができる。
また、本体部2aおよびレール2bは、図示しない第1の移動機構と接続されている。第1の移動機構は、本体部2aをレール2bに沿ってX軸方向に移動させる。さらに第1の移動機構は、本体部2aが半導体ウエハ50の裏面と接触する第1の高さ位置と、第1の高さ位置よりも下方(-Z方向)に位置する第2の高さ位置との間で本体部2aと共にレール2bを移動させる。
なお、下部コンタクト治具2Aおよび上部コンタクト治具3は複数セット設けられていても良い。図6は、実施の形態2の変形例に係る半導体テスト装置100Cの構成を概略的に示す斜視図である。
図6に示すように、半導体テスト装置100Cは、半導体テスト装置100Bに対して、下部コンタクト治具2Aおよび上部コンタクト治具3を2セット備える点が異なっている。なお、下部コンタクト治具2Aおよび上部コンタクト治具3は3セット以上設けられていても良い。これにより、半導体テスト装置100Cは、複数の半導体ウエハ50を同時に測定することが可能となる。
<測定方法の手順>
次に、図3と図7を用いて、半導体装置の製造方法に含まれる半導体チップの測定方法の手順について、実施の形態1の場合と異なる点のみ説明を行う。図7(a)~(c)は、実施の形態2に係る半導体テスト装置100Bが備える上部コンタクト治具3および下部コンタクト治具2Aの動作を説明するための説明図である。
なお、半導体テスト装置100Cを用いた場合の半導体チップの測定方法は、半導体テスト装置100Bを用いた場合と同様の手順であるため、ここでは、半導体テスト装置100Bを用いた場合の半導体チップの測定方法について説明を行う。
図3に示すステップS1~ステップS4までの処理が行われた後、図7(a)に示すように、本体部2a上に測定対象となる半導体チップが位置するように複数のローラー1が回転することで、半導体ウエハ50をY軸方向にスライドさせる。本体部2a上に測定対象となる半導体チップが位置したとき、複数のローラー1の回転が停止する。ここで、本体部2aはX軸方向の一端部に位置するため、半導体ウエハ50におけるY軸方向一端部かつX軸方向の一端部に位置する半導体チップが測定対象となる。
次に、図7(b)に示すように、本体部2aと共にレール2bが上昇(Z方向へ移動)し、本体部2aの上面が半導体ウエハ50の裏面と接触したことが確認された後、プローブ12が半導体チップの表面と接触する第3の高さ位置まで移動するように上部コンタクト治具は下降(-Z方向へ移動)する(ステップS5)。次に、半導体チップの電気的特性の測定が開始される(ステップS6)。
当該半導体チップの電気的特性の測定が終了すると、図7(c)に示すように、上部コンタクト治具3は第4の高さ位置まで上昇(Z方向へ移動)し、測定が終了した半導体チップに対してX軸方向における隣の半導体チップが形成された位置に移動する。一方、本体部2aと共にレール2bは第2の高さ位置まで下降(-Z方向へ移動)し、本体部2aは測定が終了した半導体チップに対してX軸方向における隣の半導体チップが形成された位置に移動する。そして、プローブ12が第3の高さ位置まで移動するように上部コンタクト治具3は下降(-Z方向へ移動)し(ステップS5)、半導体チップの電気的特性の測定が開始される(ステップS6)。
半導体ウエハ50におけるX軸方向の他端部に位置する半導体チップの電気的特性の測定が終了したとき、複数のローラー1が回転することで半導体ウエハ50をY軸方向における隣の列かつX軸方向の一端部に位置する半導体チップが測定対象となり、上記の手順を繰り返すことで半導体ウエハ50に形成された全ての半導体チップの電気的特性の測定が実施される。
全ての半導体チップの電気的特性の測定が終了したとき、図7(c)に示すように、プローブ12が第4の高さ位置まで移動するように上部コンタクト治具3は上昇(Z方向へ移動)し、本体部2aと共にレール2bが第2の高さ位置まで下降(-Z方向へ移動)する。
<効果>
以上のように、実施の形態2に係る半導体テスト装置100B,100Cでは、被測定物は、複数の半導体チップが形成された半導体ウエハであり、被測定物の裏面における一部の領域とは、半導体ウエハの裏面における1つの前記半導体チップに対応する領域である。
したがって、半導体ウエハ50の厚みが均一ではない場合にも下部コンタクト治具2Aと半導体ウエハ50とを接触させることができるため、半導体ウエハ50の面内におけるオン抵抗のばらつきを抑制することができる。
また、半導体テスト装置100B,100Cは、下部コンタクト治具2Aが半導体ウエハ50の裏面と接触する第1の高さ位置と、第1の高さ位置よりも下方(-Z方向)に位置する第2の高さ位置との間で下部コンタクト治具2Aを移動させ、かつ、下部コンタクト治具2Aの本体部2aをY軸方向と交差するX軸方向に移動させる移動機構をさらに備えている。
したがって、下部コンタクト治具2Aの本体部2aに対して、半導体ウエハ50の裏面における測定対象となる半導体チップに対応する領域を1つずつ接触させることができる。これにより、半導体ウエハ50の面内におけるオン抵抗のばらつきを抑制することができる。
また、半導体テスト装置100Cは、下部コンタクト治具2Aおよび上部コンタクト治具3を複数セット備えているため、複数の半導体ウエハ50を同時に測定することが可能となり、半導体チップの測定にかかるタクトタイム、ひいては半導体装置の製造にかかるタクトタイムを改善することができる。
<実施の形態3>
<全体構成>
次に、実施の形態3に係る半導体テスト装置について説明する。図8は、実施の形態3に係る半導体テスト装置が備える上部コンタクト治具3Aの構成を概略的に示す図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図8に示すように、実施の形態3では、実施の形態1,2の構成に対して、上部コンタクト治具3に代えて上部コンタクト治具3Aが設けられている。例えば、半導体装置がパワーデバイスである場合、半導体チップの表面に0V、裏面に高電圧(数kV)を印加して測定が行われるため放電の懸念がある。半導体チップの表面にある電極端から半導体ウエハ50のダイシングラインの中央までの距離を十分に長く取ることができれば、放電を抑制するためにプローブ12周辺を加圧する必要がないが、終端領域の短い炭化珪素半導体などからなる半導体チップでは電極端から半導体ウエハ50のダイシングラインの中央までの距離が短いため加圧が必要となる。実施の形態3では、放電を抑制することを目的として、上部コンタクト治具3Aのプローブ12周辺が加圧される。
上部コンタクト治具3Aは、プローブ12と、プローブカード10と、環状の加圧壁11と、エアーチューブ13とを備えている。
プローブカード10は、半導体ウエハ50の上方(Z方向)に配置されている。プローブカード10は、図示しない第2の移動機構と接続されている。プローブカード10は、第2の移動機構によりX軸方向へ移動可能である。
加圧壁11は、プローブカード10の下面から下方(-Z方向)のローラー1(図1参照)側へ延在するように設けられている。プローブ12の一端はプローブカード10の下面に取り付けられ、プローブ12の他端(ローラー1側の先端)は加圧壁11に形成された孔(図示省略)を通って、加圧壁11から突出している。
エアーチューブ13の一端は、プローブカード10の上面に接続され、エアーチューブ13の他端は、図示しないエアー供給源と接続されている。エアーチューブ13は、加圧壁11により囲まれた空間にエアーを供給することで当該空間を加圧する。上部コンタクト治具3Aには、図示しない電空レギュレータが設けられている。電空レギュレータにより、設定された圧力となるように電空レギュレータが有する弁の開閉が調整されることで、加圧壁11により囲まれた空間に供給されるエアー流量が制御される。
エアーチューブ13におけるプローブカード10との接続部の内周の面積を入口面積とし、加圧壁11の内周に対しプローブ12のローラー1側の先端から加圧壁11のローラー1側の端までの長さを掛けた値を出口面積としたときに、出口面積が入口面積よりも小さくなるように入口面積と出口面積が設計されている。
この理由について説明すると、加圧壁11により囲まれた空間にエアーが滞留することで、加圧壁11により囲まれた空間、すなわち、プローブ12周辺が十分に加圧されるが、出口面積が入口面積よりも大きい場合は加圧壁11により囲まれた空間内にエアーが滞留しないため、プローブ12周辺が十分に加圧されない。一方、出口面積が入口面積よりも小さい場合には加圧壁11により囲まれた空間内にエアーが滞留するため、プローブ12周辺が十分に加圧される。
<測定方法の手順>
次に、図3を用いて、半導体装置の製造方法に含まれる半導体チップの測定方法の手順について実施の形態1の場合と異なる点のみ説明を行う。
図3に示すステップS1~ステップS3におけるプローブ12の高さ位置の認識までの処理が行われた後、半導体ウエハ50のアライメントを取るためのカメラを用いて、プローブ12のローラー1側の先端の高さ位置と、加圧壁11のローラー1側の端の高さ位置とを検出し、半導体テスト装置が備える制御部により出口面積が算出され、出口面積が予め算出された入口面積よりも小さいか否かが判断される。ステップS4~ステップS5までの処理が行われた後、ステップS6において、出口面積が入口面積よりも小さい場合は、エアーチューブ13から加圧壁11により囲まれた空間にエアーが供給されることで当該空間が設定された圧力に加圧される。そして、半導体チップの電気的特性の測定が開始される。
一方、出口面積が入口面積よりも大きい場合には、エアーの供給が行われずに半導体チップの電気的特性の測定が開始される。
<効果>
以上のように、実施の形態3に係る半導体テスト装置では、上部コンタクト治具3Aは、下面にプローブ12が取り付けられたプローブカード10と、プローブカード10の下面から下方(-Z方向)へ延在するように設けられかつプローブ12の下方(-Z方向)の先端を突出させる環状の加圧壁11と、プローブカード10の上面に接続されかつ加圧壁11により囲まれた空間にエアーを供給することで当該空間を加圧するエアーチューブ13とを有し、エアーチューブ13におけるプローブカード10との接続部の内周の面積を入口面積とし、加圧壁11の内周に対しプローブ12の下方(-Z方向)の先端から加圧壁11の下方(-Z方向)の端までの長さを掛けた値を出口面積とすると、出口面積が入口面積よりも小さい場合に加圧壁11により囲まれた空間が加圧されている。
したがって、測定時の印加電圧が高い場合に放電を抑制することができるため、終端領域の短い炭化珪素半導体などからなる半導体チップの高電圧印加測定が可能となる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 ローラー、2,2A 下部コンタクト治具、3,3A 上部コンタクト治具、10 プローブカード、11 加圧壁、12 プローブ、13 エアーチューブ、50 半導体ウエハ、100,100A,100B,100C 半導体テスト装置。

Claims (8)

  1. 互いに間隔をあけて第1の方向に配置され、かつ、被測定物を載置した状態で前記被測定物を前記第1の方向にスライドさせるように回転する複数のローラーと、
    複数の前記ローラーの間に配置され、かつ、前記被測定物の裏面における一部の領域と接触することで前記被測定物と電気的に接続される下部コンタクト治具と、
    複数の前記ローラーの上方に配置され、かつ、前記被測定物の表面と接触することで前記被測定物と電気的に接続されるプローブを有する上部コンタクト治具と、
    を備えた、半導体テスト装置。
  2. 前記被測定物の裏面における一部の前記領域とは、前記被測定物の裏面における前記第1の方向と交差する第2の方向の一端部から他端部に渡る領域である、請求項1に記載の半導体テスト装置。
  3. 前記被測定物は、複数の半導体素子が形成された半導体基板であり、
    前記被測定物の裏面における一部の前記領域とは、前記半導体基板の裏面における1つの前記半導体素子に対応する領域である、請求項1に記載の半導体テスト装置。
  4. 前記下部コンタクト治具が前記半導体基板の裏面と接触する第1の高さ位置と、前記第1の高さ位置よりも下方に位置する第2の高さ位置との間で前記下部コンタクト治具を移動させ、かつ、前記下部コンタクト治具を前記第1の方向と交差する第2の方向に移動させる移動機構をさらに備えた、請求項3に記載の半導体テスト装置。
  5. 前記下部コンタクト治具および前記上部コンタクト治具を複数セット備えた、請求項1から請求項4のいずれか1項に記載の半導体テスト装置。
  6. 前記上部コンタクト治具は、下面に前記プローブが取り付けられたプローブカードと、前記プローブカードの下面から前記ローラー側へ延在するように設けられかつ前記プローブの前記ローラー側の先端を突出させる環状の加圧壁と、前記プローブカードの上面に接続されかつ前記加圧壁により囲まれた空間にエアーを供給することで当該空間を加圧するエアーチューブとを有し、
    前記エアーチューブにおける前記プローブカードとの接続部の内周の面積を入口面積とし、前記加圧壁の内周に対し前記プローブの前記ローラー側の先端から前記加圧壁の前記ローラー側の端までの長さを掛けた値を出口面積とすると、前記出口面積が前記入口面積よりも小さい場合に前記加圧壁により囲まれた前記空間が加圧される、請求項1から請求項5のいずれか1項に記載の半導体テスト装置。
  7. 請求項3に記載の半導体テスト装置を用いた半導体装置の製造方法であって、
    (a)前記半導体基板を複数の前記ローラーに載置する工程と、
    (b)前記プローブの高さ位置を認識する工程と、
    (c)複数の前記ローラーを回転させて前記半導体基板を前記第1の方向にスライドさせることで、前記半導体基板の裏面を前記下部コンタクト治具と接触させる工程と、
    (d)前記上部コンタクト治具を下降させて前記プローブを前記半導体基板の表面と接触させた状態で前記半導体素子の電気的特性を測定する工程と、
    を備えた、半導体装置の製造方法。
  8. 前記上部コンタクト治具は、下面に前記プローブが取り付けられたプローブカードと、前記プローブカードの下面から前記ローラー側へ延在するように設けられかつ前記プローブの前記ローラー側の先端を突出させる環状の加圧壁と、前記プローブカードの上面に接続されかつ前記加圧壁により囲まれた空間にエアーを供給することで当該空間を加圧するエアーチューブとを有し、
    (e)前記工程(b)と前記工程(c)との間において、前記加圧壁の前記ローラー側の端の高さ位置を認識した後、前記エアーチューブにおける前記プローブカードとの接続部の内周の面積である入口面積と、前記加圧壁の内周に対し前記プローブの前記ローラー側の先端から前記加圧壁の前記ローラー側の端までの長さを掛けた値である出口面積とを算出し、前記出口面積が前記入口面積よりも小さい場合に前記加圧壁により囲まれた前記空間を加圧する工程をさらに備えた、請求項7に記載の半導体装置の製造方法。
JP2021064201A 2021-04-05 2021-04-05 半導体テスト装置および半導体装置の製造方法 Active JP7450579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021064201A JP7450579B2 (ja) 2021-04-05 2021-04-05 半導体テスト装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021064201A JP7450579B2 (ja) 2021-04-05 2021-04-05 半導体テスト装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022159793A JP2022159793A (ja) 2022-10-18
JP7450579B2 true JP7450579B2 (ja) 2024-03-15

Family

ID=83641520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021064201A Active JP7450579B2 (ja) 2021-04-05 2021-04-05 半導体テスト装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7450579B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007121015A (ja) 2005-10-26 2007-05-17 Tokyo Seimitsu Co Ltd 半導体検査装置及びウエハチャック
JP2013120887A (ja) 2011-12-08 2013-06-17 Mitsubishi Electric Corp 半導体試験装置および半導体試験方法
JP2016058411A (ja) 2014-09-05 2016-04-21 三菱電機株式会社 基板処理装置
JP2016181635A (ja) 2015-03-25 2016-10-13 株式会社Screenホールディングス 基板搬送装置、基板処理装置、および基板搬送方法
JP2017145103A (ja) 2016-02-17 2017-08-24 株式会社村田製作所 電子部品の処理装置及び処理方法
JP2018105725A (ja) 2016-12-27 2018-07-05 三菱電機株式会社 評価装置及び評価方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007121015A (ja) 2005-10-26 2007-05-17 Tokyo Seimitsu Co Ltd 半導体検査装置及びウエハチャック
JP2013120887A (ja) 2011-12-08 2013-06-17 Mitsubishi Electric Corp 半導体試験装置および半導体試験方法
JP2016058411A (ja) 2014-09-05 2016-04-21 三菱電機株式会社 基板処理装置
JP2016181635A (ja) 2015-03-25 2016-10-13 株式会社Screenホールディングス 基板搬送装置、基板処理装置、および基板搬送方法
JP2017145103A (ja) 2016-02-17 2017-08-24 株式会社村田製作所 電子部品の処理装置及び処理方法
JP2018105725A (ja) 2016-12-27 2018-07-05 三菱電機株式会社 評価装置及び評価方法

Also Published As

Publication number Publication date
JP2022159793A (ja) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI276816B (en) Zero-point detecting method of probe pin and probe device
US6636063B2 (en) Probe card with contact apparatus and method of manufacture
JP6031292B2 (ja) プローブカードへの基板当接方法
JP3307470B2 (ja) 半導体検査装置
TWI451103B (zh) 測試設備與相關方法
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
US20160155721A1 (en) Bonding Method, Storage Medium, Bonding Apparatus and Bonding System
JPH04233480A (ja) 電子デバイスの試験装置
US6911834B2 (en) Multiple contact vertical probe solution enabling Kelvin connection benefits for conductive bump probing
US10670652B2 (en) Semiconductor test equipment
KR20070083514A (ko) 동일 평면상에 있는 접착 패드를 기판에 형성하는 방법과장치
JP2011091262A (ja) プローバおよびプローブ検査方法
JP2007178132A (ja) 半導体検査装置および半導体検査方法
KR100910217B1 (ko) 프로브 본딩장치 및 방법
US7365551B2 (en) Excess overdrive detector for probe cards
JPH0613451A (ja) 半導体ウエハの整合を行う装置
JP7450579B2 (ja) 半導体テスト装置および半導体装置の製造方法
KR102413745B1 (ko) 전기적 접속 장치, 검사 장치, 및 접촉 대상체와 접촉자의 전기적 접속 방법
KR102548788B1 (ko) 반도체 소자 테스트 장치
US11933839B2 (en) Inspection apparatus and inspection method
TWI321818B (ja)
JP2007165598A (ja) プローバ、プローブ接触方法及びそのためのプログラム
JP3169900B2 (ja) プローバ
TW200302531A (en) TCP handler and tension control method
JP2963828B2 (ja) プローブ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150