JPH0738550B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0738550B2 JPH0738550B2 JP61015393A JP1539386A JPH0738550B2 JP H0738550 B2 JPH0738550 B2 JP H0738550B2 JP 61015393 A JP61015393 A JP 61015393A JP 1539386 A JP1539386 A JP 1539386A JP H0738550 B2 JPH0738550 B2 JP H0738550B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- gain
- circuit
- voltage
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は利得制御回路に関し、例えばカラーテレビジョ
ン受像機の自動色飽和度調整（ACC）回路の利得制御回
路に用いて好適なものである。
ン受像機の自動色飽和度調整（ACC）回路の利得制御回
路に用いて好適なものである。
Ｂ 発明の概要 本発明は、いわゆるギルバート型増幅回路構成の利得制
御回路において、当該増幅回路を構成する第１及び第２
の差動増幅回路の電流の和を一定にし、かつ入力側の差
動増幅回路の電流を制御することにより、自動利得調整
回路のループゲインの変化が従来に比してより一段と小
さくなるようにしたものである。
御回路において、当該増幅回路を構成する第１及び第２
の差動増幅回路の電流の和を一定にし、かつ入力側の差
動増幅回路の電流を制御することにより、自動利得調整
回路のループゲインの変化が従来に比してより一段と小
さくなるようにしたものである。
Ｃ 従の技術 従来例えばカラーテレビジョン受像機においては、画面
上の色飽和度を一定に保つために、第２図に示すような
自動利得調整回路構成の自動飽和度調整回路を用いて色
信号復調回路（図示せず）に与える副搬送波信号S1のレ
ベルを一定に保つようにしている。
上の色飽和度を一定に保つために、第２図に示すような
自動利得調整回路構成の自動飽和度調整回路を用いて色
信号復調回路（図示せず）に与える副搬送波信号S1のレ
ベルを一定に保つようにしている。
すなわち入力副搬送波信号S2は、自動色飽和度調整増幅
回路１において、所定の信号レベルに増幅されて副搬送
波信号S1として送出される。この副搬送波信号S1のカラ
ーバースト信号のピークレベルはピーク検出回路２にお
いて検出され、当該検出ピークレベルに応じた直流出力
信号S3が演算回路３に出力される。
回路１において、所定の信号レベルに増幅されて副搬送
波信号S1として送出される。この副搬送波信号S1のカラ
ーバースト信号のピークレベルはピーク検出回路２にお
いて検出され、当該検出ピークレベルに応じた直流出力
信号S3が演算回路３に出力される。
直流出力信号S3は演算回路３において、基準電圧Vrefと
比較され、基準電圧Vref及び直流出力信号S3の差電圧に
応じた制御信号S4が自動色飽和度調整増幅回路１に当該
差電圧を０にするようなレベル調整信号として出力され
る。
比較され、基準電圧Vref及び直流出力信号S3の差電圧に
応じた制御信号S4が自動色飽和度調整増幅回路１に当該
差電圧を０にするようなレベル調整信号として出力され
る。
かくしてカラーバースト信号のピークレベルが変動して
も、副搬送波信号S1のレベルは基準電圧Vrefに対応する
一定値に保たれる。
も、副搬送波信号S1のレベルは基準電圧Vrefに対応する
一定値に保たれる。
従来自動色飽和度調整増幅回路１をICによつて構成する
には、第５図に示すいわゆるギルバート型増幅回路（例
えば米国特許3,676,789号に開示されている）が用いら
れていた。
には、第５図に示すいわゆるギルバート型増幅回路（例
えば米国特許3,676,789号に開示されている）が用いら
れていた。
第５図においてトランジスタQ1及びQ2は、差動増幅回路
６を構成し、そのエミツタは、各々抵抗値REの抵抗７及
び８を介して電流値I1の電流源９に接続されている。ト
ランジスタQ1及びQ2のコレクタは、電源10をベースに接
続しかつコレクタを電源ラインL1に接続したいわゆるダ
イオード接続のトランジスタQ3及びQ4のエミツタに接続
され、かくして、トランジスタQ1及びQ2のコレクタを電
源10の出力電圧からベース・エミツタ電圧だけ低下した
値に維持するようになされている。
６を構成し、そのエミツタは、各々抵抗値REの抵抗７及
び８を介して電流値I1の電流源９に接続されている。ト
ランジスタQ1及びQ2のコレクタは、電源10をベースに接
続しかつコレクタを電源ラインL1に接続したいわゆるダ
イオード接続のトランジスタQ3及びQ4のエミツタに接続
され、かくして、トランジスタQ1及びQ2のコレクタを電
源10の出力電圧からベース・エミツタ電圧だけ低下した
値に維持するようになされている。
このトランジスタQ1及びQ2のコレクタは、エミツタに電
流値I2の電流源11を接続してなる差動増幅回路12のトラ
ンジスタQ5及びQ6のベースにそれぞれ接続され、抵抗値
RLの負荷抵抗15及び16（電圧VCCの電源ラインL1に接続
されている）に接続されているコレクタから出力端子T1
及びT2が導出されている。
流値I2の電流源11を接続してなる差動増幅回路12のトラ
ンジスタQ5及びQ6のベースにそれぞれ接続され、抵抗値
RLの負荷抵抗15及び16（電圧VCCの電源ラインL1に接続
されている）に接続されているコレクタから出力端子T1
及びT2が導出されている。
以上の構成において、トランジスタQ1及びQ2のベースに
電源13によつて直流バイアスされた信号源14から入力電
圧Viが供給されると、トランジスタQ1のベース電圧VB1
は、そのベース・エミツタ間電圧VBE1及びトランジスタ
Q1の電流I3によって次式 VB1＝I3・RE＋VBE1＋VS ……（１） で表される。
電源13によつて直流バイアスされた信号源14から入力電
圧Viが供給されると、トランジスタQ1のベース電圧VB1
は、そのベース・エミツタ間電圧VBE1及びトランジスタ
Q1の電流I3によって次式 VB1＝I3・RE＋VBE1＋VS ……（１） で表される。
同様にトランジスタQ2のベース電圧VB2は、そのベース
・エミツタ間電圧VBE2及びトランジスタQ4の電流I4よつ
て次式 VB2＝I4・RE＋VBE2＋VS ……（２） で表される。
・エミツタ間電圧VBE2及びトランジスタQ4の電流I4よつ
て次式 VB2＝I4・RE＋VBE2＋VS ……（２） で表される。
従つて、信号源14の電圧viは、次式 Vi＝VB2−VB1≒（I4−I3）RE （VBE1≒VBE2） ……（３） で表される。
トランジスタQ1及びQ2の電流I3及びI4の和は次式 I3＋I4＝I1 ……（４） となることから（３）式よりトランジスタQ1に流れる電
流I3は次式 となる。
流I3は次式 となる。
同様にトランジスタQ2に流れる電流I4、次式 となる。
ここでトランジスタQ1及びQ2のコレクタ電圧は、トラン
ジスタQ3及びQ4によつて電源10及びトランジスタQ3及び
Q4のベース・エミツタ間電圧に保持され、従つてトラン
ジスタQ5に流れる電流I5は、次式 となり、同様に、トランジスタQ6に流れる電流I6は、次
式 となる。このため出力端子T1の電圧V1は電源ラインL1の
電圧VCCから抵抗15の電圧降下分を引いた値 となり、同様に出力端子T2の電圧V2は次式 となる。従つて出力端子T1及びT2の差動出力の電圧v0は
次式 となり、利得G1は で表すことができる。
ジスタQ3及びQ4によつて電源10及びトランジスタQ3及び
Q4のベース・エミツタ間電圧に保持され、従つてトラン
ジスタQ5に流れる電流I5は、次式 となり、同様に、トランジスタQ6に流れる電流I6は、次
式 となる。このため出力端子T1の電圧V1は電源ラインL1の
電圧VCCから抵抗15の電圧降下分を引いた値 となり、同様に出力端子T2の電圧V2は次式 となる。従つて出力端子T1及びT2の差動出力の電圧v0は
次式 となり、利得G1は で表すことができる。
この結果利得制御回路４の利得は、第６図の直線LA1で
示すように、電流I2の値の変化に比例して変化し、曲線
LA2で示すように電流I1の値の変化に逆比例して変化す
ることとなる。
示すように、電流I2の値の変化に比例して変化し、曲線
LA2で示すように電流I1の値の変化に逆比例して変化す
ることとなる。
従つて、必要に応じて電流I1又はI2の値を第２図におい
て上述した制御電圧S4によつて制御することによつて、
所定のレベルを保つた出力電圧を得ることができる。
て上述した制御電圧S4によつて制御することによつて、
所定のレベルを保つた出力電圧を得ることができる。
Ｄ 発明が解決しようとする問題点 ところが、第５図に示すような構成の自動色飽和度調整
増幅回路を用いた場合、制御電圧S4の変化に対する利得
G1の変化範囲は、例えば、−６〔dB〕〜20〔dB〕程度で
用いられる。このとき出力信号S1の制御信号S4の電圧を
VC、演算増幅回路の利得をβとしたとき、次式 で表される当該回路系のループゲインGLが一定になるよ
うにすることが望ましく、このことは、第６図の直線LA
1によつて示すような電流I2による制御特性をもつこと
が望ましいことを意味する。
増幅回路を用いた場合、制御電圧S4の変化に対する利得
G1の変化範囲は、例えば、−６〔dB〕〜20〔dB〕程度で
用いられる。このとき出力信号S1の制御信号S4の電圧を
VC、演算増幅回路の利得をβとしたとき、次式 で表される当該回路系のループゲインGLが一定になるよ
うにすることが望ましく、このことは、第６図の直線LA
1によつて示すような電流I2による制御特性をもつこと
が望ましいことを意味する。
しかし、電流I2が変化すると（９）式及び（10）式の右
辺第２項に示すように、出力端子T1及びT2の電圧が電圧
I2・RL/2だけ変化し、これにより出力端子T1、T2の直流
レベルが変化し、その結果電流I2の可変範囲を余り広く
取ることができないために実用上十分な利得の制御範囲
を確保することが困難であつた。
辺第２項に示すように、出力端子T1及びT2の電圧が電圧
I2・RL/2だけ変化し、これにより出力端子T1、T2の直流
レベルが変化し、その結果電流I2の可変範囲を余り広く
取ることができないために実用上十分な利得の制御範囲
を確保することが困難であつた。
また小信号入力時には電流I2を大きくして利得を増大さ
せ、これに対して大信号入力時には電流I2を減少させて
利得を減少させなければならないため、入力信号のダイ
ナミツクレンジを十分大きく取ることも困難であつた。
せ、これに対して大信号入力時には電流I2を減少させて
利得を減少させなければならないため、入力信号のダイ
ナミツクレンジを十分大きく取ることも困難であつた。
このため、実際上従来は電流I1を制御することによつて
利得を制御せざるを得ず、結局いわゆるギルバート型増
幅回路を用いて利得制御回路を構成しようとすると、第
６図の曲線LA2で示すように、直線性が悪い制御特性に
なることを回避し得ない問題点があつた。因に抵抗値RE
＝RLで利得G1を１にする電流I1をI1STD（I1STD＝I2）と
すると利得G1は次式 で表されるように変化する。
利得を制御せざるを得ず、結局いわゆるギルバート型増
幅回路を用いて利得制御回路を構成しようとすると、第
６図の曲線LA2で示すように、直線性が悪い制御特性に
なることを回避し得ない問題点があつた。因に抵抗値RE
＝RLで利得G1を１にする電流I1をI1STD（I1STD＝I2）と
すると利得G1は次式 で表されるように変化する。
ここで電流I1は制御電圧VCに比例して変化することから
I1＝VCとすると（13）式で示すループゲインGLは演算増
幅回路３の利得をβとすると次式 で表される。
I1＝VCとすると（13）式で示すループゲインGLは演算増
幅回路３の利得をβとすると次式 で表される。
ここで、利得G1が実用範囲すなわち、−６〔dB〕〜20
〔dB〕の範囲で変化したときのｘの値を（14）式より求
めると ｘ＝２（−６〔dB〕） ……（16） ｘ＝0.1（20〔dB〕） ……（17） の範囲で変化することとなる。
〔dB〕の範囲で変化したときのｘの値を（14）式より求
めると ｘ＝２（−６〔dB〕） ……（16） ｘ＝0.1（20〔dB〕） ……（17） の範囲で変化することとなる。
従つてこのときのループゲインGLは（15）式を用いて GL＝−0.25β（−６〔dB〕） ……（18） GL＝−100β（20〔dB〕） ……（19） の範囲で変化して、利得G1が−６〔dB〕〜20〔dB〕の間
で、ループゲインGLが400倍も変化する結果になる。
で、ループゲインGLが400倍も変化する結果になる。
本発明は以上の点を考慮してなされたもので、従来の利
得制御回路における制御特性の問題を有効に解決し得る
利得制御回路を提案しようとするものである。
得制御回路における制御特性の問題を有効に解決し得る
利得制御回路を提案しようとするものである。
Ｅ 問題点を解決するための手段 かかる問題点を解決するため本発明においては、コレク
タにダイオードを接続し、ベースに入力信号14を入力す
る第１及び第２のトランジスタQ1、Q2からなる第１の差
動増幅回路６と、第１及び第２のトランジスタQ1、Q2の
コレクタをベースに接続すると共に、コレクタを出力端
子T1、T2に接続する、第３及び第４のトランジスタQ5、
Q6からなる第２の差動増幅回路12と、出力端子の一方T2
に接続され、かつ電流値I9が第１の差動増幅回路６の電
流値I1の二分の一になるように選定された電流源30と、
第１及び第２の差動増幅回路６、12の電流I1、I2の和を
一定値にするように制御する制御回路21とを備え、第１
の差動増幅回路６の電流I1を制御することにより利得を
制御するようにする。
タにダイオードを接続し、ベースに入力信号14を入力す
る第１及び第２のトランジスタQ1、Q2からなる第１の差
動増幅回路６と、第１及び第２のトランジスタQ1、Q2の
コレクタをベースに接続すると共に、コレクタを出力端
子T1、T2に接続する、第３及び第４のトランジスタQ5、
Q6からなる第２の差動増幅回路12と、出力端子の一方T2
に接続され、かつ電流値I9が第１の差動増幅回路６の電
流値I1の二分の一になるように選定された電流源30と、
第１及び第２の差動増幅回路６、12の電流I1、I2の和を
一定値にするように制御する制御回路21とを備え、第１
の差動増幅回路６の電流I1を制御することにより利得を
制御するようにする。
Ｆ 作用 第１の差動増幅回路６の電流I1が変化すると、第１の差
動増幅回路６及び第２の差動増幅回路12の電流の和を一
定値に制御しているため、第２の差動増幅回路12の電流
I2は電流I1の変化と逆に変化するようになる。またこの
とき出力端子T2の直流レベルが電流源30によつて一定に
保たれる。
動増幅回路６及び第２の差動増幅回路12の電流の和を一
定値に制御しているため、第２の差動増幅回路12の電流
I2は電流I1の変化と逆に変化するようになる。またこの
とき出力端子T2の直流レベルが電流源30によつて一定に
保たれる。
従つて、電流I1を変化することにより、利得が一様に変
化して、利得を対数表示した場合にはほぼ直線的に変化
する利得制御回路20を得ることができる。
化して、利得を対数表示した場合にはほぼ直線的に変化
する利得制御回路20を得ることができる。
Ｇ 実施例 以下図面について本発明の一実施例について詳述する。
第５図との対応部分に同一符号を付して示す第１図にお
いて、第５図の電流源９及び11に代えて制御回路21を設
けることにより、差動増幅回路６及び12の電流I1及びI2
を制御するようにする。
いて、第５図の電流源９及び11に代えて制御回路21を設
けることにより、差動増幅回路６及び12の電流I1及びI2
を制御するようにする。
制御回路21において、トランジスタQ7及びQ8はエミツタ
を抵抗23及び24を介して電流値I0の電流源22に接続され
た差動増幅回路を構成し、トランジスタQ7のベースに電
圧V7の電源25が接続すると共に、トランジスタQ8のベー
スに電源ラインL1の電源VCCを分圧してなる可変抵抗26
が接続されている。そしてトランジスタQ7及びQ8のコレ
クタをそれぞれダイオード27及び29を介してアースに接
続する。
を抵抗23及び24を介して電流値I0の電流源22に接続され
た差動増幅回路を構成し、トランジスタQ7のベースに電
圧V7の電源25が接続すると共に、トランジスタQ8のベー
スに電源ラインL1の電源VCCを分圧してなる可変抵抗26
が接続されている。そしてトランジスタQ7及びQ8のコレ
クタをそれぞれダイオード27及び29を介してアースに接
続する。
かくしてトランジスタQ7及びQ8にそれぞれ流れる電流I7
及びI8の和は、常に電流源22の電流I0と等しくなり、電
流I7及びI8の値は、電源25の電圧V7に対する電源ライン
L1の電圧VCCを分圧してなる可変抵抗26の出力電圧V8に
よつて変化する。
及びI8の和は、常に電流源22の電流I0と等しくなり、電
流I7及びI8の値は、電源25の電圧V7に対する電源ライン
L1の電圧VCCを分圧してなる可変抵抗26の出力電圧V8に
よつて変化する。
かかる構成に加えて、トランジスタQ1及びQ2のエミツタ
には抵抗８及び７を介して、ベースにダイオード27の非
アース側が接続されてなるトランジスタQ9が接続され、
ダイオード27と共にカレントミラー回路を構成する。か
くして差動増幅回路６に流れる電流I1が常にトランジス
タQ7の電流I7と等しくなるように制御される。
には抵抗８及び７を介して、ベースにダイオード27の非
アース側が接続されてなるトランジスタQ9が接続され、
ダイオード27と共にカレントミラー回路を構成する。か
くして差動増幅回路６に流れる電流I1が常にトランジス
タQ7の電流I7と等しくなるように制御される。
同様にして、トランジスタQ5及びQ6のエミツタには、ベ
ースにダイオード29の非アース側端が接続されてなるト
ランジスタQ10が接続され、ダイオード29と共にカレン
トミラー回路を構成する。かくして差動増幅回路12に流
れる電流I2が常にトランジスタQ8の電流I8と等しくなる
ように制御される。
ースにダイオード29の非アース側端が接続されてなるト
ランジスタQ10が接続され、ダイオード29と共にカレン
トミラー回路を構成する。かくして差動増幅回路12に流
れる電流I2が常にトランジスタQ8の電流I8と等しくなる
ように制御される。
制御回路21には、電流源30が設けられ、その電流I9がト
ランジスタQ7の電流I7に応じて変化するように制御され
る。この電流I9は、I9＝I7/2（＝I1/2）に選択される。
この電流源30は、トランジスタQ6及び抵抗16の接続中点
に接続され、これによりトランジスタQ6のコレクタに流
れ込む電流を分流するようになされている。
ランジスタQ7の電流I7に応じて変化するように制御され
る。この電流I9は、I9＝I7/2（＝I1/2）に選択される。
この電流源30は、トランジスタQ6及び抵抗16の接続中点
に接続され、これによりトランジスタQ6のコレクタに流
れ込む電流を分流するようになされている。
以上の構成において、トランジスタQ7及びQ8の電流I7及
びI8は可変抵抗26の出力電圧V8に応じて変化し、その和
は常に電流I0となる。
びI8は可変抵抗26の出力電圧V8に応じて変化し、その和
は常に電流I0となる。
従つてトランジスタQ7の電流I7をｋ・I0（０≦ｋ≦１）
とすると、トランジスタQ8の電流I8（１−ｋ）・I0とな
る。
とすると、トランジスタQ8の電流I8（１−ｋ）・I0とな
る。
このため差動増幅回路６の電流I1の値はｋ・I0となり、
差動増幅回路12の電流I2の値は（１−ｋ）・I0となり、
電流源30の電流I9の値はｋ・I0/2となる。
差動増幅回路12の電流I2の値は（１−ｋ）・I0となり、
電流源30の電流I9の値はｋ・I0/2となる。
従つて差動増幅回路６のトランジスタQ3及びQ4の電流I3
及びI4（５）式及び（６）式より次式 となり、さらにトランジスタQ5及びQ6に流れる電流I5及
びI6は（７）式及び（８）式より、次式 となる。
及びI4（５）式及び（６）式より次式 となり、さらにトランジスタQ5及びQ6に流れる電流I5及
びI6は（７）式及び（８）式より、次式 となる。
従つて、出力端子T2の電圧V2は電源ラインL1の電圧VCC
から抵抗16を流れる電流I6＋I9による抵抗16の電圧降下
を引いた電圧となり次式 となる。ここで（24）式の右辺第１項及び第２項は、入
力電圧vi及び定数ｋに関わらず常に一定の直流分であ
り、逆に第３項は入力電圧vi及び定数ｋに応じて変化す
る交流分の電圧変化を表す。従つて出力端子T2の出力信
号v02は次式 で表される。
から抵抗16を流れる電流I6＋I9による抵抗16の電圧降下
を引いた電圧となり次式 となる。ここで（24）式の右辺第１項及び第２項は、入
力電圧vi及び定数ｋに関わらず常に一定の直流分であ
り、逆に第３項は入力電圧vi及び定数ｋに応じて変化す
る交流分の電圧変化を表す。従つて出力端子T2の出力信
号v02は次式 で表される。
同様に出力端子T1の出力信号v01は次式 で表され、よつて差動出力v0及び伝達関数G2は次式 で表されることとなる。
すなわち可変抵抗26の出力電圧V8を可変して電流I1（＝
ｋ・I0）を可変することにより、第３図において示すよ
うに（１−ｋ）/kに比例して変化する制御特性を得るこ
とができる。そしてこの制御特性を、利得をデシベル表
示すると、第４図において曲線LA3で示すように曲線LA4
で示す従来の電流I1による制御特性に比し、より直線的
に変化する制御特性を得ることができることがわかる。
ｋ・I0）を可変することにより、第３図において示すよ
うに（１−ｋ）/kに比例して変化する制御特性を得るこ
とができる。そしてこの制御特性を、利得をデシベル表
示すると、第４図において曲線LA3で示すように曲線LA4
で示す従来の電流I1による制御特性に比し、より直線的
に変化する制御特性を得ることができることがわかる。
以上の構成の利得制御回路20を第２図の自動色飽和度調
整回路における自動色飽和度調整制御回路１に用いて、
抵抗値をRE＝RLとし、かつ抵抗26に代えて第２図に示す
制御電圧S4をトランジスタQ8のベースに与えるようにす
る。
整回路における自動色飽和度調整制御回路１に用いて、
抵抗値をRE＝RLとし、かつ抵抗26に代えて第２図に示す
制御電圧S4をトランジスタQ8のベースに与えるようにす
る。
利得制御回路20の利得G2は次式 で表され、ループゲインGLは第（13）式より次式 で表される。
利得G2を実用範囲の−６〔dB〕〜20〔dB〕の範囲で変化
するときのｋの値を第（29）式を用いて求めると、次式 ｋ＝0.067 （−６〔dB〕） ……（31） ｋ＝0.091 （20〔dB〕） ……（32） の範囲で変化することがわかる。
するときのｋの値を第（29）式を用いて求めると、次式 ｋ＝0.067 （−６〔dB〕） ……（31） ｋ＝0.091 （20〔dB〕） ……（32） の範囲で変化することがわかる。
従つてこのときのループゲインGLは第（30）式を用いて
次式 GL＝−2.28β（−６〔dB〕） ……（33） GL＝−123β（20〔dB〕） ……（34） の範囲で変化して、利得G2が−６〔dB〕〜20〔dB〕の間
でループゲインGLが約54倍変化するような自動色飽和度
調整回路を得ることができる。
次式 GL＝−2.28β（−６〔dB〕） ……（33） GL＝−123β（20〔dB〕） ……（34） の範囲で変化して、利得G2が−６〔dB〕〜20〔dB〕の間
でループゲインGLが約54倍変化するような自動色飽和度
調整回路を得ることができる。
以上の構成によれば、従来の利得制御回路と同一の条
件、すなわち抵抗値RE＝RL、電流I1＝I2のときの利得G1
及びG2が１の条件で用いられたとき、ループゲインGLの
変化幅を従来に比して約1/4に軽減することができる。
件、すなわち抵抗値RE＝RL、電流I1＝I2のときの利得G1
及びG2が１の条件で用いられたとき、ループゲインGLの
変化幅を従来に比して約1/4に軽減することができる。
また電流I1の可変範囲も、（16）式及び（17）式で示す
従来の値I1＝ｘ・I1STD（ｘ＝２〜0.1、I1STD＝I2）か
ら、（31）式及び（32）式で示す値I1＝ｋ・I1STD（ｋ
＝0.067〜0.091、I1＝I1STD）に軽減することができ
る。従つて従来に比して一段と設計自由度及び適用範囲
の広い自動利得調整回路を得ることができる。
従来の値I1＝ｘ・I1STD（ｘ＝２〜0.1、I1STD＝I2）か
ら、（31）式及び（32）式で示す値I1＝ｋ・I1STD（ｋ
＝0.067〜0.091、I1＝I1STD）に軽減することができ
る。従つて従来に比して一段と設計自由度及び適用範囲
の広い自動利得調整回路を得ることができる。
以上の構成によれば、簡易な構成を用いて電流I1及びI2
を同時変化させたことにより、電流I1を単独で変化させ
た従来の利得制御回路に比べて一様に変化する制御特性
の利得制御回路にすることができる。
を同時変化させたことにより、電流I1を単独で変化させ
た従来の利得制御回路に比べて一様に変化する制御特性
の利得制御回路にすることができる。
このため第２図に示すような回路系に用いて可変抵抗26
の出力電圧V8に代えて制御信号S4を加えることによつて
当該回路系のループゲインをほぼ一定に保つことができ
る。
の出力電圧V8に代えて制御信号S4を加えることによつて
当該回路系のループゲインをほぼ一定に保つことができ
る。
また出力電圧V2の直流レベルは、電流源30によつて常に
一定に保たれており、従来のように回路の利得が変化し
たとき（電流I2が変化したとき）、直流レベルが変化す
ることを防止することができる。
一定に保たれており、従来のように回路の利得が変化し
たとき（電流I2が変化したとき）、直流レベルが変化す
ることを防止することができる。
なお上述の実施例においては、カラーテレビジョン受像
機の自動色飽和度調整（ACC）回路について本発明を適
用した場合について述べたが、本発明はこれに限らず、
例えば自動利得調整（AGC）回路等に広く適用すること
ができる。
機の自動色飽和度調整（ACC）回路について本発明を適
用した場合について述べたが、本発明はこれに限らず、
例えば自動利得調整（AGC）回路等に広く適用すること
ができる。
Ｈ 発明の効果 以上のように本発明によれば、ループゲインの変化が従
来に比べて一段と小さい利得制御回路を容易に得ること
ができる。
来に比べて一段と小さい利得制御回路を容易に得ること
ができる。
第１図は本発明による利得制御回路の一実施例を示す接
続図、第２図は利得制御回路を用いた自動色飽和度調整
回路を示すブロツク図、第３図及び第４図はその制御特
性を示す特性曲線図、第５図は従来の利得制御回路の回
路を示す接続図、第６図はその制御特性を示す特性曲線
図である。 ４、20……利得制御回路、６、12……差動増幅回路、
７、８、15、16、23、24……抵抗、９、11、22、30……
電流源、10、13、25……電源、14……信号源、27、29…
…ダイオード、Q1〜Q10……トランジスタ。
続図、第２図は利得制御回路を用いた自動色飽和度調整
回路を示すブロツク図、第３図及び第４図はその制御特
性を示す特性曲線図、第５図は従来の利得制御回路の回
路を示す接続図、第６図はその制御特性を示す特性曲線
図である。 ４、20……利得制御回路、６、12……差動増幅回路、
７、８、15、16、23、24……抵抗、９、11、22、30……
電流源、10、13、25……電源、14……信号源、27、29…
…ダイオード、Q1〜Q10……トランジスタ。
Claims (1)
- 【請求項１】コレクタにダイオードを接続し、ベースに
入力信号を入力する第１及び第２のトランジスタからな
る第１の差動増幅回路と、 上記第１及び第２のトランジスタのコレクタをベースに
接続すると共に、コレクタを出力端子に接続する、第３
及び第４のトランジスタからなる第２の差動増幅回路
と、 上記出力端子の一方に接続され、かつ電流値が上記第１
の差動増幅回路の電流値の二分の一になるように選定さ
れた電流源と、 上記第１及び第２の差動増幅回路の電流の和を一定値に
するように制御する制御回路と を具え、上記第１の差動増幅回路の電流を制御すること
により利得を制御することを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61015393A JPH0738550B2 (ja) | 1986-01-27 | 1986-01-27 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61015393A JPH0738550B2 (ja) | 1986-01-27 | 1986-01-27 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173811A JPS62173811A (ja) | 1987-07-30 |
| JPH0738550B2 true JPH0738550B2 (ja) | 1995-04-26 |
Family
ID=11887486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61015393A Expired - Lifetime JPH0738550B2 (ja) | 1986-01-27 | 1986-01-27 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2733962B2 (ja) * | 1988-06-17 | 1998-03-30 | ソニー株式会社 | 利得制御増幅器 |
| JPH04271608A (ja) * | 1991-02-27 | 1992-09-28 | Nec Ic Microcomput Syst Ltd | 可変利得増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676789A (en) | 1970-11-16 | 1972-07-11 | Derek Bray | Low distortion agc amplifier |
-
1986
- 1986-01-27 JP JP61015393A patent/JPH0738550B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676789A (en) | 1970-11-16 | 1972-07-11 | Derek Bray | Low distortion agc amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62173811A (ja) | 1987-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4150309A (en) | Transistor circuit having a plurality of constant current sources | |
| US4426625A (en) | Circuit for linearly gain controlling a differential amplifier | |
| US4928074A (en) | Automatic gain control circuit | |
| JPS6155288B2 (ja) | ||
| CA1187136A (en) | Bias generator | |
| JPH0738550B2 (ja) | 利得制御回路 | |
| GB2357913A (en) | Conditioning a gain control signal so that an output is dB linear | |
| US4439745A (en) | Amplifier circuit | |
| US4300154A (en) | Color demodulation and matrixing system | |
| US4318051A (en) | Symmetrically gain controlled differential amplifier | |
| JPS6161568B2 (ja) | ||
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH069327B2 (ja) | 利得制御回路 | |
| JPS641785Y2 (ja) | ||
| JPS6311839B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS5941622Y2 (ja) | トランジスタ増幅器 | |
| JP3355839B2 (ja) | 対数変換回路 | |
| JPH0137884B2 (ja) | ||
| JPS6221059Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |