JP2553135B2

JP2553135B2 - 可変利得回路のベース電流補償回路

Info

Publication number: JP2553135B2
Application number: JP63067708A
Authority: JP
Inventors: 巌鴨志田; 泰徳宮原
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1988-03-22
Filing date: 1988-03-22
Publication date: 1996-11-13
Anticipated expiration: 2011-11-13
Also published as: JPH01241206A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えばテレビジョン受像機等に使用され
る可変利得回路に係り、特にそのベース電流補償回路の
改良に関する。

（従来の技術）周知のように、例えばテレビジョン受像機の高周波部
等に使用される可変利得回路は、第４図の点線で囲んだ
部分で示すように構成されている。すなわち、図中11,1
2は、入力信号の供給される一対の入力端子で、それぞ
れNPN形のトランジスタQ₁,Q₂の各ベースに接続されてい
る。これらトランジスタQ₁,Q₂は、そのエミッタ同志が
抵抗R₁を介して共通接続されるとともに、それぞれが定
電流源I₁,I₂を介して接地されることにより、差動増幅
器13を構成している。

上記トランジスタQ₁,Q₂の各コレクタは、差動増幅器1
4,15を構成するNPN形のトランジスタQ₃,Q₄及びQ₅,Q₆の
各エミッタ共通接続点にそれぞれ接続されている。トラ
ンジスタQ₃,Q₆の各コレクタは、それぞれ出力端子16,17
に接続されるとともに、抵抗R₂,R₃を介して直流電圧＋V
_CCの印加された電源端子18に接続されている。トランジ
スタQ₄,Q₅の各コレクタは、共に電源端子18に接続され
ている。

ここで、差動増幅器14,15の非反転入力端である。ト
ランジスタQ₃,Q₆の各ベースは、共に制御入力端子19に
接続されている。また、差動増幅器14,15の反転入力端
である。トランジスタQ₄,Q₅の各ベースは、共に制御入
力端子20に接続されている。そして、上記差動増幅器13
〜15がダブルバランス形の可変利得回路21を構成するも
ので、入力端子11,12に供給された入力信号を、制御入
力端子19,20に供給される利得制御信号に対応した利得
で増幅し、出力端子16,17から出力するものである。

具体的に言えば、可変利得回路21の利得は、制御入力
端子19,20間に印加される電圧レベルの大きさで制御さ
れる。すなわち、制御入力端子19の電位を、制御入力端
子20の電位より高くしていくにつれて、抵抗R₂,R₃に分
配される信号量は増加され利得が増加される。逆に制御
入力端子19の電位を、制御入力端子20の電位より低くし
ていくにつれて、利得は減少されるようになる。

ここにおいて、上記のような可変利得回路21では、高
周波領域で使用する場合、一般に、回路のインピーダン
スを下げるためと、トランジスタのトランジション周波
数_Ｔを高くするために、トランジスタのコレクタ電流
を大きくするように設計される。ところが、トランジス
タのコレクタ電流を大きくするように設計すると、トラ
ンジスタのエミッタ接地交流電流増幅率βが低下し、ベ
ース電流が増大するため、制御入力端子19,20を介して
入力される電流が、制御入力端子19,20に設置された図
示しない外部回路に悪影響を及ぼすようになり、可変利
得回路21の最大利得が低下して制御範囲が狭くなるとい
う不都合が生じる。

そこで、従来では、第４図中点線で示す枠外に示すよ
うなベース電流補償回路を、可変利得回路21に付加して
トランジスタQ₃〜Q₆のベース電流を補償し、上述した不
都合が生じないようにしている。すなわち、制御入力端
子19,20は、PNP形のトランジスタQ₇,Q₈のコレクタにそ
れぞれ接続されている。これらトランジスタQ₇,Q₈は、
他のPNP形のトランジスタQ₉とともにベース共通接続さ
れて、カレントミラー回路22を構成しており、各トラン
ジスタQ₇〜Q₉のエミッタは、それぞれ抵抗R₄〜R₆を介し
て電源端子18に接続されている。

トランジスタQ₉のコレクタとベースとは共通接続され
ており、その接続点はNPN形のトランジスタQ₁₀のベース
に接続されている。このトランジスタQ₁₀は、そのコレ
クタが電源端子18に接続され、そのエミッタが定電流源
I₃を介して接地されている。

上記のような構成のベース電流補償回路において、ト
ランジスタQ₁₀は、トランジスタQ₃,Q₆のベース電流の和
と、トランジスタQ₄,Q₅のベース電流の和とをモニタす
るためのものでI₁＝I₂＝I₃とすると、制御入力端子19,2
0間の電位差が「０」のとき、トランジスタQ₁₀のベース
電流は、トランジスタQ₃,Q₆及びQ₄,Q₅の各ベース電流の
和に等しくなる。このトランジスタQ₁₀のベース電流
は、カレントミラー回路22で折り返されて、トランジス
タQ₃,Q₆の各ベースとトランジスタQ₄,Q₅の各ベースとに
それぞれ加算され、ここにトランジスタQ₃〜Q₆のベース
電流が補償され、外部から見た制御入力端子19,20への
入力電流を「０」とすることができるものである。

上述したベース電流補償作用を数式的に解析すると、
次のようになる。まず、可変利得回路21の差動出力v
₀は、制御入力端子19,20間の電位差をΔＶとし、入力端
子11,12間の入力信号をv_iとし、トランジスタのエミッ
タ抵抗をreとし、さらに、R₂＝R₃＝R,R₁＝R_E,I₁＝I₂＝
Ｉとすると、となる。ただし、（１）式において、であり、（k:ボルツマン定数,q:電子の素量,T:絶対温度）であ
る。

一方、ベース電流補償回路においては、ΔＶ＝0,R₄＝
R₅＝R₆,I₃＝Ｉとし、トランジスタQ₃〜Q₆のベース電流
をI_B3〜I_B6とすると、となる。また、トランジスタQ₁₀のベース電流I_B10は、となる。ここで、トランジスタQ₈,Q₉及びトランジスタQ
₇,Q₉の各電流比をそれぞれ1:1に設定すると、トランジ
スタQ₇,Q₈の各コレクタ電流I_C7,I_C8は、 I_C7＝I_C8＝I_B10 ……（５）となる。そして、上記（４）式から（２）式を引くと、となり、同様に（４）式から（３）式を引くと、となる。ここで、（１＋β）^２≫０であるから、上記
（６），（７）式は、 I_B10I_B3＋I_B6 ……（８） I_B10I_B4＋I_B5 ……（９）と表わすことができる。このため、上記（５），
（８），（９）式より、 I_B10＝I_C8＝I_C7＝I_B3＋I_B6＝I_B4＋I_B5 ……（10）となり、トランジスタQ₃,Q₆及びトランジスタQ₄,Q₅の各
ベース電流を補償することができるものである。

しかしながら、上記のような従来のベース電流補償回
路では、次のような問題が生じる。すなわち上述したベ
ース補償のための電流I_B10は、可変利得回路21の利得制
御にかかわらず一定であり、その電流値は、ΔＶ＝０の
ときに完全なベース電流補償が行なわれるように設定さ
れている。

一方、可変利得回路21側では、制御入力端子19の電位
が制御入力端子20の電位より高い場合、トランジスタ
Q₃,Q₆のベース電流の和は、ΔＶが「０」のときのベー
ス電流の和よりも大きくなり、トランジスタQ₄,Q₅のベ
ース電流の和は、ΔＶが「０」のときのベース電流の和
よりも小さくなっている。また、逆に、制御入力端子19
の電位が制御入力端子20の電位より低い場合、トランジ
スタQ₃,Q₆のベース電流の和は、ΔＶが「０」のときの
ベース電流の和よりも小さくなり、トランジスタQ₄,Q₅
のベース電流の和は、ΔＶが「０」のときのベース電流
の和よりも大きくなっている。

このため、従来のベース電流補償回路では、制御入力
端子19,20間の電位差ΔＶが「０」のときのみ完全なベ
ース電流補償を行なうことができ、ΔＶが「０」以外の
場合には、正確なベース電流補償を行なうことができな
いという問題が生じる。

（発明が解決しようとする課題）以上のように、従来の可変利得回路のベース電流補償
回路では、可変利得回路の利得制御状態によって、正確
なベース電流補償を行なうことができないという問題を
有している。

そこで、この発明は上記事情を考慮してなされたもの
で、可変利得回路の利得制御状態に無関係に常に、正確
なベース電流補償を行ない得る極めて良好な可変利得回
路のベース電流補償回路を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、エミッタ共通接続され、互いのベースを
一対の信号入力端とする第１の差動対トランジスタと、
この第１の差動対トランジスタの各コレクタ側にそれぞ
れの共通エミッタが対応的に接続されるとともに、各非
反転入力端ならびに反転入力端となるベース同志が共通
接続されて一対の制御入力端となされた第２及び第３の
差動対トランジスタとを備え、制御入力端に供給される
利得制御信号に応じた利得で信号入力端に供給される入
力信号を増幅するダブルバランス形の可変利得回路を対
象としている。

そして、エミッタ共通接続され、利得制御信号がそれ
ぞれのベースに供給されて第２及び第３の差動対トラン
ジスタのコレクタ出力をモニタする第４の差動対トラン
ジスタと、この第４の差動対トランジスタのコレクタ出
力電流を補償用ベース電流に変換する変換手段と、この
変換手段から出力される補償用ベース電流を一対の制御
入力端に加算する加算手段とを備えるように構成したも
のである。

（作用）上記のような構成によれば、第２及び第３の差動対ト
ランジスタのコレクタ出力をモニタする第４の差動対ト
ランジスタのコレクタ出力電流を、補償用ベース電流に
変換して一対の制御入力端である第２及び第３の差動対
トランジスタのベースに加算するようにしたので、可変
利得回路の利得制御状態に無関係に、常に正確なベース
電流補償を行なうことができる。

（実施例）以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、可変利得回路21は、第
４図と同様な構成であるため、同一部分には同一信号を
付してその説明を省略する。すなわち、制御入力端子1
9,20は、NPN形のトランジスタQ₁₂,Q₁₁のベースにそれぞ
れ接続されている。これらトランジスタQ₁₁,Q₁₂は、そ
のエミッタ同志が共通接続され、その接続点が定電流源
I₄を介して接地されることにより、差動増幅器23を構成
している。

この差動増幅器23は、可変利得回路21に対して並列的
に接続されることにより、差動増幅器14,15の出力電流
をモニタする作用を行なうものである。すなわち、トラ
ンジスタQ₃,Q₆の各コレクタ電流の和に略等しい電流
が、トランジスタQ₁₂のコレクタに流れ、トランジスタQ
₄,Q₅の各コレクタ電流の和に略等しい電流が、トランジ
スタQ₁₁のコレクタに流れるようになるものである。

ここで、トランジスタQ₁₁のコレクタ出力電流は、PNP
形のトランジスタQ₁₃,Q₁₄及び抵抗R₇,R₈よりなるカレン
トミラー回路24と、NPN形のトランジスタQ₁₅,Q₁₆及び抵
抗R₉,R₁₀よりなるカレントミラー回路25とを介して、NP
N形のトランジスタQ₁₇のエミッタに供給される。このト
ランジスタQ₁₇は、トランジスタQ₄,Q₅の各コレクタ電流
の和に略等しいトランジスタQ₁₁のコレクタ電流が、カ
レントミラー回路24,25を介してそのエミッタ電流とな
されることにより、トランジスタQ₄,Q₅の各ベース電流
の和に等しいベース電流を生成するものである。

そして、トランジスタQ₁₇のベース電流が、PNP形のト
ランジスタQ₁₈,Q₁₉及び抵抗R₁₁,R₁₂よりなるカレントミ
ラー回路26を介して、トランジスタQ₄,Q₅のベースに加
算されることにより、トランジスタQ₄,Q₅のベース電流
が補償されるものである。

また、トランジスタQ₁₂のコレクタ電流は、PNP形のト
ランジスタQ₂₀,Q₂₁及び抵抗R₁₃,R₁₄よりなるカレントミ
ラー回路27と、NPN形のトランジスタQ₂₂,Q₂₃及び抵抗R
₁₅,R₁₆よりなるカレントミラー回路28とを介して、NPN
形のトランジスタQ₂₄のエミッタに供給される。このト
ランジスタQ₂₄は、トランジスタQ₃,Q₆の各コレクタ電流
の和に略等しいトランジスタQ₁₂のコレクタ電流が、カ
レントミラー回路27,28を介してそのエミッタ電流とな
されることにより、トランジスタQ₃,Q₆の各ベース電流
の和に等しいベース電流を生成するものである。

そして、トランジスタQ₂₄のベース電流が、PNP形のト
ランジスタQ₂₅,Q₂₆及び抵抗R₁₇,R₁₈よりなるカレントミ
ラー回路29を介して、トランジスタQ₃,Q₆のベースに加
算されることにより、トランジスタQ₃,Q₆のベース電流
が補償されるものである。

ここで、トランジスタQ₃,Q₆の各コレクタ電流の和
は、制御入力端子19,20間の電圧レベルと、定電流源I₁,
I₂に流れる電流との関数として与えられる。また、トラ
ンジスタQ₄,Q₅の各コレクタ電流の和も、同様な関数と
して与えられる。そして、それぞれのトランジスタQ₃〜
Q₆のベースには、それぞれのコレクタ電流に応じた電流
が必要となるものである。

そこで、定電流源I₁,I₂に流れる電流が等しく、定電
流源I₄には定電流源I₁,I₂に流れる電流の（1/n）倍の電
流が流れるように設定すると、トランジスタQ₃,Q₆の各
コレクタ電流の和の（1/n）倍の電流がトランジスタQ₁₂
のコレクタに流れ、トランジスタQ₄,Q₅の各コレクタ電
流の和の（1/n）倍の電流がトランジスタQ₁₁のコレクタ
に流れるようになる。

そして、トランジスタQ₁₁,Q₁₂の各コレクタ電流は、
カレントミラー回路24,25及び27,28をそれぞれ介して、
トランジスタQ₁₇,Q₂₄で補償用ベース電流に変換されて
カレントミラー回路26,29を介してトランジスタQ₃,Q₆及
びQ₄,Q₅の各ベースに加算されるものであるが、このと
き、トランジスタQ₁₁,Q₁₂に必要なベース電流も考慮し
て、カレントミラー回路26,29のミラー比を1:n＋１とな
るように設定している。このため、トランジスタQ₁₇,Q
₂₄のベース電流のｎ倍の電流が、トランジスタQ₃,Q₆及
びQ₄,Q₅の各ベースに加算されベース電流補償が行なわ
れるとともに、トランジスタQ₁₇,Q₂₄のベース電流がト
ランジスタQ₁₁,Q₁₂のベースに供給されるようになる。

次に、上述したベース電流補償作用を数式的に解析す
ると、以下のようになる。まず、I₁＝I₂＝I,I₄＝（2/
n）Ｉとすると、トランジスタQ₃,Q₆のベース電流I_B3,I
_B6の和は、となり、トランジスタQ₄,Q₅のベース電流I_B4,I_B5の和
は、となる。また、トランジスタQ₁₂のコレクタ電流I
_C12は、となり、トランジスタQ₁₁のコレクタ電流I_C11は、となる。さらに、トランジスタQ₂₄のベース電流I
_B24は、となり、トランジスタQ₁₇のベース電流I_B17は、となる。

ここで、カレントミラー回路26,29のミラー比は、1:n
＋１であるから、トランジスタQ₂₆,Q₁₉の各コレクタ電
流I_C26,I_C19は、それぞれとなる。すると、上記（17）式の右辺第１項目は、上記
（11）式に等しく、第２項目は上記（15）式つまりトラ
ンジスタQ₁₂のベース電流に等しくなる。また、上記（1
8）式の右辺第１項目は、上記（12）式に等しく、第２
項目は上記（16）式つまりトランジスタQ₁₁のベース電
流に等しくなっている。そして、上記（17）式及び（1
8）式で与えられた各ベース電流は、いずれも制御入力
端子19,20間の電圧レベルΔＶの関数となっているた
め、利得制御状態に無関係に正確にベース電流を補償す
ることができる。

次に、第２図は、定電流源I₁,I₂にそれぞれ2mAの電流
を流し、制御入力端子19,20間の電圧レベルΔＶを変化
させた場合の、トランジスタQ₃,Q₄のコレクタ電流の変
化を示すものである。そして、第２図中実線で示す曲線
が第１図に示した実施例によるベース電流補償回路を用
いてベース電流補償を行なった場合の特性を示し、同図
中点線で示す曲線が第４図に示した従来のベース電流補
償回路によってベース電流補償を行なった場合の特性を
示しており、実施例の回路の方が従来回路に比してより
正確にベース電流を補償していることがわかる。

第３図は、この発明の他の実施例を示している。すな
わち、制御入力端子19,20に供給される信号を、NPN形の
トランジスタQ₂₇,Q₂₈及び定電流源I₅より差動増幅器30
に供給して、差動増幅器14,15のコレクタ出力電流をモ
ニタするようにしている。そして、トランジスタQ₂₇,Q
₂₈の各コレクタ出力電流を、直接NPN形のトランジスタQ
₂₉,Q₃₀で補償用ベース電流に変換し、PNP形のトランジ
スタQ₃₁,Q₃₂及び抵抗R₁₉,R₂₀よりなるカレントミラー回
路31、及びPNP形のトランジスタQ₃₃,Q₃₄及び抵抗R₂₁,R
₂₂よりなるカレントミラー回路32を介して、トランジス
タQ₄,Q₅及びQ₃,Q₆のベースに加算するようにしたもので
ある。

このような構成によれば、第１図に示した実施例に比
して、トランジスタのベース・エミッタ間電圧V_BE分だ
け、直流電圧V_CCを高く設定する必要があるが、構成を
簡易化して正確なベース電流補償を実現することができ
る。

なお、この発明は上記各実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

［発明の効果］以上詳述したようにこの発明によれば、可変利得回路
の利得制御状態に無関係に、常に正確なベース電流補償
を行ない得る極めて良好な可変利得回路のベース電流補
償回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は同実施例の効果を説明するための特性曲線図、第３図
はこの発明の他の実施例を示す回路構成図、第４図は従
来のベース電流補償回路を示す回路構成図である。 11,12……入力端子、13〜15……差動増幅器、16,17……
出力端子、18……電源端子、19,20……制御入力端子、2
1……可変利得回路、22…カレントミラー回路、23……
差動増幅器、24〜29……カレントミラー回路、30……差
動増幅器、31,32……カレントミラー回路。

Claims

(57)【特許請求の範囲】

【請求項１】エミッタ共通接続された互いのベースを一
対の信号入力端とする第１の差動対トランジスタと、こ
の第１の差動対トランジスタの各コレクタ側にそれぞれ
の共通エミッタが対応的に接続されるとともに各非反転
入力端ならびに反転入力端となるベース同志が共通接続
されて一対の制御入力端となされた第２及び第３の差動
対トランジスタとを備え、前記制御入力端に供給される
利得制御信号に応じた利得で前記信号入力端に供給され
る入力信号を増幅するダブルバランス形の可変利得回路
において、エミッタ共通接続され前記利得制御信号がそ
れぞれのベースに供給されて前記第２及び第３の差動対
トランジスタのコレクタ出力をモニタする第４の差動対
トランジスタと、この第４の差動対トランジスタのコレ
クタ出力電流を補償用ベース電流に変換する変換手段
と、この変換手段から出力される補償用ベース電流を前
記一対の制御入力端に加算する加算手段とを具備してな
ることを特徴とする可変利得回路のベース電流補償回
路。