JPH0738550B2 - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPH0738550B2 JPH0738550B2 JP61015393A JP1539386A JPH0738550B2 JP H0738550 B2 JPH0738550 B2 JP H0738550B2 JP 61015393 A JP61015393 A JP 61015393A JP 1539386 A JP1539386 A JP 1539386A JP H0738550 B2 JPH0738550 B2 JP H0738550B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- gain
- circuit
- voltage
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 A 産業上の利用分野 本発明は利得制御回路に関し、例えばカラーテレビジョ
ン受像機の自動色飽和度調整(ACC)回路の利得制御回
路に用いて好適なものである。The present invention relates to a gain control circuit, which is suitable for use in a gain control circuit of an automatic color saturation adjustment (ACC) circuit of a color television receiver, for example.
B 発明の概要 本発明は、いわゆるギルバート型増幅回路構成の利得制
御回路において、当該増幅回路を構成する第1及び第2
の差動増幅回路の電流の和を一定にし、かつ入力側の差
動増幅回路の電流を制御することにより、自動利得調整
回路のループゲインの変化が従来に比してより一段と小
さくなるようにしたものである。B Outline of the Invention The present invention is a gain control circuit having a so-called Gilbert-type amplifier circuit configuration.
By making the sum of the currents of the differential amplifier circuit of 1 constant and controlling the current of the differential amplifier circuit on the input side, the change of the loop gain of the automatic gain adjustment circuit can be made much smaller than the conventional one. It was done.
C 従の技術 従来例えばカラーテレビジョン受像機においては、画面
上の色飽和度を一定に保つために、第2図に示すような
自動利得調整回路構成の自動飽和度調整回路を用いて色
信号復調回路(図示せず)に与える副搬送波信号S1のレ
ベルを一定に保つようにしている。C. Conventional Technology In a conventional color television receiver, for example, in order to keep the color saturation on the screen constant, a color signal is obtained by using an automatic saturation adjusting circuit having an automatic gain adjusting circuit configuration as shown in FIG. The level of the subcarrier signal S 1 given to the demodulation circuit (not shown) is kept constant.
すなわち入力副搬送波信号S2は、自動色飽和度調整増幅
回路1において、所定の信号レベルに増幅されて副搬送
波信号S1として送出される。この副搬送波信号S1のカラ
ーバースト信号のピークレベルはピーク検出回路2にお
いて検出され、当該検出ピークレベルに応じた直流出力
信号S3が演算回路3に出力される。That is, the input subcarrier signal S 2 is amplified to a predetermined signal level in the automatic color saturation adjustment amplifier circuit 1 and transmitted as the subcarrier signal S 1 . The peak level of the color burst signal of the subcarrier signal S 1 is detected by the peak detection circuit 2, and the DC output signal S 3 corresponding to the detected peak level is output to the arithmetic circuit 3.
直流出力信号S3は演算回路3において、基準電圧Vrefと
比較され、基準電圧Vref及び直流出力信号S3の差電圧に
応じた制御信号S4が自動色飽和度調整増幅回路1に当該
差電圧を0にするようなレベル調整信号として出力され
る。The DC output signal S 3 is compared with the reference voltage Vref in the arithmetic circuit 3, and the control signal S 4 according to the difference voltage between the reference voltage Vref and the DC output signal S 3 is sent to the automatic color saturation adjustment amplifier circuit 1 by the difference voltage. Is output as a level adjustment signal.
かくしてカラーバースト信号のピークレベルが変動して
も、副搬送波信号S1のレベルは基準電圧Vrefに対応する
一定値に保たれる。Thus, even if the peak level of the color burst signal fluctuates, the level of the subcarrier signal S 1 is maintained at a constant value corresponding to the reference voltage Vref.
従来自動色飽和度調整増幅回路1をICによつて構成する
には、第5図に示すいわゆるギルバート型増幅回路(例
えば米国特許3,676,789号に開示されている)が用いら
れていた。Conventionally, a so-called Gilbert-type amplifier circuit (for example, disclosed in US Pat. No. 3,676,789) shown in FIG. 5 has been used to configure the automatic color saturation adjustment amplifier circuit 1 by an IC.
第5図においてトランジスタQ1及びQ2は、差動増幅回路
6を構成し、そのエミツタは、各々抵抗値REの抵抗7及
び8を介して電流値I1の電流源9に接続されている。ト
ランジスタQ1及びQ2のコレクタは、電源10をベースに接
続しかつコレクタを電源ラインL1に接続したいわゆるダ
イオード接続のトランジスタQ3及びQ4のエミツタに接続
され、かくして、トランジスタQ1及びQ2のコレクタを電
源10の出力電圧からベース・エミツタ電圧だけ低下した
値に維持するようになされている。In FIG. 5, transistors Q1 and Q2 form a differential amplifier circuit 6, and the emitters thereof are connected to a current source 9 having a current value I 1 via resistors 7 and 8 having a resistance value R E , respectively. The collectors of the transistors Q1 and Q2 are connected to the emitters of so-called diode-connected transistors Q3 and Q4, which connect the power supply 10 to the base and the collector to the power supply line L1, and thus the collectors of the transistors Q1 and Q2 are connected to the power supply 10. The output voltage is maintained at a value that is reduced by the base-emitter voltage.
このトランジスタQ1及びQ2のコレクタは、エミツタに電
流値I2の電流源11を接続してなる差動増幅回路12のトラ
ンジスタQ5及びQ6のベースにそれぞれ接続され、抵抗値
RLの負荷抵抗15及び16(電圧VCCの電源ラインL1に接続
されている)に接続されているコレクタから出力端子T1
及びT2が導出されている。The collectors of the transistors Q1 and Q2 are connected to the bases of the transistors Q5 and Q6 of the differential amplifier circuit 12 in which the current source 11 having the current value I 2 is connected to the emitter, respectively, and the resistance value is
From the collector connected to the load resistors 15 and 16 of R L (connected to the power supply line L1 of voltage V CC ) to the output terminal T1
And T2 have been derived.
以上の構成において、トランジスタQ1及びQ2のベースに
電源13によつて直流バイアスされた信号源14から入力電
圧Viが供給されると、トランジスタQ1のベース電圧VB1
は、そのベース・エミツタ間電圧VBE1及びトランジスタ
Q1の電流I3によって次式 VB1=I3・RE+VBE1+VS ……(1) で表される。In the above configuration, when the input voltage Vi is supplied to the bases of the transistors Q1 and Q2 from the signal source 14 that is DC biased by the power supply 13, the base voltage V B1 of the transistor Q1 is supplied.
Is its base-emitter voltage V BE1 and transistor
The current I 3 of Q1 is expressed by the following formula V B1 = I 3 · R E + V BE1 + V S …… (1).
同様にトランジスタQ2のベース電圧VB2は、そのベース
・エミツタ間電圧VBE2及びトランジスタQ4の電流I4よつ
て次式 VB2=I4・RE+VBE2+VS ……(2) で表される。Similarly, the base voltage V B2 of the transistor Q2 is expressed by the following formula V B2 = I 4 · R E + V BE2 + V S ... (2) by the base-emitter voltage V BE2 and the current I 4 of the transistor Q4. It
従つて、信号源14の電圧viは、次式 Vi=VB2−VB1≒(I4−I3)RE (VBE1≒VBE2) ……(3) で表される。Accordance connexion, the voltage vi of the signal source 14 is represented by the following formula Vi = V B2 -V B1 ≒ ( I 4 -I 3) R E (V BE1 ≒ V BE2) ...... (3).
トランジスタQ1及びQ2の電流I3及びI4の和は次式 I3+I4=I1 ……(4) となることから(3)式よりトランジスタQ1に流れる電
流I3は次式 となる。Since the sum of the currents I 3 and I 4 of the transistors Q1 and Q2 is the following formula I 3 + I 4 = I 1 (4), the current I 3 flowing in the transistor Q1 can be calculated from the formula (3) as follows. Becomes
同様にトランジスタQ2に流れる電流I4、次式 となる。Similarly, the current I 4 flowing in the transistor Q 2 is Becomes
ここでトランジスタQ1及びQ2のコレクタ電圧は、トラン
ジスタQ3及びQ4によつて電源10及びトランジスタQ3及び
Q4のベース・エミツタ間電圧に保持され、従つてトラン
ジスタQ5に流れる電流I5は、次式 となり、同様に、トランジスタQ6に流れる電流I6は、次
式 となる。このため出力端子T1の電圧V1は電源ラインL1の
電圧VCCから抵抗15の電圧降下分を引いた値 となり、同様に出力端子T2の電圧V2は次式 となる。従つて出力端子T1及びT2の差動出力の電圧v0は
次式 となり、利得G1は で表すことができる。Here, the collector voltage of the transistors Q1 and Q2 is
The current I 5 that is held in the base-emitter voltage of Q4 and therefore flows in transistor Q5 is Similarly, the current I 6 flowing in the transistor Q6 is Becomes Therefore, the voltage V 1 at the output terminal T1 is the value obtained by subtracting the voltage drop across the resistor 15 from the voltage V CC at the power line L1. Similarly, the voltage V 2 at the output terminal T2 is Becomes Therefore, the voltage v 0 of the differential output of the output terminals T1 and T2 is And the gain G 1 is Can be expressed as
この結果利得制御回路4の利得は、第6図の直線LA1で
示すように、電流I2の値の変化に比例して変化し、曲線
LA2で示すように電流I1の値の変化に逆比例して変化す
ることとなる。As a result, the gain of the gain control circuit 4 changes in proportion to the change in the value of the current I 2 as shown by the straight line LA1 in FIG.
As indicated by LA2, the current I 1 changes in inverse proportion to the change in the value.
従つて、必要に応じて電流I1又はI2の値を第2図におい
て上述した制御電圧S4によつて制御することによつて、
所定のレベルを保つた出力電圧を得ることができる。Therefore, by controlling the value of the current I 1 or I 2 by the control voltage S 4 described above in FIG. 2 as necessary,
It is possible to obtain an output voltage that maintains a predetermined level.
D 発明が解決しようとする問題点 ところが、第5図に示すような構成の自動色飽和度調整
増幅回路を用いた場合、制御電圧S4の変化に対する利得
G1の変化範囲は、例えば、−6〔dB〕〜20〔dB〕程度で
用いられる。このとき出力信号S1の制御信号S4の電圧を
VC、演算増幅回路の利得をβとしたとき、次式 で表される当該回路系のループゲインGLが一定になるよ
うにすることが望ましく、このことは、第6図の直線LA
1によつて示すような電流I2による制御特性をもつこと
が望ましいことを意味する。D Problem to be solved by the invention However, when the automatic color saturation adjusting / amplifying circuit having the structure shown in FIG. 5 is used, the gain with respect to the change of the control voltage S 4 is
The change range of G 1 is, for example, about −6 [dB] to 20 [dB]. At this time, the voltage of the control signal S 4 of the output signal S 1
When V C and the gain of the operational amplifier circuit are β, It is desirable that the loop gain G L of the circuit system represented by is constant, which means that the straight line LA of FIG.
It means that it is desirable to have the control characteristic by the current I 2 as shown by 1.
しかし、電流I2が変化すると(9)式及び(10)式の右
辺第2項に示すように、出力端子T1及びT2の電圧が電圧
I2・RL/2だけ変化し、これにより出力端子T1、T2の直流
レベルが変化し、その結果電流I2の可変範囲を余り広く
取ることができないために実用上十分な利得の制御範囲
を確保することが困難であつた。However, when the current I 2 changes, the voltage at the output terminals T1 and T2 becomes the voltage as shown in the second term on the right side of the expressions (9) and (10).
Only I 2 RL / 2 changes, which changes the DC level of output terminals T1 and T2.As a result, the variable range of current I 2 cannot be set too wide. Was difficult to secure.
また小信号入力時には電流I2を大きくして利得を増大さ
せ、これに対して大信号入力時には電流I2を減少させて
利得を減少させなければならないため、入力信号のダイ
ナミツクレンジを十分大きく取ることも困難であつた。Also, when a small signal is input, the current I 2 is increased to increase the gain, whereas when a large signal is input, the current I 2 must be decreased to reduce the gain.Therefore, the dynamic range of the input signal is made sufficiently large. It was also difficult to take.
このため、実際上従来は電流I1を制御することによつて
利得を制御せざるを得ず、結局いわゆるギルバート型増
幅回路を用いて利得制御回路を構成しようとすると、第
6図の曲線LA2で示すように、直線性が悪い制御特性に
なることを回避し得ない問題点があつた。因に抵抗値RE
=RLで利得G1を1にする電流I1をI1STD(I1STD=I2)と
すると利得G1は次式 で表されるように変化する。For this reason, in reality, conventionally, the gain must be controlled by controlling the current I 1, and when a gain control circuit is eventually configured using a so-called Gilbert-type amplifier circuit, the curve LA2 in FIG. As shown in, there is a problem that the control characteristic with poor linearity cannot be avoided. Because of the resistance value R E
= RL and the current I 1 that makes the gain G 1 equal to 1 is I 1STD (I 1STD = I 2 ), the gain G 1 becomes Changes as represented by.
ここで電流I1は制御電圧VCに比例して変化することから
I1=VCとすると(13)式で示すループゲインGLは演算増
幅回路3の利得をβとすると次式 で表される。Since the current I 1 changes in proportion to the control voltage V C ,
When I 1 = V C , the loop gain G L shown in equation (13) is given by the following equation when the gain of the operational amplifier circuit 3 is β. It is represented by.
ここで、利得G1が実用範囲すなわち、−6〔dB〕〜20
〔dB〕の範囲で変化したときのxの値を(14)式より求
めると x=2(−6〔dB〕) ……(16) x=0.1(20〔dB〕) ……(17) の範囲で変化することとなる。Here, the gain G 1 is in a practical range, that is, -6 [dB] to 20
When the value of x when changing in the range of [dB] is calculated from the equation (14), x = 2 (-6 [dB]) …… (16) x = 0.1 (20 [dB]) …… (17) It will change in the range of.
従つてこのときのループゲインGLは(15)式を用いて GL=−0.25β(−6〔dB〕) ……(18) GL=−100β(20〔dB〕) ……(19) の範囲で変化して、利得G1が−6〔dB〕〜20〔dB〕の間
で、ループゲインGLが400倍も変化する結果になる。Therefore, the loop gain G L at this time is calculated by using Eq. (15) G L = −0.25β (−6 [dB]) …… (18) G L = −100β (20 [dB]) …… (19 ), The loop gain G L changes 400 times when the gain G 1 is between −6 [dB] and 20 [dB].
本発明は以上の点を考慮してなされたもので、従来の利
得制御回路における制御特性の問題を有効に解決し得る
利得制御回路を提案しようとするものである。The present invention has been made in consideration of the above points, and an object thereof is to propose a gain control circuit that can effectively solve the problem of control characteristics in the conventional gain control circuit.
E 問題点を解決するための手段 かかる問題点を解決するため本発明においては、コレク
タにダイオードを接続し、ベースに入力信号14を入力す
る第1及び第2のトランジスタQ1、Q2からなる第1の差
動増幅回路6と、第1及び第2のトランジスタQ1、Q2の
コレクタをベースに接続すると共に、コレクタを出力端
子T1、T2に接続する、第3及び第4のトランジスタQ5、
Q6からなる第2の差動増幅回路12と、出力端子の一方T2
に接続され、かつ電流値I9が第1の差動増幅回路6の電
流値I1の二分の一になるように選定された電流源30と、
第1及び第2の差動増幅回路6、12の電流I1、I2の和を
一定値にするように制御する制御回路21とを備え、第1
の差動増幅回路6の電流I1を制御することにより利得を
制御するようにする。E Means for Solving the Problems In order to solve the problems, in the present invention, the first and second transistors Q1 and Q2 are connected to the collector and the input signal 14 is input to the base. Differential amplifier circuit 6 and the collectors of the first and second transistors Q1 and Q2 are connected to the bases, and the collectors are connected to the output terminals T1 and T2.
The second differential amplifier circuit 12 consisting of Q6 and one of the output terminals T2
A current source 30 is connected, and the current value I 9 is selected to be one-half of the current value I 1 of the first differential amplifier circuit 6,
And a control circuit 21 for controlling the sum of the currents I 1 and I 2 of the first and second differential amplifier circuits 6 and 12 to be a constant value.
The gain is controlled by controlling the current I 1 of the differential amplifier circuit 6.
F 作用 第1の差動増幅回路6の電流I1が変化すると、第1の差
動増幅回路6及び第2の差動増幅回路12の電流の和を一
定値に制御しているため、第2の差動増幅回路12の電流
I2は電流I1の変化と逆に変化するようになる。またこの
とき出力端子T2の直流レベルが電流源30によつて一定に
保たれる。F action When the current I 1 of the first differential amplifier circuit 6 changes, the sum of the currents of the first differential amplifier circuit 6 and the second differential amplifier circuit 12 is controlled to a constant value. 2 differential amplifier circuit 12 current
I 2 becomes opposite to the change of the current I 1 . At this time, the DC level at the output terminal T2 is kept constant by the current source 30.
従つて、電流I1を変化することにより、利得が一様に変
化して、利得を対数表示した場合にはほぼ直線的に変化
する利得制御回路20を得ることができる。Therefore, by changing the current I 1 , it is possible to obtain the gain control circuit 20 in which the gain changes uniformly, and when the gain is expressed in logarithm, it changes substantially linearly.
G 実施例 以下図面について本発明の一実施例について詳述する。G Embodiment One embodiment of the present invention will be described in detail below with reference to the drawings.
第5図との対応部分に同一符号を付して示す第1図にお
いて、第5図の電流源9及び11に代えて制御回路21を設
けることにより、差動増幅回路6及び12の電流I1及びI2
を制御するようにする。In FIG. 1 in which parts corresponding to those in FIG. 5 are designated by the same reference numerals, the current I of the differential amplifier circuits 6 and 12 can be obtained by providing the control circuit 21 in place of the current sources 9 and 11 of FIG. 1 and I 2
To control.
制御回路21において、トランジスタQ7及びQ8はエミツタ
を抵抗23及び24を介して電流値I0の電流源22に接続され
た差動増幅回路を構成し、トランジスタQ7のベースに電
圧V7の電源25が接続すると共に、トランジスタQ8のベー
スに電源ラインL1の電源VCCを分圧してなる可変抵抗26
が接続されている。そしてトランジスタQ7及びQ8のコレ
クタをそれぞれダイオード27及び29を介してアースに接
続する。In the control circuit 21, the transistors Q7 and Q8 form a differential amplifier circuit in which the emitter is connected to the current source 22 having the current value I 0 via the resistors 23 and 24, and the base of the transistor Q7 has the power supply 25 of the voltage V 7 . Is connected, and the variable resistance 26 is formed by dividing the power supply V CC of the power supply line L1 into the base of the transistor Q8.
Are connected. The collectors of transistors Q7 and Q8 are then connected to ground via diodes 27 and 29, respectively.
かくしてトランジスタQ7及びQ8にそれぞれ流れる電流I7
及びI8の和は、常に電流源22の電流I0と等しくなり、電
流I7及びI8の値は、電源25の電圧V7に対する電源ライン
L1の電圧VCCを分圧してなる可変抵抗26の出力電圧V8に
よつて変化する。Thus, the current I 7 flowing through the transistors Q7 and Q8, respectively
The sum of and I 8 is always equal to the current I 0 of the current source 22, the value of the current I 7 and I 8, the power supply line for the voltage V 7 of the power supply 25
It changes according to the output voltage V 8 of the variable resistor 26 obtained by dividing the voltage V CC of L1.
かかる構成に加えて、トランジスタQ1及びQ2のエミツタ
には抵抗8及び7を介して、ベースにダイオード27の非
アース側が接続されてなるトランジスタQ9が接続され、
ダイオード27と共にカレントミラー回路を構成する。か
くして差動増幅回路6に流れる電流I1が常にトランジス
タQ7の電流I7と等しくなるように制御される。In addition to such a configuration, the emitters of the transistors Q1 and Q2 are connected through resistors 8 and 7 to a transistor Q9 in which the non-ground side of the diode 27 is connected to the base,
A current mirror circuit is configured with the diode 27. Thus, the current I 1 flowing through the differential amplifier circuit 6 is controlled so as to be always equal to the current I 7 of the transistor Q 7 .
同様にして、トランジスタQ5及びQ6のエミツタには、ベ
ースにダイオード29の非アース側端が接続されてなるト
ランジスタQ10が接続され、ダイオード29と共にカレン
トミラー回路を構成する。かくして差動増幅回路12に流
れる電流I2が常にトランジスタQ8の電流I8と等しくなる
ように制御される。Similarly, the emitters of the transistors Q5 and Q6 are connected to the transistor Q10 whose base is connected to the non-earth side end of the diode 29, and together with the diode 29 form a current mirror circuit. Thus, the current I 2 flowing through the differential amplifier circuit 12 is controlled so that it is always equal to the current I 8 of the transistor Q 8 .
制御回路21には、電流源30が設けられ、その電流I9がト
ランジスタQ7の電流I7に応じて変化するように制御され
る。この電流I9は、I9=I7/2(=I1/2)に選択される。
この電流源30は、トランジスタQ6及び抵抗16の接続中点
に接続され、これによりトランジスタQ6のコレクタに流
れ込む電流を分流するようになされている。A current source 30 is provided in the control circuit 21, and its current I 9 is controlled so as to change according to the current I 7 of the transistor Q 7 . The current I 9 is selected I 9 = I 7/2 ( = I 1/2).
The current source 30 is connected to the midpoint of the connection between the transistor Q6 and the resistor 16 so that the current flowing into the collector of the transistor Q6 is shunted.
以上の構成において、トランジスタQ7及びQ8の電流I7及
びI8は可変抵抗26の出力電圧V8に応じて変化し、その和
は常に電流I0となる。In the above configuration, the currents I 7 and I 8 of the transistors Q7 and Q8 change according to the output voltage V 8 of the variable resistor 26, and the sum thereof is always the current I 0 .
従つてトランジスタQ7の電流I7をk・I0(0≦k≦1)
とすると、トランジスタQ8の電流I8(1−k)・I0とな
る。Therefore, the current I 7 of the transistor Q7 is k · I 0 (0 ≦ k ≦ 1)
Then, the current I 8 (1-k) · I 0 of the transistor Q8 is obtained.
このため差動増幅回路6の電流I1の値はk・I0となり、
差動増幅回路12の電流I2の値は(1−k)・I0となり、
電流源30の電流I9の値はk・I0/2となる。Therefore, the value of the current I 1 of the differential amplifier circuit 6 becomes k · I 0 ,
The value of the current I 2 of the differential amplifier circuit 12 is (1-k) · I 0 ,
The value of the current I 9 of the current source 30 is k · I 0/2 .
従つて差動増幅回路6のトランジスタQ3及びQ4の電流I3
及びI4(5)式及び(6)式より次式 となり、さらにトランジスタQ5及びQ6に流れる電流I5及
びI6は(7)式及び(8)式より、次式 となる。Therefore, the current I 3 of the transistors Q3 and Q4 of the differential amplifier circuit 6
And I 4 From equations (5) and (6), And the currents I 5 and I 6 that flow through the transistors Q5 and Q6 are given by the following equations from the equations (7) and (8). Becomes
従つて、出力端子T2の電圧V2は電源ラインL1の電圧VCC
から抵抗16を流れる電流I6+I9による抵抗16の電圧降下
を引いた電圧となり次式 となる。ここで(24)式の右辺第1項及び第2項は、入
力電圧vi及び定数kに関わらず常に一定の直流分であ
り、逆に第3項は入力電圧vi及び定数kに応じて変化す
る交流分の電圧変化を表す。従つて出力端子T2の出力信
号v02は次式 で表される。Therefore, the voltage V 2 of the output terminal T2 is the voltage V CC of the power line L1.
Is the voltage obtained by subtracting the voltage drop across the resistor 16 due to the current I 6 + I 9 flowing through the resistor 16 from the following formula Becomes Here, the first term and the second term on the right side of the equation (24) are constant DC components regardless of the input voltage vi and the constant k, and conversely, the third term changes according to the input voltage vi and the constant k. Represents the voltage change of the alternating current component. Therefore, the output signal v 02 of the output terminal T2 is It is represented by.
同様に出力端子T1の出力信号v01は次式 で表され、よつて差動出力v0及び伝達関数G2は次式 で表されることとなる。Similarly, the output signal v 01 of the output terminal T1 is Therefore, the differential output v 0 and the transfer function G 2 are Will be represented by.
すなわち可変抵抗26の出力電圧V8を可変して電流I1(=
k・I0)を可変することにより、第3図において示すよ
うに(1−k)/kに比例して変化する制御特性を得るこ
とができる。そしてこの制御特性を、利得をデシベル表
示すると、第4図において曲線LA3で示すように曲線LA4
で示す従来の電流I1による制御特性に比し、より直線的
に変化する制御特性を得ることができることがわかる。That is, by changing the output voltage V 8 of the variable resistor 26, the current I 1 (=
By varying k · I 0 ), it is possible to obtain a control characteristic that changes in proportion to (1-k) / k as shown in FIG. When the gain is expressed in decibels in this control characteristic, the curve LA4 is obtained as shown by the curve LA3 in FIG.
It can be seen that a control characteristic that changes more linearly can be obtained as compared with the conventional control characteristic by the current I 1 shown by.
以上の構成の利得制御回路20を第2図の自動色飽和度調
整回路における自動色飽和度調整制御回路1に用いて、
抵抗値をRE=RLとし、かつ抵抗26に代えて第2図に示す
制御電圧S4をトランジスタQ8のベースに与えるようにす
る。The gain control circuit 20 having the above configuration is used for the automatic color saturation adjustment control circuit 1 in the automatic color saturation adjustment circuit of FIG.
The resistance value is R E = R L , and the control voltage S4 shown in FIG. 2 is applied to the base of the transistor Q8 instead of the resistor 26.
利得制御回路20の利得G2は次式 で表され、ループゲインGLは第(13)式より次式 で表される。The gain G 2 of the gain control circuit 20 is The loop gain G L is given by the following equation from equation (13). It is represented by.
利得G2を実用範囲の−6〔dB〕〜20〔dB〕の範囲で変化
するときのkの値を第(29)式を用いて求めると、次式 k=0.067 (−6〔dB〕) ……(31) k=0.091 (20〔dB〕) ……(32) の範囲で変化することがわかる。When the value of k when the gain G 2 changes within the practical range of -6 [dB] to 20 [dB] is obtained by using the equation (29), the following equation k = 0.067 (-6 [dB] ) (31) k = 0.091 (20 [dB]) ... (32) It turns out that it changes in the range.
従つてこのときのループゲインGLは第(30)式を用いて
次式 GL=−2.28β(−6〔dB〕) ……(33) GL=−123β(20〔dB〕) ……(34) の範囲で変化して、利得G2が−6〔dB〕〜20〔dB〕の間
でループゲインGLが約54倍変化するような自動色飽和度
調整回路を得ることができる。Therefore, the loop gain G L at this time is expressed by the following formula G L = −2.28β (−6 [dB]) using the equation (30). (33) G L = −123β (20 [dB]) It is possible to obtain an automatic color saturation adjustment circuit in which the loop gain G L changes about 54 times when the gain G 2 changes from -6 [dB] to 20 [dB] by changing in the range of (34). it can.
以上の構成によれば、従来の利得制御回路と同一の条
件、すなわち抵抗値RE=RL、電流I1=I2のときの利得G1
及びG2が1の条件で用いられたとき、ループゲインGLの
変化幅を従来に比して約1/4に軽減することができる。According to the above configuration, the gain G 1 under the same condition as the conventional gain control circuit, that is, when the resistance value R E = R L and the current I 1 = I 2
When G and G 2 are used under the condition of 1, the change width of the loop gain G L can be reduced to about 1/4 as compared with the conventional case.
また電流I1の可変範囲も、(16)式及び(17)式で示す
従来の値I1=x・I1STD(x=2〜0.1、I1STD=I2)か
ら、(31)式及び(32)式で示す値I1=k・I1STD(k
=0.067〜0.091、I1=I1STD)に軽減することができ
る。従つて従来に比して一段と設計自由度及び適用範囲
の広い自動利得調整回路を得ることができる。Further, the variable range of the current I 1 is also changed from the conventional value I 1 = x · I 1STD (x = 2 to 0.1, I 1STD = I 2 ) shown in the equations (16) and (17) to the equation (31) and The value I 1 = k · I 1STD (k
= 0.067 to 0.091, I 1 = I 1STD ). Therefore, it is possible to obtain an automatic gain adjustment circuit having a wider design freedom and a wider range of application than the conventional one.
以上の構成によれば、簡易な構成を用いて電流I1及びI2
を同時変化させたことにより、電流I1を単独で変化させ
た従来の利得制御回路に比べて一様に変化する制御特性
の利得制御回路にすることができる。According to the above configuration, the currents I 1 and I 2 can be
The gain control circuit having a control characteristic that changes uniformly compared to the conventional gain control circuit in which the current I 1 is changed independently can be obtained by simultaneously changing the gain control circuit.
このため第2図に示すような回路系に用いて可変抵抗26
の出力電圧V8に代えて制御信号S4を加えることによつて
当該回路系のループゲインをほぼ一定に保つことができ
る。Therefore, the variable resistor 26 is used in the circuit system as shown in FIG.
The loop gain of the circuit system can be kept substantially constant by adding the control signal S 4 instead of the output voltage V 8 of.
また出力電圧V2の直流レベルは、電流源30によつて常に
一定に保たれており、従来のように回路の利得が変化し
たとき(電流I2が変化したとき)、直流レベルが変化す
ることを防止することができる。Further, the DC level of the output voltage V 2 is always kept constant by the current source 30, and when the gain of the circuit changes (when the current I 2 changes) as in the conventional case, the DC level changes. Can be prevented.
なお上述の実施例においては、カラーテレビジョン受像
機の自動色飽和度調整(ACC)回路について本発明を適
用した場合について述べたが、本発明はこれに限らず、
例えば自動利得調整(AGC)回路等に広く適用すること
ができる。In the above embodiment, the case where the present invention is applied to the automatic color saturation adjustment (ACC) circuit of the color television receiver is described, but the present invention is not limited to this.
For example, it can be widely applied to an automatic gain adjustment (AGC) circuit and the like.
H 発明の効果 以上のように本発明によれば、ループゲインの変化が従
来に比べて一段と小さい利得制御回路を容易に得ること
ができる。H Effect of the Invention As described above, according to the present invention, it is possible to easily obtain a gain control circuit in which the change in loop gain is much smaller than in the conventional case.
第1図は本発明による利得制御回路の一実施例を示す接
続図、第2図は利得制御回路を用いた自動色飽和度調整
回路を示すブロツク図、第3図及び第4図はその制御特
性を示す特性曲線図、第5図は従来の利得制御回路の回
路を示す接続図、第6図はその制御特性を示す特性曲線
図である。 4、20……利得制御回路、6、12……差動増幅回路、
7、8、15、16、23、24……抵抗、9、11、22、30……
電流源、10、13、25……電源、14……信号源、27、29…
…ダイオード、Q1〜Q10……トランジスタ。FIG. 1 is a connection diagram showing an embodiment of a gain control circuit according to the present invention, FIG. 2 is a block diagram showing an automatic color saturation adjusting circuit using the gain control circuit, and FIGS. 3 and 4 show the control thereof. FIG. 5 is a characteristic curve diagram showing characteristics, FIG. 5 is a connection diagram showing a circuit of a conventional gain control circuit, and FIG. 6 is a characteristic curve diagram showing its control characteristics. 4, 20 ... Gain control circuit, 6, 12 ... Differential amplification circuit,
7,8,15,16,23,24 …… Resistance, 9,11,22,30 ……
Current source, 10, 13, 25 ... Power source, 14 ... Signal source, 27, 29 ...
… Diodes, Q1 to Q10… Transistors.
Claims (1)
入力信号を入力する第1及び第2のトランジスタからな
る第1の差動増幅回路と、 上記第1及び第2のトランジスタのコレクタをベースに
接続すると共に、コレクタを出力端子に接続する、第3
及び第4のトランジスタからなる第2の差動増幅回路
と、 上記出力端子の一方に接続され、かつ電流値が上記第1
の差動増幅回路の電流値の二分の一になるように選定さ
れた電流源と、 上記第1及び第2の差動増幅回路の電流の和を一定値に
するように制御する制御回路と を具え、上記第1の差動増幅回路の電流を制御すること
により利得を制御することを特徴とする利得制御回路。1. A first differential amplifier circuit comprising first and second transistors having a collector connected to a diode and inputting an input signal to the base, and the collectors of the first and second transistors being the base. Third, connecting and connecting the collector to the output terminal
And a second differential amplifier circuit including a fourth transistor and one of the output terminals and having a current value of the first differential amplifier circuit.
A current source selected to be a half of the current value of the differential amplifier circuit, and a control circuit for controlling the sum of the currents of the first and second differential amplifier circuits to be a constant value. A gain control circuit comprising: a gain control circuit for controlling a gain by controlling a current of the first differential amplifier circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61015393A JPH0738550B2 (en) | 1986-01-27 | 1986-01-27 | Gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61015393A JPH0738550B2 (en) | 1986-01-27 | 1986-01-27 | Gain control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62173811A JPS62173811A (en) | 1987-07-30 |
JPH0738550B2 true JPH0738550B2 (en) | 1995-04-26 |
Family
ID=11887486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61015393A Expired - Lifetime JPH0738550B2 (en) | 1986-01-27 | 1986-01-27 | Gain control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738550B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2733962B2 (en) * | 1988-06-17 | 1998-03-30 | ソニー株式会社 | Gain control amplifier |
JPH04271608A (en) * | 1991-02-27 | 1992-09-28 | Nec Ic Microcomput Syst Ltd | Variable gain amplifier |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676789A (en) | 1970-11-16 | 1972-07-11 | Derek Bray | Low distortion agc amplifier |
-
1986
- 1986-01-27 JP JP61015393A patent/JPH0738550B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676789A (en) | 1970-11-16 | 1972-07-11 | Derek Bray | Low distortion agc amplifier |
Also Published As
Publication number | Publication date |
---|---|
JPS62173811A (en) | 1987-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4150309A (en) | Transistor circuit having a plurality of constant current sources | |
US4426625A (en) | Circuit for linearly gain controlling a differential amplifier | |
US4928074A (en) | Automatic gain control circuit | |
CA1187136A (en) | Bias generator | |
JPH0738550B2 (en) | Gain control circuit | |
GB2357913A (en) | Conditioning a gain control signal so that an output is dB linear | |
JPS6218980Y2 (en) | ||
US4439745A (en) | Amplifier circuit | |
US4300154A (en) | Color demodulation and matrixing system | |
US4318051A (en) | Symmetrically gain controlled differential amplifier | |
JPS6161568B2 (en) | ||
JP2553135B2 (en) | Base current compensation circuit for variable gain circuit | |
JPH066607Y2 (en) | Gain control circuit | |
JPH069327B2 (en) | Gain control circuit | |
JPS641785Y2 (en) | ||
JPS5816206B2 (en) | constant current circuit | |
JP3240005B2 (en) | Variable gain amplifier circuit | |
JPS6311839B2 (en) | ||
JPS6123691B2 (en) | ||
JP2754824B2 (en) | Constant voltage circuit | |
JPS5941622Y2 (en) | transistor amplifier | |
JP3355839B2 (en) | Logarithmic conversion circuit | |
JPH0137884B2 (en) | ||
JPS5837722B2 (en) | variable gain amplifier | |
JPS6221059Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |