JPH07319717A - 情報処理装置のプログラム切替方法 - Google Patents
情報処理装置のプログラム切替方法Info
- Publication number
- JPH07319717A JPH07319717A JP6113108A JP11310894A JPH07319717A JP H07319717 A JPH07319717 A JP H07319717A JP 6113108 A JP6113108 A JP 6113108A JP 11310894 A JP11310894 A JP 11310894A JP H07319717 A JPH07319717 A JP H07319717A
- Authority
- JP
- Japan
- Prior art keywords
- program
- old
- memory
- address
- new
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 対象としているプログラムの処理を新たなプ
ログラムの処理に切り替える場合のプログラム切替処理
およびプログラム間のデータの引き継ぎ処理を削減し、
処理効率を改善する情報処理装置のプログラム切り替え
方法を提供する。 【構成】 既に処理した、または現在処理を行っている
旧プログラム（Ｐ２）が記憶されるメモリ空間（２）と
は別のメモリ空間（３）に新プログラム（Ｐ３）が格納
され、新旧プログラムのメモリ空間の論理アドレス（Ｂ
２，Ｂ３）が例えば交替される。そして、旧データの格
納アドレスが別途領域（１）に格納されるとともに、新
旧プログラムの論理アドレスの差（差分アドレス）が新
プログラム（Ｐ３）に渡され、旧データにアクセスがな
される。
ログラムの処理に切り替える場合のプログラム切替処理
およびプログラム間のデータの引き継ぎ処理を削減し、
処理効率を改善する情報処理装置のプログラム切り替え
方法を提供する。 【構成】 既に処理した、または現在処理を行っている
旧プログラム（Ｐ２）が記憶されるメモリ空間（２）と
は別のメモリ空間（３）に新プログラム（Ｐ３）が格納
され、新旧プログラムのメモリ空間の論理アドレス（Ｂ
２，Ｂ３）が例えば交替される。そして、旧データの格
納アドレスが別途領域（１）に格納されるとともに、新
旧プログラムの論理アドレスの差（差分アドレス）が新
プログラム（Ｐ３）に渡され、旧データにアクセスがな
される。
Description
【０００１】
【産業上の利用分野】この発明は、情報処理装置に備え
る各種の処理機能を、プログラムを切替えることにより
追加／変更する情報処理装置のプログラム切替方法に関
する。
る各種の処理機能を、プログラムを切替えることにより
追加／変更する情報処理装置のプログラム切替方法に関
する。
【０００２】
【従来の技術】図４は従来の情報処理装置のブロック構
成を例示した図であり、この図の情報処理装置は、各種
処理を行う処理装置１０と、その処理装置１０の入出力
を制御するＩ／Ｏ装置２０とから構成される。また、処
理装置１０は、ＣＰＵ（中央処理装置）１０ａおよびメ
モリ１０ｂを備え、メモリ１０ｂにはＣＰＵ１０ａの制
御プログラム、他のプログラム、各種データが格納され
る。
成を例示した図であり、この図の情報処理装置は、各種
処理を行う処理装置１０と、その処理装置１０の入出力
を制御するＩ／Ｏ装置２０とから構成される。また、処
理装置１０は、ＣＰＵ（中央処理装置）１０ａおよびメ
モリ１０ｂを備え、メモリ１０ｂにはＣＰＵ１０ａの制
御プログラム、他のプログラム、各種データが格納され
る。
【０００３】ここで、Ｉ／Ｏ装置２０から処理装置１０
にデータが供給されると、ＣＰＵ１０ａは、メモリ１０
ｂ上のプログラムを起動し、入力されたデータを元に情
報処理を行う。そして、その入力データから生成される
データをメモリ１０ｂ内の指定アドレスに格納し、さら
に、指定されたメモリ１０ｂ上のアドレスより情報を読
出し、出力データとしてＩ／Ｏ装置２０へ出力する。
にデータが供給されると、ＣＰＵ１０ａは、メモリ１０
ｂ上のプログラムを起動し、入力されたデータを元に情
報処理を行う。そして、その入力データから生成される
データをメモリ１０ｂ内の指定アドレスに格納し、さら
に、指定されたメモリ１０ｂ上のアドレスより情報を読
出し、出力データとしてＩ／Ｏ装置２０へ出力する。
【０００４】このような情報処理装置においては、これ
まで処理を行ってきたプログラム（以降、旧プログラ
ム）を新たな処理を行うためのプログラム（以降、新プ
ログラム）に切り替える場合には、システム再開処理等
により、旧プログラムが記憶されたメモリ１０ｂの実行
領域に新プログラムを上書きする方法がとられる。
まで処理を行ってきたプログラム（以降、旧プログラ
ム）を新たな処理を行うためのプログラム（以降、新プ
ログラム）に切り替える場合には、システム再開処理等
により、旧プログラムが記憶されたメモリ１０ｂの実行
領域に新プログラムを上書きする方法がとられる。
【０００５】図５は、他の従来例である二重化構成の情
報処理装置のブロック構成図であり、この図において、
Ｉ／Ｏ装置２０および処理装置１０と同一の構成のＩ／
Ｏ装置２１および処理装置１１が新たに設けられ、Ｉ／
Ｏ装置２０および２１の間が接続されている。このよう
な情報処理装置において、プログラムを切り替えること
により機能追加またはプログラム修正を行うには、二重
化構成の一方の処理装置（運用系：例えば処理装置１
０）で旧プログラムによる情報処理を実行し、運用され
ていないもう一方の処理装置（予備系：この場合処理装
置１１）に新しいプログラムを格納し、運用系の処理装
置１０から予備系の処理装置１１へ処理を切り替えると
いう方法がとられる。
報処理装置のブロック構成図であり、この図において、
Ｉ／Ｏ装置２０および処理装置１０と同一の構成のＩ／
Ｏ装置２１および処理装置１１が新たに設けられ、Ｉ／
Ｏ装置２０および２１の間が接続されている。このよう
な情報処理装置において、プログラムを切り替えること
により機能追加またはプログラム修正を行うには、二重
化構成の一方の処理装置（運用系：例えば処理装置１
０）で旧プログラムによる情報処理を実行し、運用され
ていないもう一方の処理装置（予備系：この場合処理装
置１１）に新しいプログラムを格納し、運用系の処理装
置１０から予備系の処理装置１１へ処理を切り替えると
いう方法がとられる。
【０００６】次に、図６は、装置内に複数のメモリを持
つ情報処理装置のブロック構成図であり、もう一つの従
来例を示すものである。この図の処理装置１２は、ＣＰ
Ｕ１２ａが実行するプログラムが記憶されるメモリ１２
ｃおよび１２ｄと、これらのメモリ１２ｃまたは１２ｄ
の全データを格納するメモリ１２ｂとを有する。また、
プログラムの切り替えを行う場合、旧プログラムの記憶
されているメモリ（例えばメモリ１２ｃ）の全データを
メモリ１２ｂへ転送するとともに、もう一つのメモリ
（この場合メモリ１２ｄ）に新プログラムを配置し、そ
の新プログラムに処理を切り替える。
つ情報処理装置のブロック構成図であり、もう一つの従
来例を示すものである。この図の処理装置１２は、ＣＰ
Ｕ１２ａが実行するプログラムが記憶されるメモリ１２
ｃおよび１２ｄと、これらのメモリ１２ｃまたは１２ｄ
の全データを格納するメモリ１２ｂとを有する。また、
プログラムの切り替えを行う場合、旧プログラムの記憶
されているメモリ（例えばメモリ１２ｃ）の全データを
メモリ１２ｂへ転送するとともに、もう一つのメモリ
（この場合メモリ１２ｄ）に新プログラムを配置し、そ
の新プログラムに処理を切り替える。
【０００７】
【発明が解決しようとする課題】しかしながら、図４で
述べた方法においては、プログラムの切替え時に、一時
的に運行を停止し、その間に新プログラムの転送や、旧
プログラムの処理に用いた各種データ（以降、旧デー
タ）の引き継ぎを行わなければならず、さらに、Ｉ／Ｏ
装置２０の各種設定状態や、旧データがなんらかの異常
により紛失されると、次の情報処理を開始する時にその
旧データを再入力しなければならないという欠点があっ
た。
述べた方法においては、プログラムの切替え時に、一時
的に運行を停止し、その間に新プログラムの転送や、旧
プログラムの処理に用いた各種データ（以降、旧デー
タ）の引き継ぎを行わなければならず、さらに、Ｉ／Ｏ
装置２０の各種設定状態や、旧データがなんらかの異常
により紛失されると、次の情報処理を開始する時にその
旧データを再入力しなければならないという欠点があっ
た。
【０００８】また、図５において、運用系の処理装置１
０から予備系の処理装置１１へデータを転送し、運用系
で処理中だった処理を予備系が引き継ぐ方法において
は、運用系処理装置１０と予備系処理装置１１間の情報
転送処理が複雑になり、その処理に長い時間を要すると
いう欠点があった。
０から予備系の処理装置１１へデータを転送し、運用系
で処理中だった処理を予備系が引き継ぐ方法において
は、運用系処理装置１０と予備系処理装置１１間の情報
転送処理が複雑になり、その処理に長い時間を要すると
いう欠点があった。
【０００９】同様に、図６の処理装置１２のプログラム
切替方法においても、旧データを引き継ぐ場合には、旧
データを一旦メモリ１２ｂに転送し、新旧プログラムを
配置したメモリ１２ｃ，１２ｄを切替えた後、メモリ１
２ｂに転送した旧データを、新プログラムが格納された
メモリに再配置するという処理が必要であり、データ転
送などに長い時間を要するという欠点がある。
切替方法においても、旧データを引き継ぐ場合には、旧
データを一旦メモリ１２ｂに転送し、新旧プログラムを
配置したメモリ１２ｃ，１２ｄを切替えた後、メモリ１
２ｂに転送した旧データを、新プログラムが格納された
メモリに再配置するという処理が必要であり、データ転
送などに長い時間を要するという欠点がある。
【００１０】本発明は、このような背景の下になされた
もので、処理装置１１のような予備装置を必要とせず、
Ｉ／Ｏ装置２０の状態や旧データを新たな処理に高速に
引き継ぐことにより、処理装置１０の運用中断時間を短
縮する情報処理装置のプログラム切替方法を提供するこ
とを目的としている。
もので、処理装置１１のような予備装置を必要とせず、
Ｉ／Ｏ装置２０の状態や旧データを新たな処理に高速に
引き継ぐことにより、処理装置１０の運用中断時間を短
縮する情報処理装置のプログラム切替方法を提供するこ
とを目的としている。
【００１１】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、プロセッサおよびメモリ
より構成されるとともに、プログラム指示により前記メ
モリ上に実装される複数のプログラムのアドレスを切り
替えるメモリ制御機能を備える情報処理装置が、前記メ
モリに実装された旧プログラムから新たに実装される新
プログラムへ処理を切り替える情報処理装置のプログラ
ム切替方法において、前記メモリ上の旧プログラムが配
置されたメモリ空間とは別のメモリ空間に、前記新プロ
グラムを配置する第一のステップと、前記旧プログラム
が持つ旧データの格納アドレス情報を、前記新プログラ
ムを配置したメモリ空間、または新旧プログラム共通の
メモリ空間に格納する第二のステップと、前記新プログ
ラムを配置したメモリ空間の論理アドレス空間を、前記
旧プログラムを配置したメモリ空間の論理アドレス空間
に変更し、前記旧プログラムを配置していたメモリ空間
の論理アドレス空間を、前記新プログラムの変更後の論
理アドレス空間以外の論理アドレス空間に相対的に変更
する第三のステップと、前記第三のステップで変更され
た後の旧プログラムおよび新プログラムの各論理アドレ
スの相対な差分アドレス情報を管理することで、前記新
プログラムの運用開始後、前記新プログラムが、前記第
二のステップで格納した旧データの格納アドレス情報お
よび前記差分アドレス情報により、前記旧プログラムの
旧データを引き継ぐ第四のステップとを含むことを特徴
とする。
めに、請求項１記載の発明は、プロセッサおよびメモリ
より構成されるとともに、プログラム指示により前記メ
モリ上に実装される複数のプログラムのアドレスを切り
替えるメモリ制御機能を備える情報処理装置が、前記メ
モリに実装された旧プログラムから新たに実装される新
プログラムへ処理を切り替える情報処理装置のプログラ
ム切替方法において、前記メモリ上の旧プログラムが配
置されたメモリ空間とは別のメモリ空間に、前記新プロ
グラムを配置する第一のステップと、前記旧プログラム
が持つ旧データの格納アドレス情報を、前記新プログラ
ムを配置したメモリ空間、または新旧プログラム共通の
メモリ空間に格納する第二のステップと、前記新プログ
ラムを配置したメモリ空間の論理アドレス空間を、前記
旧プログラムを配置したメモリ空間の論理アドレス空間
に変更し、前記旧プログラムを配置していたメモリ空間
の論理アドレス空間を、前記新プログラムの変更後の論
理アドレス空間以外の論理アドレス空間に相対的に変更
する第三のステップと、前記第三のステップで変更され
た後の旧プログラムおよび新プログラムの各論理アドレ
スの相対な差分アドレス情報を管理することで、前記新
プログラムの運用開始後、前記新プログラムが、前記第
二のステップで格納した旧データの格納アドレス情報お
よび前記差分アドレス情報により、前記旧プログラムの
旧データを引き継ぐ第四のステップとを含むことを特徴
とする。
【００１２】また、請求項２記載の発明は、請求項１記
載の発明において、前記旧プログラムおよび新プログラ
ムの各相対アドレス空間の変更は、相対アドレスおよび
物理アドレスの対応を示すアドレス変換テーブルの論理
アドレスを変更することにより行われることを特徴とす
る。
載の発明において、前記旧プログラムおよび新プログラ
ムの各相対アドレス空間の変更は、相対アドレスおよび
物理アドレスの対応を示すアドレス変換テーブルの論理
アドレスを変更することにより行われることを特徴とす
る。
【００１３】
【作用】この発明によれば、旧プログラムが記憶された
メモリ空間とは別のメモリ空間に新プログラムが格納さ
れ、新旧プログラムのメモリ空間の論理アドレスが例え
ば交替される。そして、別途領域に記憶される旧データ
の格納アドレスと、新旧プログラムの論理アドレスの差
（差分アドレス）とにより、新プログラムにおいても、
旧データの記憶位置を判定でき、アクセスが可能とな
る。
メモリ空間とは別のメモリ空間に新プログラムが格納さ
れ、新旧プログラムのメモリ空間の論理アドレスが例え
ば交替される。そして、別途領域に記憶される旧データ
の格納アドレスと、新旧プログラムの論理アドレスの差
（差分アドレス）とにより、新プログラムにおいても、
旧データの記憶位置を判定でき、アクセスが可能とな
る。
【００１４】このため、新旧プログラムの切り替えと旧
データの引き継ぎのための処理が削減されるとともに、
引き継ぐ旧データの中にアドレスを含む場合にも、その
アドレスをそのまま使用することができる。
データの引き継ぎのための処理が削減されるとともに、
引き継ぐ旧データの中にアドレスを含む場合にも、その
アドレスをそのまま使用することができる。
【００１５】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１は、本発明を適用する情報処理
装置の構成を例示した図であり、図４と対応する部分に
は同一の符号を付けその説明を省略する。この図の１０
ｃは、メモリ制御部であり、プログラム実行過程で用い
られるアドレス（以下、論理アドレス）と、メモリ１０
ｂにおける実際のアドレス（以下、物理アドレス）の対
応を変換する。
について説明する。図１は、本発明を適用する情報処理
装置の構成を例示した図であり、図４と対応する部分に
は同一の符号を付けその説明を省略する。この図の１０
ｃは、メモリ制御部であり、プログラム実行過程で用い
られるアドレス（以下、論理アドレス）と、メモリ１０
ｂにおける実際のアドレス（以下、物理アドレス）の対
応を変換する。
【００１６】なお、このメモリ制御部１０ｃは、例えば
ＣＰＵ１０ａの内部メモリに配置されるアドレス変換テ
ーブルにより実現され、そのテーブルには、例えば論理
アドレスＡ１，Ａ２，Ａ３に対応して物理アドレスＢ
１，Ｂ２，Ｂ３が設定されている。
ＣＰＵ１０ａの内部メモリに配置されるアドレス変換テ
ーブルにより実現され、そのテーブルには、例えば論理
アドレスＡ１，Ａ２，Ａ３に対応して物理アドレスＢ
１，Ｂ２，Ｂ３が設定されている。
【００１７】また、メモリ１０ｂは、例えばメモリ空間
１，２，３に分割され、新旧プログラムの切替え制御プ
ログラムＰ１、旧プログラムＰ２、新プログラムＰ３が
それぞれ格納される。また、メモリ空間１，２，３のア
ドレスは、上記アドレス変換テーブルの物理アドレスＢ
１，Ｂ２，Ｂ３にそれぞれ対応している。
１，２，３に分割され、新旧プログラムの切替え制御プ
ログラムＰ１、旧プログラムＰ２、新プログラムＰ３が
それぞれ格納される。また、メモリ空間１，２，３のア
ドレスは、上記アドレス変換テーブルの物理アドレスＢ
１，Ｂ２，Ｂ３にそれぞれ対応している。
【００１８】なお、処理時にプログラムから指定される
論理アドレスは重複しない限り自由に設定できる。ま
た、新旧プログラムの切替え制御プログラムＰ１は、上
述したアドレス変換処理の他に、論理アドレスを切り替
える処理と、新旧プログラム間のデータ引き継ぎの処理
を行う。
論理アドレスは重複しない限り自由に設定できる。ま
た、新旧プログラムの切替え制御プログラムＰ１は、上
述したアドレス変換処理の他に、論理アドレスを切り替
える処理と、新旧プログラム間のデータ引き継ぎの処理
を行う。
【００１９】図２は、このメモリ制御部１０ｃを使用し
て、新旧プログラムの切替えを行なう場合の処理シーケ
ンスを例示した図である。また、図３は、上述したデー
タ引き継ぎ処理の説明図であり、図３（ａ）は引き継ぎ
前、図３（ｂ）は引き継ぎ後のメモリ１０ｂのアドレス
の設定をそれぞれ示す。なお、図３（ａ）においては、
図１の変換テーブルの論理アドレスＡ１，Ａ２，Ａ３に
「０」，「４０００」，「６０００」が、物理アドレス
Ｂ１，Ｂ２，Ｂ３に「０」，「１０００」，「２００
０」が、各領域の先頭アドレスとしてそれぞれ割り当て
られている。
て、新旧プログラムの切替えを行なう場合の処理シーケ
ンスを例示した図である。また、図３は、上述したデー
タ引き継ぎ処理の説明図であり、図３（ａ）は引き継ぎ
前、図３（ｂ）は引き継ぎ後のメモリ１０ｂのアドレス
の設定をそれぞれ示す。なお、図３（ａ）においては、
図１の変換テーブルの論理アドレスＡ１，Ａ２，Ａ３に
「０」，「４０００」，「６０００」が、物理アドレス
Ｂ１，Ｂ２，Ｂ３に「０」，「１０００」，「２００
０」が、各領域の先頭アドレスとしてそれぞれ割り当て
られている。
【００２０】以下、これらの図２および図３を用いて動
作の説明を行う。まず、旧プログラムＰ２がメモリ空間
２（図３（ａ））に格納されている状態で、新プログラ
ムＰ３がＩ／Ｏ装置２０より入力されると、新旧プログ
ラムの切替え制御プログラムＰ１の処理により新プログ
ラムＰ３がメモリ空間３に格納される（図２、時刻ｔ
1）。
作の説明を行う。まず、旧プログラムＰ２がメモリ空間
２（図３（ａ））に格納されている状態で、新プログラ
ムＰ３がＩ／Ｏ装置２０より入力されると、新旧プログ
ラムの切替え制御プログラムＰ１の処理により新プログ
ラムＰ３がメモリ空間３に格納される（図２、時刻ｔ
1）。
【００２１】そして、一旦、Ｉ／Ｏ装置２０からの入力
が規制され（時刻ｔ2 ）、旧プログラムＰ２の旧データ
が格納されていたアドレス「４０５０」をプログラム切
替えに左右されないメモリ空間１（図３（ｂ））の所定
の領域に格納する（図２、時刻ｔ3）。
が規制され（時刻ｔ2 ）、旧プログラムＰ２の旧データ
が格納されていたアドレス「４０５０」をプログラム切
替えに左右されないメモリ空間１（図３（ｂ））の所定
の領域に格納する（図２、時刻ｔ3）。
【００２２】その後、新旧プログラムの切替え制御プロ
グラムＰ１の処理によりアドレス変換テーブルのメモリ
空間２の論理アドレス「４０００」とメモリ空間３の論
理アドレス「６０００」とを書き替える（図３
（ｂ））。すなわち、新プログラムＰ３の格納された領
域の先頭の論理アドレスを「４０００」とし、旧プログ
ラムＰ２の格納された領域の先頭アドレスを「６００
０」とする（図２、時刻ｔ4）。
グラムＰ１の処理によりアドレス変換テーブルのメモリ
空間２の論理アドレス「４０００」とメモリ空間３の論
理アドレス「６０００」とを書き替える（図３
（ｂ））。すなわち、新プログラムＰ３の格納された領
域の先頭の論理アドレスを「４０００」とし、旧プログ
ラムＰ２の格納された領域の先頭アドレスを「６００
０」とする（図２、時刻ｔ4）。
【００２３】その後、新旧プログラムが格納される各メ
モリ空間の相対的なアドレス差分「２０００」が、新プ
ログラムＰ３へ渡され（図２、時刻ｔ5 ）、メモリ空間
切り替え後の旧データの格納アドレスは、｛旧アドレス
「４０５０」＋アドレス差分「２０００」｝により論理
アドレス「６０５０」に格納されていることが分かる。
モリ空間の相対的なアドレス差分「２０００」が、新プ
ログラムＰ３へ渡され（図２、時刻ｔ5 ）、メモリ空間
切り替え後の旧データの格納アドレスは、｛旧アドレス
「４０５０」＋アドレス差分「２０００」｝により論理
アドレス「６０５０」に格納されていることが分かる。
【００２４】そして、引き継ぎ処理が完了すると、Ｉ／
Ｏ装置２０からの入力規制が解除される（図２、時刻ｔ
6）。
Ｏ装置２０からの入力規制が解除される（図２、時刻ｔ
6）。
【００２５】この一実施例によれば、メモリ空間１に格
納した旧データ格納アドレス「４０５０」を、メモリ空
間切り替え後の新プログラムＰ３に渡すことにより旧デ
ータを引き継ぐことが可能になり、そのデータ引き継ぎ
処理は間接的な処理が不要となるため、１回の処理で旧
データの新プログラムＰ３への引き継ぎが実施できる。
納した旧データ格納アドレス「４０５０」を、メモリ空
間切り替え後の新プログラムＰ３に渡すことにより旧デ
ータを引き継ぐことが可能になり、そのデータ引き継ぎ
処理は間接的な処理が不要となるため、１回の処理で旧
データの新プログラムＰ３への引き継ぎが実施できる。
【００２６】また、データ内にアドレス情報からなるデ
ータ（アドレスデータ）が含まれる場合にも、新プログ
ラムＰ３の論理アドレス空間が、旧プログラムＰ２実行
時の旧プログラムＰ２の論理アドレス空間と同じである
ため、そのまま使用することが可能となる。
ータ（アドレスデータ）が含まれる場合にも、新プログ
ラムＰ３の論理アドレス空間が、旧プログラムＰ２実行
時の旧プログラムＰ２の論理アドレス空間と同じである
ため、そのまま使用することが可能となる。
【００２７】なお、この一実施例においては、旧データ
の格納アドレスをメモリ空間１の所定の位置に記憶させ
たが、新プログラムＰ３が格納されるメモリ空間３の所
定の位置（新プログラムＰ３と重ならない位置）に記憶
させてもよい。
の格納アドレスをメモリ空間１の所定の位置に記憶させ
たが、新プログラムＰ３が格納されるメモリ空間３の所
定の位置（新プログラムＰ３と重ならない位置）に記憶
させてもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
新旧プログラムの切り替えと旧データの引き継ぎのため
の処理が削減されるとともに、旧データの中に含まれる
アドレスデータをそのまま使用することが可能となり、
したがって、情報処理装置の処理効率が改善されるとい
う効果が得られる。
新旧プログラムの切り替えと旧データの引き継ぎのため
の処理が削減されるとともに、旧データの中に含まれる
アドレスデータをそのまま使用することが可能となり、
したがって、情報処理装置の処理効率が改善されるとい
う効果が得られる。
【図１】 本発明を実施する情報処理装置のブロック構
成図である。
成図である。
【図２】 本実施例の制御手順を説明する図である。
【図３】 本実施例のデータ引き継ぎ方法を説明する図
である。
である。
【図４】 従来の情報処理装置（例１）のブロック構成
図である。
図である。
【図５】 従来の情報処理装置（例２）のブロック構成
図である。
図である。
【図６】 従来の情報処理装置（例３）のブロック構成
図である。
図である。
１０，１１ 処理装置 ２０，２１ Ｉ／Ｏ装置 １０ａ ＣＰＵ １０ｂ メモリ １，２，３ メモリ空間 Ｐ１ 新旧プログラムの切替え制御プログラム Ｐ２ 旧プログラム Ｐ３ 新プログラム １０ｃ メモリ制御部 Ａ１，Ａ２，Ａ３ 論理アドレス Ｂ１，Ｂ２，Ｂ３ 物理アドレス
Claims (2)
- 【請求項１】 プロセッサおよびメモリより構成される
とともに、プログラム指示により前記メモリ上に実装さ
れる複数のプログラムのアドレスを切り替えるメモリ制
御機能を備える情報処理装置が、前記メモリに実装され
た旧プログラムから新たに実装される新プログラムへ処
理を切り替える情報処理装置のプログラム切替方法にお
いて、 前記メモリ上の旧プログラムが配置されたメモリ空間と
は別のメモリ空間に、前記新プログラムを配置する第一
のステップと、 前記旧プログラムが持つ旧データの格納アドレス情報
を、前記新プログラムを配置したメモリ空間、または新
旧プログラム共通のメモリ空間に格納する第二のステッ
プと、 前記新プログラムを配置したメモリ空間の論理アドレス
空間を、前記旧プログラムを配置したメモリ空間の論理
アドレス空間に変更し、前記旧プログラムを配置してい
たメモリ空間の論理アドレス空間を、前記新プログラム
の変更後の論理アドレス空間以外の論理アドレス空間に
相対的に変更する第三のステップと、 前記第三のステップで変更された後の旧プログラムおよ
び新プログラムの各論理アドレスの相対な差分アドレス
情報を管理することで、前記新プログラムの運用開始
後、前記新プログラムが、前記第二のステップで格納し
た旧データの格納アドレス情報および前記差分アドレス
情報により、前記旧プログラムの旧データを引き継ぐ第
四のステップとを含むことを特徴とする情報処理装置の
プログラム切替方法。 - 【請求項２】 前記旧プログラムおよび新プログラムの
各相対アドレス空間の変更は、相対アドレスおよび物理
アドレスの対応を示すアドレス変換テーブルの論理アド
レスを変更することにより行われることを特徴とする請
求項１記載の情報処理装置のプログラム切替方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6113108A JPH07319717A (ja) | 1994-05-26 | 1994-05-26 | 情報処理装置のプログラム切替方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6113108A JPH07319717A (ja) | 1994-05-26 | 1994-05-26 | 情報処理装置のプログラム切替方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319717A true JPH07319717A (ja) | 1995-12-08 |
Family
ID=14603708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6113108A Pending JPH07319717A (ja) | 1994-05-26 | 1994-05-26 | 情報処理装置のプログラム切替方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019159415A (ja) * | 2018-03-07 | 2019-09-19 | Ｎｅｃソリューションイノベータ株式会社 | 更新処理装置、更新処理方法、及びプログラム |
-
1994
- 1994-05-26 JP JP6113108A patent/JPH07319717A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019159415A (ja) * | 2018-03-07 | 2019-09-19 | Ｎｅｃソリューションイノベータ株式会社 | 更新処理装置、更新処理方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000137604A (ja) | データ引き継ぎシステム | |
| JPH07319717A (ja) | 情報処理装置のプログラム切替方法 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH05224707A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JPH0695988A (ja) | プログラムファイル更新方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPS601657B2 (ja) | アドレス変換方法 | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH09160786A (ja) | マイクロプロセッサ | |
| JP3202583B2 (ja) | 通信システムのシステムデータの記憶方法 | |
| JPS61248152A (ja) | プロシ−ジヤ切替制御方式 | |
| JP3333527B2 (ja) | コンピュータ装置 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JP2001236241A (ja) | メモリ二重化制御方式 | |
| JPS6380334A (ja) | マイクロプロセツサ | |
| JP2002259209A (ja) | 演算処理システム | |
| JPH04365136A (ja) | ベクトルデータ処理装置 | |
| JPH0531170B2 (ja) | ||
| JPH05324698A (ja) | ベクトルデータ処理装置およびそれに使用されるデータ転送方式 | |
| JPH04273376A (ja) | ベクトルデータ処理装置 | |
| JPH04175927A (ja) | プログラムのパッチ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |