JPH0695988A - プログラムファイル更新方式 - Google Patents
プログラムファイル更新方式Info
- Publication number
- JPH0695988A JPH0695988A JP4269624A JP26962492A JPH0695988A JP H0695988 A JPH0695988 A JP H0695988A JP 4269624 A JP4269624 A JP 4269624A JP 26962492 A JP26962492 A JP 26962492A JP H0695988 A JPH0695988 A JP H0695988A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- memory area
- communication
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 外部からの通信処理を切断せずに内部で情報
通信処理を実行中のプログラムを新プログラムに更新
し、処理を継続する。 【構成】 プロセッサ１２が入れ替え可能なメモリエリ
ア１，２，…ｎのうちの１つにロードされたプログラム
に従ってオンライン処理中に、通信Ｉ／Ｏ装置１３の１
つを経由新プログラムファイルを受信し、使用されてい
ないメモリエリアに新プログラムをロードする。プロセ
ッサ１２は実行中のプログラムを特定の中断点で停止し
て、共通メモリエリア１４に再開に必要な引き継ぎ情報
を転送し、旧プログラムをロードしたメモリエリアから
新プログラムロードしたメモリエリアに切り替え、共通
メモリエリア１４内の引き継ぎ情報を利用して新プログ
ラムで処理を再開する。
通信処理を実行中のプログラムを新プログラムに更新
し、処理を継続する。 【構成】 プロセッサ１２が入れ替え可能なメモリエリ
ア１，２，…ｎのうちの１つにロードされたプログラム
に従ってオンライン処理中に、通信Ｉ／Ｏ装置１３の１
つを経由新プログラムファイルを受信し、使用されてい
ないメモリエリアに新プログラムをロードする。プロセ
ッサ１２は実行中のプログラムを特定の中断点で停止し
て、共通メモリエリア１４に再開に必要な引き継ぎ情報
を転送し、旧プログラムをロードしたメモリエリアから
新プログラムロードしたメモリエリアに切り替え、共通
メモリエリア１４内の引き継ぎ情報を利用して新プログ
ラムで処理を再開する。
Description
【０００１】
【産業上の利用分野】本発明は、外部との通信処理を行
う通信Ｉ／Ｏ装置を有し蓄積プログラム方式の情報処理
を行う情報通信処理装置における、プログラムファイル
更新方式に関する。
う通信Ｉ／Ｏ装置を有し蓄積プログラム方式の情報処理
を行う情報通信処理装置における、プログラムファイル
更新方式に関する。
【０００２】
【従来の技術】従来、情報通信処理装置でのサービス無
中断のファイル更新は、情報通信処理装置全体を２重化
構成とし、ＡＣＴ系の情報通信処理装置によりサービス
中に、ＳＢＹ系の情報通信処理装置を切り離して新ファ
イルをロードした後、ＡＣＴ系からＳＢＹ系へ装置全体
を切り替えることにより実現されてきた（参考資料「電
子交換機の運転と保全［改定版］」：山田、大庭 昭和
５７年 オーム社）。
中断のファイル更新は、情報通信処理装置全体を２重化
構成とし、ＡＣＴ系の情報通信処理装置によりサービス
中に、ＳＢＹ系の情報通信処理装置を切り離して新ファ
イルをロードした後、ＡＣＴ系からＳＢＹ系へ装置全体
を切り替えることにより実現されてきた（参考資料「電
子交換機の運転と保全［改定版］」：山田、大庭 昭和
５７年 オーム社）。
【０００３】
【発明が解決しようとする課題】従来方式では情報通信
処理装置の２重化を前提とするため、装置コストが高く
なる上、切り替え対象の系がプロセッサのみでなく通信
Ｉ／Ｏ装置を含んでいるため、通信Ｉ／Ｏ装置の切り替
えにより外部との通信が切断されるという問題点があっ
た。
処理装置の２重化を前提とするため、装置コストが高く
なる上、切り替え対象の系がプロセッサのみでなく通信
Ｉ／Ｏ装置を含んでいるため、通信Ｉ／Ｏ装置の切り替
えにより外部との通信が切断されるという問題点があっ
た。
【０００４】本発明は従来の問題点を解決し、情報通信
処理装置において、外部から見た通信処理を切断せず
に、内部で情報通信処理を実行中のプログラムを新たな
プログラムに更新し、処理を継続するプログラムファイ
ル更新方式を提供することを目的とする。
処理装置において、外部から見た通信処理を切断せず
に、内部で情報通信処理を実行中のプログラムを新たな
プログラムに更新し、処理を継続するプログラムファイ
ル更新方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、その一態様は、プロセッサ、メモリ、および
外部と通信を行う１つ又は複数の通信Ｉ／Ｏ装置から構
成され、プロセッサがメモリ上にロードしたプログラム
に従って該通信Ｉ／Ｏ装置を制御して外部と通信処理を
行うと共に、内部で情報処理を行う情報通信処理装置に
おいて、プログラムをロードするためのメモリエリアを
複数面化し、該複数メモリエリアのうち少なくとも１つ
を共通メモリエリアとし、前記共通メモリエリア以外の
前記複数メモリエリアは任意の２つのメモリエリアのア
ドレスを入れ替えるアドレス変換機構を備えたメモリエ
リアとし、前記プロセッサは、前記共通メモリエリアと
前記入れ替え可能な複数面のメモリエリアのうちの１つ
または複数にロードされたプログラムに従ってオンライ
ン処理中に、並行して前記通信Ｉ／Ｏ装置の１つを経由
して、新プログラムファイルを外部から受信し、利用し
ていない前記入れ替え可能なメモリエリアにロードした
後、該新プログラムと交換すべき旧プログラムの処理を
特定の中断点で停止し、該旧プログラムをロードしてい
る上記入れ替え可能なメモリエリアから再開に必要な引
き継ぎ情報を共通メモリエリア内に引き継ぎ、アドレス
変換機構を起動して前記新プログラムファイルをロード
したメモリエリアのアドレスが実行メモリエリアアドレ
スとなるよう入れ替え、前記引き継ぎ情報をもとに新プ
ログラムファイルにより処理を再開することを特徴とす
る。
するため、その一態様は、プロセッサ、メモリ、および
外部と通信を行う１つ又は複数の通信Ｉ／Ｏ装置から構
成され、プロセッサがメモリ上にロードしたプログラム
に従って該通信Ｉ／Ｏ装置を制御して外部と通信処理を
行うと共に、内部で情報処理を行う情報通信処理装置に
おいて、プログラムをロードするためのメモリエリアを
複数面化し、該複数メモリエリアのうち少なくとも１つ
を共通メモリエリアとし、前記共通メモリエリア以外の
前記複数メモリエリアは任意の２つのメモリエリアのア
ドレスを入れ替えるアドレス変換機構を備えたメモリエ
リアとし、前記プロセッサは、前記共通メモリエリアと
前記入れ替え可能な複数面のメモリエリアのうちの１つ
または複数にロードされたプログラムに従ってオンライ
ン処理中に、並行して前記通信Ｉ／Ｏ装置の１つを経由
して、新プログラムファイルを外部から受信し、利用し
ていない前記入れ替え可能なメモリエリアにロードした
後、該新プログラムと交換すべき旧プログラムの処理を
特定の中断点で停止し、該旧プログラムをロードしてい
る上記入れ替え可能なメモリエリアから再開に必要な引
き継ぎ情報を共通メモリエリア内に引き継ぎ、アドレス
変換機構を起動して前記新プログラムファイルをロード
したメモリエリアのアドレスが実行メモリエリアアドレ
スとなるよう入れ替え、前記引き継ぎ情報をもとに新プ
ログラムファイルにより処理を再開することを特徴とす
る。
【０００６】また他の態様として、プログラムをロード
するための物理メモリを仮想記憶方式で利用するための
メモリ管理機構を備え、該メモリ管理機構は物理メモリ
上に固有の識別番号で識別される論理メモリ空間を複数
面設け、すべての該複数の論理メモリ空間内の特定のア
ドレス領域は同一の物理メモリ領域にマッピングされる
共通メモリエリアとし、前記複数の論理メモリ空間内の
前記共通メモリエリア以外のアドレス領域は各メモリ空
間内でのみ利用可能な物理メモリ領域にマッピングされ
る専用メモリエリアとし、前記プロセッサからの指示で
任意の２つの論理メモリ空間の識別番号を入れ替える論
理メモリ空間入れ替え機能を有し、前記プロセッサは、
前記論理メモリ空間の１つまたは複数にロードされたプ
ログラムに従ってオンライン処理中に、並行して前記通
信Ｉ／Ｏ装置の１つを経由して、新プログラムファイル
を外部から受信し、利用していない前記論理メモリ空間
にロードした後、該新プログラムと交換すべき旧プログ
ラムの処理を特定の中断点で停止し、該旧プログラムを
ロードしている前記論理メモリ空間内で再開に必要な引
き継ぎ情報を共通メモリエリア内に引き継ぎ、前記論理
メモリ空間入れ替え機能を起動して前記新プログラムフ
ァイルをロードした論理メモリ空間が実行論理メモリ空
間となるよう入れ替え、共通メモリエリア内の前記引き
継ぎ情報をもとに新プログラムファイルにより処理を再
開することを特徴とする。
するための物理メモリを仮想記憶方式で利用するための
メモリ管理機構を備え、該メモリ管理機構は物理メモリ
上に固有の識別番号で識別される論理メモリ空間を複数
面設け、すべての該複数の論理メモリ空間内の特定のア
ドレス領域は同一の物理メモリ領域にマッピングされる
共通メモリエリアとし、前記複数の論理メモリ空間内の
前記共通メモリエリア以外のアドレス領域は各メモリ空
間内でのみ利用可能な物理メモリ領域にマッピングされ
る専用メモリエリアとし、前記プロセッサからの指示で
任意の２つの論理メモリ空間の識別番号を入れ替える論
理メモリ空間入れ替え機能を有し、前記プロセッサは、
前記論理メモリ空間の１つまたは複数にロードされたプ
ログラムに従ってオンライン処理中に、並行して前記通
信Ｉ／Ｏ装置の１つを経由して、新プログラムファイル
を外部から受信し、利用していない前記論理メモリ空間
にロードした後、該新プログラムと交換すべき旧プログ
ラムの処理を特定の中断点で停止し、該旧プログラムを
ロードしている前記論理メモリ空間内で再開に必要な引
き継ぎ情報を共通メモリエリア内に引き継ぎ、前記論理
メモリ空間入れ替え機能を起動して前記新プログラムフ
ァイルをロードした論理メモリ空間が実行論理メモリ空
間となるよう入れ替え、共通メモリエリア内の前記引き
継ぎ情報をもとに新プログラムファイルにより処理を再
開することを特徴とする。
【０００７】
【作用】本発明では、情報通信処理装置内部にプログラ
ムをロードするためのメモリエリアを複数面化する機構
を持たせ、プロセッサからの指示で当該メモリエリアを
入れ替える機構と入れ替えの影響を受けずに常にアクセ
ス可能な共通メモリエリアを備えることにより、上記プ
ロセッサが、上記入れ替え可能な複数面のメモリエリア
のうち、１つの面にロードされたプログラムに従ってオ
ンライン処理中に、上記通信Ｉ／Ｏ装置の１つを経由し
て、新プログラムファイルを外部から受信し、オンライ
ン処理に使用されていない入れ替え可能なメモリエリア
に新プログラムをロードした後、上記プロセッサがファ
イル更新対象のプログラムの実行を特定の中断点で停止
して、前記共通メモリエリアに再開に必要な引き継ぎ情
報を転送し、メモリエリアを入れ替える機構を起動し
て、プログラム実行メモリエリアを旧プログラムをロー
ドしたメモリエリアから新プログラムをロードしたメモ
リエリアに入れ替え、前記共通メモリエリア内の引き継
ぎ情報を利用して新プログラムにより処理を再開するこ
とを特徴とする。
ムをロードするためのメモリエリアを複数面化する機構
を持たせ、プロセッサからの指示で当該メモリエリアを
入れ替える機構と入れ替えの影響を受けずに常にアクセ
ス可能な共通メモリエリアを備えることにより、上記プ
ロセッサが、上記入れ替え可能な複数面のメモリエリア
のうち、１つの面にロードされたプログラムに従ってオ
ンライン処理中に、上記通信Ｉ／Ｏ装置の１つを経由し
て、新プログラムファイルを外部から受信し、オンライ
ン処理に使用されていない入れ替え可能なメモリエリア
に新プログラムをロードした後、上記プロセッサがファ
イル更新対象のプログラムの実行を特定の中断点で停止
して、前記共通メモリエリアに再開に必要な引き継ぎ情
報を転送し、メモリエリアを入れ替える機構を起動し
て、プログラム実行メモリエリアを旧プログラムをロー
ドしたメモリエリアから新プログラムをロードしたメモ
リエリアに入れ替え、前記共通メモリエリア内の引き継
ぎ情報を利用して新プログラムにより処理を再開するこ
とを特徴とする。
【０００８】以上に説明したように、本発明では情報通
信処理装置内のメモリを使用してプログラムファイル更
新を実現するため、情報通信処理装置全体の２重化を必
要としないため簡易な装置構成で実現可能であると共
に、情報通信処理装置内の通信Ｉ／Ｏ装置はファイル更
新の前後を通じて全く切り替えの影響を受けないので外
部装置との通信を継続可能であるという利点を有してい
る。
信処理装置内のメモリを使用してプログラムファイル更
新を実現するため、情報通信処理装置全体の２重化を必
要としないため簡易な装置構成で実現可能であると共
に、情報通信処理装置内の通信Ｉ／Ｏ装置はファイル更
新の前後を通じて全く切り替えの影響を受けないので外
部装置との通信を継続可能であるという利点を有してい
る。
【０００９】以下図面にもとづき実施例について説明す
る。
る。
【００１０】
実施例１：
【００１１】図１は、本発明の第１の態様である、物理
的に複数面のメモリを備える場合の実施例を示すブロッ
ク構成図である。
的に複数面のメモリを備える場合の実施例を示すブロッ
ク構成図である。
【００１２】図１において、１１は情報通信処理装置、
１２はプロセッサ、１３は外部装置と通信を行う通信Ｉ
／Ｏ装置、１４は共通メモリエリア、１５１〜１５ｎは
入れ替え可能なメモリエリア、１６はメモリアクセス用
アドレスの一部（例えば上位ビット）をハードウェア的
に操作することにより物理的に１５１〜１５ｎのアドレ
スを入れ替えるアドレス変換機構である。
１２はプロセッサ、１３は外部装置と通信を行う通信Ｉ
／Ｏ装置、１４は共通メモリエリア、１５１〜１５ｎは
入れ替え可能なメモリエリア、１６はメモリアクセス用
アドレスの一部（例えば上位ビット）をハードウェア的
に操作することにより物理的に１５１〜１５ｎのアドレ
スを入れ替えるアドレス変換機構である。
【００１３】通常動作時にはプロセッサ１２は、共通メ
モリエリア１４と入れ替え可能なメモリエリアの一部を
使用して処理を実行する。
モリエリア１４と入れ替え可能なメモリエリアの一部を
使用して処理を実行する。
【００１４】ファイル更新時には、プロセッサ１２は通
信Ｉ／Ｏ装置１３を介して外部から新ファイルを受信
し、未使用の入れ替え可能なメモリエリアにロードす
る。
信Ｉ／Ｏ装置１３を介して外部から新ファイルを受信
し、未使用の入れ替え可能なメモリエリアにロードす
る。
【００１５】ファイルロード完了後、新ファイルに対応
する旧ファイルをロードしているメモリエリアでの処理
を特定の中断点で停止し、再開に必要な引き継ぎ情報を
共通メモリエリア内の特定領域に転送し、プロセッサ１
２からのアドレス変換指示コマンド等でアドレス変換機
構１６を操作して前記の２つのメモリエリアのプロセッ
サに対するアドレスを入れ替え、新ファイルのメモリエ
リアがあたかも旧ファイルのメモリエリアであるかのよ
うに処理を再開することにより、ファイル更新を実現す
る。
する旧ファイルをロードしているメモリエリアでの処理
を特定の中断点で停止し、再開に必要な引き継ぎ情報を
共通メモリエリア内の特定領域に転送し、プロセッサ１
２からのアドレス変換指示コマンド等でアドレス変換機
構１６を操作して前記の２つのメモリエリアのプロセッ
サに対するアドレスを入れ替え、新ファイルのメモリエ
リアがあたかも旧ファイルのメモリエリアであるかのよ
うに処理を再開することにより、ファイル更新を実現す
る。
【００１６】例えば、メモリエリアと物理アドレスの関
係は、図２のようになる。
係は、図２のようになる。
【００１７】この例では、アドレス空間を４ブロックに
分け、それぞれにメモリエリアを割付ける。
分け、それぞれにメモリエリアを割付ける。
【００１８】アドレス変換機構では、例えば、メモリエ
リア２を旧プログラムを格納したエリア、メモリエリア
３を新プログラムを格納したエリアとすると、旧プログ
ラム実行中は、プロセッサが送出したアドレスをそのま
ま用いるが、プロセッサからアドレス変換指示があった
場合には、プロセッサが送出したアドレスの上記２ビッ
ト“１０”を“１１”に自動的に変換して、メモリエリ
アにアクセスする。
リア２を旧プログラムを格納したエリア、メモリエリア
３を新プログラムを格納したエリアとすると、旧プログ
ラム実行中は、プロセッサが送出したアドレスをそのま
ま用いるが、プロセッサからアドレス変換指示があった
場合には、プロセッサが送出したアドレスの上記２ビッ
ト“１０”を“１１”に自動的に変換して、メモリエリ
アにアクセスする。
【００１９】アドレス変換機構の具体的な構成は、ここ
では省略するが、周知の技術で容易に構成できるもので
ある。
では省略するが、周知の技術で容易に構成できるもので
ある。
【００２０】実施例２：
【００２１】図３及び図４は、本発明の第２の態様であ
る、仮想記憶機能を利用する場合の実施例を示すブロッ
ク構成図及びメモリ利用の概要図である。
る、仮想記憶機能を利用する場合の実施例を示すブロッ
ク構成図及びメモリ利用の概要図である。
【００２２】図３において、２１は情報通信処理装置、
２２はメインプロセッサ、２３は外部装置と通信を行う
通信Ｉ／Ｏ装置、２４が物理メモリ、２５がメモリ管理
機構であり、物理メモリ２４はメモリ管理機構２５とＯ
Ｓの処理によって図４の例に示すような複数の論理メモ
リ空間として利用される。
２２はメインプロセッサ、２３は外部装置と通信を行う
通信Ｉ／Ｏ装置、２４が物理メモリ、２５がメモリ管理
機構であり、物理メモリ２４はメモリ管理機構２５とＯ
Ｓの処理によって図４の例に示すような複数の論理メモ
リ空間として利用される。
【００２３】該各論理メモリ空間はＯＳによって論理番
号で識別管理され、各論理メモリ空間内の特定アドレス
領域は、共通メモリエリアとしてどの論理メモリ空間で
も同一の物理メモリにマッピングすることにより、同一
の内容にアクセス可能である。
号で識別管理され、各論理メモリ空間内の特定アドレス
領域は、共通メモリエリアとしてどの論理メモリ空間で
も同一の物理メモリにマッピングすることにより、同一
の内容にアクセス可能である。
【００２４】通常動作時にはプロセッサ２２は、ＯＳの
制御下で１つ以上の論理メモリ空間にプログラムをロー
ドして各処理を実行する。
制御下で１つ以上の論理メモリ空間にプログラムをロー
ドして各処理を実行する。
【００２５】ファイル更新時には、プロセッサ２２は通
信Ｉ／Ｏ装置２３を介して外部から新ファイルを受信
し、未使用の論理メモリ空間へ当該新ファイルをロード
する。
信Ｉ／Ｏ装置２３を介して外部から新ファイルを受信
し、未使用の論理メモリ空間へ当該新ファイルをロード
する。
【００２６】ファイルロード完了後、新ファイルで置き
換えるべき旧ファイルをロードしているメモリエリアで
の処理を特定の中断点で停止し、再開に必要な引き継ぎ
情報を前記共通メモリエリア内の特定領域に転送し、メ
モリ管理機構２５を操作して前記の２つの論理メモリ空
間の論理番号を入れ替え、新ファイルの論理メモリ空間
があたかも旧ファイルの論理メモリ空間であるかのよう
に処理を再開することにより、ファイル更新を実現す
る。
換えるべき旧ファイルをロードしているメモリエリアで
の処理を特定の中断点で停止し、再開に必要な引き継ぎ
情報を前記共通メモリエリア内の特定領域に転送し、メ
モリ管理機構２５を操作して前記の２つの論理メモリ空
間の論理番号を入れ替え、新ファイルの論理メモリ空間
があたかも旧ファイルの論理メモリ空間であるかのよう
に処理を再開することにより、ファイル更新を実現す
る。
【００２７】
【発明の効果】本発明は以上に説明したとおり、情報通
信処理装置全体を２重化する必要がないため、単純な装
置構成で、通信Ｉ／Ｏ装置の切り替えもしくはリセット
も行わず、外部から見て通信処理および情報処理を中断
すること無しで、新規プログラムへのファイル更新を実
現することが可能となる。
信処理装置全体を２重化する必要がないため、単純な装
置構成で、通信Ｉ／Ｏ装置の切り替えもしくはリセット
も行わず、外部から見て通信処理および情報処理を中断
すること無しで、新規プログラムへのファイル更新を実
現することが可能となる。
【図１】本発明の実施例１を説明する図である。
【図２】メモリエリアと物理アドレスの関係を示す図で
ある。
ある。
【図３】本発明の実施例２を説明する図である。
【図４】メモリ管理機構によるマッピング例を説明する
図である。
図である。
１１，２１ 情報通信処理装置 １２，２２ プロセッサ １３，２３ 通信Ｉ／Ｏ装置 １４ 共通メモリエリア １５１〜１５ｎ メモリエリア １６ アドレス変換機構 ２４ 物理メモリ ２５ メモリ管理機構
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 弘幸 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 藤田 克孝 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 東 勲 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 薄井 正 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 土橋 光則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 河合 淳夫 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内
Claims (2)
- 【請求項１】 プロセッサ、メモリ、および外部と通信
を行う１つ又は複数の通信Ｉ／Ｏ装置から構成され、プ
ロセッサがメモリ上にロードしたプログラムに従って該
通信Ｉ／Ｏ装置を制御して外部と通信処理を行うと共
に、内部で情報処理を行うプログラムをロードするため
のメモリエリアを複数面化し、該複数メモリエリアのう
ち少なくとも１つを共通メモリエリアとし、前記共通メ
モリエリア以外の前記複数メモリエリアは任意の２つの
メモリエリアのアドレスを入れ替えるアドレス変換機構
を備えたメモリエリアとし、前記プロセッサは、前記共
通メモリエリアと前記入れ替え可能な複数面のメモリエ
リアのうちの１つまたは複数にロードされたプログラム
に従ってオンライン処理中に、並行して前記通信Ｉ／Ｏ
装置の１つを経由して、新プログラムファイルを外部か
ら受信し、利用していない前記入れ替え可能なメモリエ
リアにロードした後、該新プログラムと交換すべき旧プ
ログラムの処理を特定の中断点で停止し、該旧プログラ
ムをロードしている前記入れ替え可能なメモリエリアか
ら再開に必要な引き継ぎ情報を共通メモリエリア内に引
き継ぎ、アドレス変換機構を起動して前記新プログラム
ファイルをロードしたメモリエリアのアドレスが実行メ
モリエリアアドレスとなるよう入れ替え、前記引き継ぎ
情報をもとに新プログラムファイルにより処理を再開す
ることを特徴とするプログラムファイル更新方式。 - 【請求項２】 プロセッサ、メモリ，および外部と通信
を行う１つ又は複数の通信Ｉ／Ｏ装置から構成され、プ
ロセッサがメモリ上にロードしたプログラムに従って該
通信Ｉ／Ｏ装置を制御して外部と通信処理を行うと共
に、内部で情報処理を行う情報通信処理装置において、 プログラムをロードするための物理メモリを仮想記憶方
式で利用するためのメモリ管理機構を備え、該メモリ管
理機構は物理メモリ上に固有の識別番号で識別される論
理メモリ空間を複数面設け、すべての該複数の論理メモ
リ空間内の特定のアドレス領域は同一の物理メモリ領域
にマッピングされる共通メモリエリアとし、前記複数の
論理メモリ空間内の前記共通メモリエリア以外のアドレ
ス領域は各メモリ空間内でのみ利用可能な物理メモリ領
域にマッピングされる専用メモリエリアとし、前記プロ
セッサからの指示で任意の２つの論理メモリ空間の識別
番号を入れ替える論理メモリ空間入れ替え機能を有し、
前記プロセッサは、前記論理メモリ空間の１つまたは複
数にロードされたプログラムに従ってオンライン処理中
に、並行して前記通信Ｉ／Ｏ装置の１つを経由して、新
プログラムファイルを外部から受信し、利用していない
前記論理メモリ空間にロードした後、該新プログラムと
交換すべき旧プログラムの処理を特定の中断点で停止
し、該旧プログラムをロードしている前記論理メモリ空
間内で再開に必要な引き継ぎ情報を共通メモリエリア内
に引き継ぎ、前記論理メモリ空間入れ替え機能を起動し
て前記新プログラムファイルをロードした論理メモリ空
間が実行論理メモリ空間となるよう入れ替え、共通メモ
リエリア内の前記引き継ぎ情報をもとに新プログラムフ
ァイルにより処理を再開することを特徴とする、プログ
ラムファイル更新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962492A JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962492A JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695988A true JPH0695988A (ja) | 1994-04-08 |
| JP3441097B2 JP3441097B2 (ja) | 2003-08-25 |
Family
ID=17474947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26962492A Expired - Fee Related JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441097B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236044A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Ｉｐネットワーク通信装置およびブートプログラム更新方法 |
| JP2006268172A (ja) * | 2005-03-22 | 2006-10-05 | Nec Corp | サーバシステムおよびオンラインソフトウェア更新方法 |
| KR101538553B1 (ko) * | 2013-11-21 | 2015-07-29 | 주식회사 엘지유플러스 | 자원 배분 판단 서버 및 그 제어방법과, 그 자원 배분 판단 서버와 통신하는 통신 단말기 및 그 제어방법 |
-
1992
- 1992-09-11 JP JP26962492A patent/JP3441097B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236044A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Ｉｐネットワーク通信装置およびブートプログラム更新方法 |
| JP4654711B2 (ja) * | 2005-02-25 | 2011-03-23 | パナソニック株式会社 | Ｉｐネットワーク通信装置およびブートプログラム更新方法 |
| JP2006268172A (ja) * | 2005-03-22 | 2006-10-05 | Nec Corp | サーバシステムおよびオンラインソフトウェア更新方法 |
| KR101538553B1 (ko) * | 2013-11-21 | 2015-07-29 | 주식회사 엘지유플러스 | 자원 배분 판단 서버 및 그 제어방법과, 그 자원 배분 판단 서버와 통신하는 통신 단말기 및 그 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441097B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907684A (en) | Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image | |
| US20010001870A1 (en) | System and method for on-line, real time, data migration | |
| US8612973B2 (en) | Method and system for handling interrupts within computer system during hardware resource migration | |
| JP3490002B2 (ja) | マルチクラスタシステムを構成する計算機 | |
| JPH10260845A (ja) | ファームウェアの更新処理機能を有するマルチｃｐｕシステム | |
| JPH0695988A (ja) | プログラムファイル更新方式 | |
| JPH07248967A (ja) | メモリ制御方式 | |
| JP2000040029A (ja) | デ―タ処理システムにおけるメモリ・アドレス変換装置及びデ―タ処理方法 | |
| US6704884B1 (en) | Replicated control block handles for fault-tolerant computer systems | |
| JPH0430231A (ja) | 主記憶アドレッシング方式 | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| KR100331491B1 (ko) | 데이터처리용로드공유시스템및방법과로드공유통신시스템 | |
| JP2000250746A (ja) | 交換機のデータ変換システム | |
| JP2010079837A (ja) | プログラム更新方法及びプログラム更新装置 | |
| KR100401560B1 (ko) | 운영체제의 커널 스택 동적 할당 방법 | |
| JPH10240607A (ja) | メモリシステム | |
| JPH07319717A (ja) | 情報処理装置のプログラム切替方法 | |
| JP2000029673A (ja) | プログラム制御システム | |
| JPH0954690A (ja) | ファイル入替方式 | |
| JP3457432B2 (ja) | プロセッサ間通信の方法およびそれに用いるプロセッサ | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| CN113254161A (zh) | 一种基于cpu的快速虚拟机热迁移方法 | |
| JP2000311150A (ja) | プロセッサ間通信の方法 | |
| JP2762453B2 (ja) | 入出力構成変更方法 | |
| KR20050068428A (ko) | 이중화 프로세서 간 ｍａｃ 어드레스 일치화 방법 그기능을 갖는 프로그램을 수록한 컴퓨터로 읽을 수 있는기록 매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010220 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |