JPH07247197A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH07247197A JPH07247197A JP6038031A JP3803194A JPH07247197A JP H07247197 A JPH07247197 A JP H07247197A JP 6038031 A JP6038031 A JP 6038031A JP 3803194 A JP3803194 A JP 3803194A JP H07247197 A JPH07247197 A JP H07247197A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- silicon
- single crystal
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 158
- 239000010703 silicon Substances 0.000 claims abstract description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 152
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000000034 method Methods 0.000 claims abstract description 79
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 64
- 239000001301 oxygen Substances 0.000 claims abstract description 64
- 239000013078 crystal Substances 0.000 claims abstract description 56
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 17
- 239000000356 contaminant Substances 0.000 abstract description 8
- 230000001590 oxidative effect Effects 0.000 abstract description 8
- 238000002231 Czochralski process Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000000137 annealing Methods 0.000 description 18
- 238000001556 precipitation Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000005247 gettering Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 238000010583 slow cooling Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012047 saturated solution Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、半導体素子を
形成するシリコン基板の表面に格子間酸素や汚染物質が
少ない層を形成し、このシリコン基板を熱酸化して形成
したゲート絶縁膜の質を向上する方法を提供する。 【構成】 希釈されない水素等の強還元性雰囲気中でシ
リコン基板を加熱する工程を含む半導体装置の製造方法
において、シリコン基板を切り出すシリコン単結晶をチ
ョクラルスキ法によって種結晶をｒｐｍより遅くして引
き上げ、坩堝から浸出する酸素等の、成長過程でシリコ
ン単結晶中に混入する外因性でない不純物の濃度を１．
５×１０18個／ｃｍ3 以上にする。シリコン基板を切り
出すシリコン単結晶をチョクラルスキ法によって０．８
ｍｍ／ｍｉｎ以上の引き上げ速度で成長させ、あるい
は、引き上げた後に、１３００℃以上の温度に保持され
る時間を６０分以内に抑えることによっても同様の効果
を生じる。
形成するシリコン基板の表面に格子間酸素や汚染物質が
少ない層を形成し、このシリコン基板を熱酸化して形成
したゲート絶縁膜の質を向上する方法を提供する。 【構成】 希釈されない水素等の強還元性雰囲気中でシ
リコン基板を加熱する工程を含む半導体装置の製造方法
において、シリコン基板を切り出すシリコン単結晶をチ
ョクラルスキ法によって種結晶をｒｐｍより遅くして引
き上げ、坩堝から浸出する酸素等の、成長過程でシリコ
ン単結晶中に混入する外因性でない不純物の濃度を１．
５×１０18個／ｃｍ3 以上にする。シリコン基板を切り
出すシリコン単結晶をチョクラルスキ法によって０．８
ｍｍ／ｍｉｎ以上の引き上げ速度で成長させ、あるい
は、引き上げた後に、１３００℃以上の温度に保持され
る時間を６０分以内に抑えることによっても同様の効果
を生じる。
Description
【０００１】
【産業上の利用分野】本発明は、高い信頼性を有する半
導体装置を実現するためのシリコン基板またはシリコン
基板を切り出すシリコン単結晶の処理方法に特徴を有す
る半導体装置とその製造方法に関する。
導体装置を実現するためのシリコン基板またはシリコン
基板を切り出すシリコン単結晶の処理方法に特徴を有す
る半導体装置とその製造方法に関する。
【０００２】近年、半導体装置の微細化が進み、特に、
ＭＯＳを構成素子とする集積回路装置の場合、チャネル
が短縮されることによって生じるいわゆるホットキャリ
ア効果を抑制するための種々の手段が講じられてきた。
その一つとして、ゲート絶縁膜の信頼性を高めることを
挙げることができ、ゲート絶縁膜の信頼性を高めること
によって半導体装置を高信頼化する方法として熱酸化に
よってゲート絶縁膜を形成するシリコン基板自体の不純
物を低減し、結晶性を改善する方法が注目されている。
ＭＯＳを構成素子とする集積回路装置の場合、チャネル
が短縮されることによって生じるいわゆるホットキャリ
ア効果を抑制するための種々の手段が講じられてきた。
その一つとして、ゲート絶縁膜の信頼性を高めることを
挙げることができ、ゲート絶縁膜の信頼性を高めること
によって半導体装置を高信頼化する方法として熱酸化に
よってゲート絶縁膜を形成するシリコン基板自体の不純
物を低減し、結晶性を改善する方法が注目されている。
【０００３】また、近い将来、磁気記憶装置に代替され
るものとして有望視されているフラッシュメモリにおい
て、フローティングゲートにキャリアを注入することに
よるゲート絶縁膜の劣化を抑制することができるシリコ
ン酸化膜を形成する手段を開発することが強く要望され
ている。
るものとして有望視されているフラッシュメモリにおい
て、フローティングゲートにキャリアを注入することに
よるゲート絶縁膜の劣化を抑制することができるシリコ
ン酸化膜を形成する手段を開発することが強く要望され
ている。
【０００４】
【従来の技術】前記のようにシリコン基板の特性を改善
する方法としては下記の２つの方法が考えられる。 シリコン基板を切り出すシリコン単結晶の製造条件
を最適化する方法。 シリコン基板を切り出すシリコン単結晶の製造条件
を最適化することは必ずしも必要でなく、シリコン基板
を切り出した後に特殊な処理を施すことによってシリコ
ン基板の表面および内部の改質を行う方法。
する方法としては下記の２つの方法が考えられる。 シリコン基板を切り出すシリコン単結晶の製造条件
を最適化する方法。 シリコン基板を切り出すシリコン単結晶の製造条件
を最適化することは必ずしも必要でなく、シリコン基板
を切り出した後に特殊な処理を施すことによってシリコ
ン基板の表面および内部の改質を行う方法。
【０００５】これまで、これらの方法の双方とも、ゲー
ト絶縁膜の信頼性向上に寄与していることが確認されて
いる。ここでは上記のの方法について考えていく。
ト絶縁膜の信頼性向上に寄与していることが確認されて
いる。ここでは上記のの方法について考えていく。
【０００６】一般に、チョクラルスキ法によって成長さ
れたシリコン単結晶には石英製ルツボから溶出した酸素
が過飽和状態に含有されている。このように酸素が過飽
和状態で含有されているシリコン単結晶から切り出した
シリコン基板を用いて集積回路装置を製造すると、その
製造工程中の熱処理によってこの酸素がＳｉＯ2 の形で
析出し、半導体装置の電気特性を劣化させる。
れたシリコン単結晶には石英製ルツボから溶出した酸素
が過飽和状態に含有されている。このように酸素が過飽
和状態で含有されているシリコン単結晶から切り出した
シリコン基板を用いて集積回路装置を製造すると、その
製造工程中の熱処理によってこの酸素がＳｉＯ2 の形で
析出し、半導体装置の電気特性を劣化させる。
【０００７】例えば、集積回路装置の製造工程中の熱処
理によって、シリコン基板中に存在している格子間酸素
がＳｉＯX の形でシリコン基板表面近傍に析出する。そ
の状態でシリコン基板表面にゲート酸化膜を形成するた
めの「酸化」を行うと、析出物がある所では正常な「酸
化」が行われず、したがって酸化膜の組成も、析出物が
ある所ではＳｉＯ4 正四面体構造にならない。酸化膜の
一般理論から、正四面体構造ができない場所の耐圧は劣
化することがわかっている。したがって、上記の析出物
がある所にゲート酸化膜を形成すると、そのゲート酸化
膜の寿命は短くなる。
理によって、シリコン基板中に存在している格子間酸素
がＳｉＯX の形でシリコン基板表面近傍に析出する。そ
の状態でシリコン基板表面にゲート酸化膜を形成するた
めの「酸化」を行うと、析出物がある所では正常な「酸
化」が行われず、したがって酸化膜の組成も、析出物が
ある所ではＳｉＯ4 正四面体構造にならない。酸化膜の
一般理論から、正四面体構造ができない場所の耐圧は劣
化することがわかっている。したがって、上記の析出物
がある所にゲート酸化膜を形成すると、そのゲート酸化
膜の寿命は短くなる。
【０００８】このように、シリコン基板中の格子間酸素
が集積回路装置の製造工程中の熱処理によって局部的に
析出して形成されたＳｉＯ2 を、ゲート絶縁膜を形成す
る前に１２００℃程度の温度で熱処理して分解し、酸素
を再び結晶格子に戻して無害化することができることが
わかっている。しかし、通常の集積回路装置の製造工程
においては、その後においても１２００℃より低い温度
で熱処理を加えることが避けられず、その際、再びシリ
コン基板中の酸素がシリコン基板の表面にＳｉＯ2 の形
で析出することがある。したがって、半導体装置の製造
工程の途中で１２００℃程度の熱処理を施して局部的に
析出しているＳｉＯ2 を溶解することはあまり効果的で
ない。
が集積回路装置の製造工程中の熱処理によって局部的に
析出して形成されたＳｉＯ2 を、ゲート絶縁膜を形成す
る前に１２００℃程度の温度で熱処理して分解し、酸素
を再び結晶格子に戻して無害化することができることが
わかっている。しかし、通常の集積回路装置の製造工程
においては、その後においても１２００℃より低い温度
で熱処理を加えることが避けられず、その際、再びシリ
コン基板中の酸素がシリコン基板の表面にＳｉＯ2 の形
で析出することがある。したがって、半導体装置の製造
工程の途中で１２００℃程度の熱処理を施して局部的に
析出しているＳｉＯ2 を溶解することはあまり効果的で
ない。
【０００９】また、１２００℃以下の熱処理で生じるＳ
ｉＯ2 の析出量を低減するためには、次の２つの方法が
有効であることが通説になっている。 表面近傍の格子間酸素濃度を集積回路装置の製造工
程（シリコン基板自体に熱処理を加える、いわゆるバル
クプロセスを意味する）で使用する最低温度における飽
和濃度以下にする。 チョクラルスキ法によってシリコン単結晶を成長す
る際、格子間酸素の析出の元となる成長導入欠陥や、石
英ルツボから混入する酸素以外の不純物、例えば炭素や
重金属等の不均一核の生成を抑制する。
ｉＯ2 の析出量を低減するためには、次の２つの方法が
有効であることが通説になっている。 表面近傍の格子間酸素濃度を集積回路装置の製造工
程（シリコン基板自体に熱処理を加える、いわゆるバル
クプロセスを意味する）で使用する最低温度における飽
和濃度以下にする。 チョクラルスキ法によってシリコン単結晶を成長す
る際、格子間酸素の析出の元となる成長導入欠陥や、石
英ルツボから混入する酸素以外の不純物、例えば炭素や
重金属等の不均一核の生成を抑制する。
【００１０】このは、いわゆる飽和溶液の理論からの
類推的帰結であり、酸素が過飽和状態にならなければ、
シリコン基板中に酸素がＳｉＯ2 の形で析出する核が存
在していても、ＳｉＯ2 として析出することはない。ま
た、は、格子間酸素の析出核が生成されるのを抑制す
るために、例えば単結晶シリコンの引上げ速度を充分に
低くする方法がとられる。
類推的帰結であり、酸素が過飽和状態にならなければ、
シリコン基板中に酸素がＳｉＯ2 の形で析出する核が存
在していても、ＳｉＯ2 として析出することはない。ま
た、は、格子間酸素の析出核が生成されるのを抑制す
るために、例えば単結晶シリコンの引上げ速度を充分に
低くする方法がとられる。
【００１１】しかし、これらの方法は格子間酸素を析出
させない方法のみに着目して導かれているため、従来か
ら用いられていた、シリコン基板中の遷移金属等の有害
不純物を析出核によってゲッタリングするコットレル効
果に対しては不利である。この点に関しては、前述の
最初に格子間酸素の濃度を充分に下げてしまう方法にお
いても同じ矛盾をはらんでいる。この不純物のゲッタリ
ングと格子間酸素の濃度の低減を両立させるために、従
来からイントリンシック・ゲッタリング（ＩＧ）法が用
いられている。
させない方法のみに着目して導かれているため、従来か
ら用いられていた、シリコン基板中の遷移金属等の有害
不純物を析出核によってゲッタリングするコットレル効
果に対しては不利である。この点に関しては、前述の
最初に格子間酸素の濃度を充分に下げてしまう方法にお
いても同じ矛盾をはらんでいる。この不純物のゲッタリ
ングと格子間酸素の濃度の低減を両立させるために、従
来からイントリンシック・ゲッタリング（ＩＧ）法が用
いられている。
【００１２】図６は、ＩＧ法によるシリコン基板中の酸
素ゲッタリングの工程説明図であり、（Ａ）〜（Ｄ）は
各工程を示している。この図において、２１はシリコン
基板、２２は格子間酸素、２３は酸化膜、２４は析出
核、２５は積層欠陥である。この工程説明図によって従
来から知られているＩＧ法の概要を説明する。
素ゲッタリングの工程説明図であり、（Ａ）〜（Ｄ）は
各工程を示している。この図において、２１はシリコン
基板、２２は格子間酸素、２３は酸化膜、２４は析出
核、２５は積層欠陥である。この工程説明図によって従
来から知られているＩＧ法の概要を説明する。
【００１３】第１工程（図６（Ａ）参照） シリコン単結晶をチョクラルスキ法によって引き上げ、
切り出す（スライス）ことによってシリコン基板２１を
形成する。このシリコン基板２１には、引き上げ時の種
結晶の回転数に依存する密度の格子間酸素（ドットで示
している）２２が全体的に分布している。
切り出す（スライス）ことによってシリコン基板２１を
形成する。このシリコン基板２１には、引き上げ時の種
結晶の回転数に依存する密度の格子間酸素（ドットで示
している）２２が全体的に分布している。
【００１４】第２工程（図６（Ｂ）参照） シリコン基板の表面に、表面の荒れの発生や雰囲気から
の汚染を低減するための薄い酸化膜２３を形成した後、
窒素等の非酸化性雰囲気中で１１００℃程度、あるい
は、それ以上の高温で熱処理を行うことによって、シリ
コン基板２１の表面近傍の格子間酸素２２を外方拡散さ
せる。
の汚染を低減するための薄い酸化膜２３を形成した後、
窒素等の非酸化性雰囲気中で１１００℃程度、あるい
は、それ以上の高温で熱処理を行うことによって、シリ
コン基板２１の表面近傍の格子間酸素２２を外方拡散さ
せる。
【００１５】第３工程（図６（Ｃ）参照） シリコン基板２１に５００〜７００℃の低温熱処理を施
すことによって、シリコン基板２１の内部に格子欠陥等
の格子間酸素の析出核２４を形成する。
すことによって、シリコン基板２１の内部に格子欠陥等
の格子間酸素の析出核２４を形成する。
【００１６】第４工程（図６（Ｄ）参照） さらに、徐々に温度を上げると、シリコン基板２１中の
析出核２４が巨大な積層欠陥２５に変化する。このよう
に、巨大な積層欠陥２５の密度が大きくなるとシリコン
基板の機械的強度が劣化するが、シリコン基板２１の表
面には格子間酸素が少なく、特性が優れた半導体素子を
形成できる層が形成される。
析出核２４が巨大な積層欠陥２５に変化する。このよう
に、巨大な積層欠陥２５の密度が大きくなるとシリコン
基板の機械的強度が劣化するが、シリコン基板２１の表
面には格子間酸素が少なく、特性が優れた半導体素子を
形成できる層が形成される。
【００１７】
【発明が解決しようとする課題】前項で説明した従来知
られているＩＧ法は、一見、格子間酸素によって惹起さ
れるすべての問題を解決するかのように見える。しか
し、ＩＧ法の第２工程（図６（Ｂ）参照）において外方
拡散できる格子間酸素の量には、下記の理由による限界
がある。
られているＩＧ法は、一見、格子間酸素によって惹起さ
れるすべての問題を解決するかのように見える。しか
し、ＩＧ法の第２工程（図６（Ｂ）参照）において外方
拡散できる格子間酸素の量には、下記の理由による限界
がある。
【００１８】すなわち、非酸化性雰囲気、特に窒素中ま
たはＡｒ中でむきだしのシリコン基板を加熱すると、窒
素の場合は、表面が窒化されて表面荒れを生じるという
問題があり、Ａｒの場合は、実際に使用することができ
るＡｒは窒素等の不純物を含んでいるため、窒素中で加
熱する場合と同様にシリコン基板の表面が荒れるのを避
けることができない。基板表面荒れは、その上に形成し
たゲート酸化膜の耐圧劣化をもたらす。
たはＡｒ中でむきだしのシリコン基板を加熱すると、窒
素の場合は、表面が窒化されて表面荒れを生じるという
問題があり、Ａｒの場合は、実際に使用することができ
るＡｒは窒素等の不純物を含んでいるため、窒素中で加
熱する場合と同様にシリコン基板の表面が荒れるのを避
けることができない。基板表面荒れは、その上に形成し
たゲート酸化膜の耐圧劣化をもたらす。
【００１９】このようなシリコン基板の表面の荒れを防
止するために表面層にシリコン酸化膜を形成することが
行われるが、このシリコン酸化膜が格子間酸素の外方拡
散に制限を加えてしまい、集積回路装置の製造工程にお
ける熱処理によって残留している格子間酸素が表面上に
析出して特性を劣化することになる。
止するために表面層にシリコン酸化膜を形成することが
行われるが、このシリコン酸化膜が格子間酸素の外方拡
散に制限を加えてしまい、集積回路装置の製造工程にお
ける熱処理によって残留している格子間酸素が表面上に
析出して特性を劣化することになる。
【００２０】また、前記のように、第３工程で形成した
酸素の析出核２４が、第４工程で巨大な積層欠陥２５に
変化し、シリコン基板の機械的強度を損なうという問題
を生じる。
酸素の析出核２４が、第４工程で巨大な積層欠陥２５に
変化し、シリコン基板の機械的強度を損なうという問題
を生じる。
【００２１】これらの矛盾を一挙に解決する方法とし
て、シリコン基板を水素雰囲気中でアニールすることが
考えられる。水素中でシリコン基板をアニールすると、
まず、シリコン基板の表面の自然酸化膜が昇華し、シリ
コン基板がむき出しになる。
て、シリコン基板を水素雰囲気中でアニールすることが
考えられる。水素中でシリコン基板をアニールすると、
まず、シリコン基板の表面の自然酸化膜が昇華し、シリ
コン基板がむき出しになる。
【００２２】したがって、格子間酸素の外方拡散に制限
を加えるものがなくなり、見掛け上水素により格子間酸
素の外方拡散が促進され、従来の、格子間酸素を外方拡
散する技術による場合よりも低酸素濃度状態が実現され
る。また、水素自体が強力な還元能力を有しているた
め、酸素析出核の分解や消去にも寄与していると解釈す
ることもできる。
を加えるものがなくなり、見掛け上水素により格子間酸
素の外方拡散が促進され、従来の、格子間酸素を外方拡
散する技術による場合よりも低酸素濃度状態が実現され
る。また、水素自体が強力な還元能力を有しているた
め、酸素析出核の分解や消去にも寄与していると解釈す
ることもできる。
【００２３】上記のことから、シリコン基板を水素雰囲
気中でアニールすれば、すべての問題が解決されると考
えられ、実際にこの方法によって処理されたシリコン基
板がすでに製品として市販されている。ところが、水素
雰囲気中でアニールする場合には、格子間酸素濃度と結
晶中の不均一核（前記の析出核）形成の条件によって
は、逆の結果をもたらしていることが判明した。
気中でアニールすれば、すべての問題が解決されると考
えられ、実際にこの方法によって処理されたシリコン基
板がすでに製品として市販されている。ところが、水素
雰囲気中でアニールする場合には、格子間酸素濃度と結
晶中の不均一核（前記の析出核）形成の条件によって
は、逆の結果をもたらしていることが判明した。
【００２４】すなわち、チョクラルスキ法による結晶成
長において石英ルツボの回転数を遅くするか、引き上げ
速度を低速にするか、または引き上げ後の冷却を徐冷状
態で行うか、あるいは上記３つの方法を組み合わせて形
成されたシリコン基板は、格子間酸素濃度が低いか、あ
るいはシリコン基板中の不均一核密度が低い。そしてこ
のようにして形成されたシリコン基板に水素アニールを
行うと耐圧特性が劣化することがわかった。この現象
は、格子間酸素濃度および不均一核密度が低いシリコン
基板においては、酸素の析出が有効に行えず、したがっ
て、シリコン基板中に汚染物質が侵入した時のゲッタリ
ング効果が充分でないことによるものと思われる。
長において石英ルツボの回転数を遅くするか、引き上げ
速度を低速にするか、または引き上げ後の冷却を徐冷状
態で行うか、あるいは上記３つの方法を組み合わせて形
成されたシリコン基板は、格子間酸素濃度が低いか、あ
るいはシリコン基板中の不均一核密度が低い。そしてこ
のようにして形成されたシリコン基板に水素アニールを
行うと耐圧特性が劣化することがわかった。この現象
は、格子間酸素濃度および不均一核密度が低いシリコン
基板においては、酸素の析出が有効に行えず、したがっ
て、シリコン基板中に汚染物質が侵入した時のゲッタリ
ング効果が充分でないことによるものと思われる。
【００２５】本発明は、シリコン基板中の格子間酸素の
量を高くするか、または、シリコン基板中の不均一核密
度（但し重金属や炭素等の不均一核は低減すべきであ
る）を高くし、その状態で水素アニールを行うことによ
って、シリコン基板表面に近い領域における格子間酸素
を低減し、不可避的に浸入した汚染物質をシリコン基板
内部の析出核にゲッタすることによって、半導体素子を
形成するシリコン基板の表面に格子間酸素や汚染物質が
少ない層を形成する半導体装置の製造方法を提供するこ
とを目的とする。
量を高くするか、または、シリコン基板中の不均一核密
度（但し重金属や炭素等の不均一核は低減すべきであ
る）を高くし、その状態で水素アニールを行うことによ
って、シリコン基板表面に近い領域における格子間酸素
を低減し、不可避的に浸入した汚染物質をシリコン基板
内部の析出核にゲッタすることによって、半導体素子を
形成するシリコン基板の表面に格子間酸素や汚染物質が
少ない層を形成する半導体装置の製造方法を提供するこ
とを目的とする。
【００２６】
【課題を解決するための手段】本発明にかかる半導体装
置においては、シリコン基板を切り出すシリコン単結晶
を成長する過程でシリコン単結晶中に混入する外因性で
ない不純物の濃度を１．５×１０18個／ｃｍ3 以上に
し、強還元性雰囲気中で該シリコン基板を加熱する工程
を経て製造される。
置においては、シリコン基板を切り出すシリコン単結晶
を成長する過程でシリコン単結晶中に混入する外因性で
ない不純物の濃度を１．５×１０18個／ｃｍ3 以上に
し、強還元性雰囲気中で該シリコン基板を加熱する工程
を経て製造される。
【００２７】本発明にかかる、強還元性雰囲気中でシリ
コン基板を加熱する工程を含む半導体装置の製造方法に
おいては、該シリコン基板を切り出すシリコン単結晶を
成長する過程でシリコン単結晶中に混入する外因性でな
い不純物の濃度を１．５×１０18個／ｃｍ3 以上にす
る。
コン基板を加熱する工程を含む半導体装置の製造方法に
おいては、該シリコン基板を切り出すシリコン単結晶を
成長する過程でシリコン単結晶中に混入する外因性でな
い不純物の濃度を１．５×１０18個／ｃｍ3 以上にす
る。
【００２８】この場合、強還元性雰囲気を水素とし、ま
た、シリコン基板を切り出すシリコン単結晶を成長する
方法をチョクラルスキ法とし、また、外因性でない不純
物をルツボから浸出する酸素とすることができる。
た、シリコン基板を切り出すシリコン単結晶を成長する
方法をチョクラルスキ法とし、また、外因性でない不純
物をルツボから浸出する酸素とすることができる。
【００２９】また、本発明にかかる他の、強還元性雰囲
気中でシリコン基板を加熱する工程を含む半導体装置の
製造方法においては、該シリコン基板を切り出すシリコ
ン単結晶を、引上げ速度が０．８ｍｍ／ｍｉｎ以上のチ
ョクラルスキ法によって成長する。
気中でシリコン基板を加熱する工程を含む半導体装置の
製造方法においては、該シリコン基板を切り出すシリコ
ン単結晶を、引上げ速度が０．８ｍｍ／ｍｉｎ以上のチ
ョクラルスキ法によって成長する。
【００３０】そして、また、本発明にかかる、強還元性
雰囲気中でシリコン基板を加熱する工程を含む半導体装
置の製造方法においては、該シリコン基板を切り出すシ
リコン単結晶をチョクラルスキ法によって成長する過程
もしくは成長完了後に該シリコン単結晶が１３００℃以
上の温度に保持される時間を６０分以内に抑える。
雰囲気中でシリコン基板を加熱する工程を含む半導体装
置の製造方法においては、該シリコン基板を切り出すシ
リコン単結晶をチョクラルスキ法によって成長する過程
もしくは成長完了後に該シリコン単結晶が１３００℃以
上の温度に保持される時間を６０分以内に抑える。
【００３１】
【作用】本発明のように、純水素等の強還元性雰囲気中
でシリコン基板をアニールすると、シリコン基板の表面
の格子間酸素濃度は極度に低下し、シリコン基板の中央
部には格子間酸素濃度や析出核密度が充分に高いため、
シリコン基板の表面のみは格子間酸素濃度を下げ、工程
中に不可避的に浸入した汚染物質をシリコン基板の内部
の析出核によってゲッタリング（捕獲・固定）すること
が可能になる。
でシリコン基板をアニールすると、シリコン基板の表面
の格子間酸素濃度は極度に低下し、シリコン基板の中央
部には格子間酸素濃度や析出核密度が充分に高いため、
シリコン基板の表面のみは格子間酸素濃度を下げ、工程
中に不可避的に浸入した汚染物質をシリコン基板の内部
の析出核によってゲッタリング（捕獲・固定）すること
が可能になる。
【００３２】さらに、詳細にのべると、本発明のよう
に、シリコン基板を切り出すシリコン単結晶をチョクラ
ルスキ法等によって成長する過程で、種結晶の回転速度
を下げてルツボ等から不可避的にシリコン単結晶中に混
入する酸素等の外因性でない不純物の濃度を１．５×１
０18個／ｃｍ3 以上にすることによって、シリコン基板
の表面に近い浅い領域における格子間酸素を低減し、高
い機械的強度を有するシリコン基板を実現することがで
き、その結果、このシリコン基板の表面を熱酸化して形
成するゲート絶縁膜の品質を向上して耐圧の劣化を防ぐ
ことができる。
に、シリコン基板を切り出すシリコン単結晶をチョクラ
ルスキ法等によって成長する過程で、種結晶の回転速度
を下げてルツボ等から不可避的にシリコン単結晶中に混
入する酸素等の外因性でない不純物の濃度を１．５×１
０18個／ｃｍ3 以上にすることによって、シリコン基板
の表面に近い浅い領域における格子間酸素を低減し、高
い機械的強度を有するシリコン基板を実現することがで
き、その結果、このシリコン基板の表面を熱酸化して形
成するゲート絶縁膜の品質を向上して耐圧の劣化を防ぐ
ことができる。
【００３３】この場合、外因性でない不純物の濃度が
１．５×１０18個／ｃｍ3 以下になると、シリコン基板
内部での格子間酸素濃度も低いため、高温の水素アニー
ル時にシリコン基板表面がむき出しになった場合に混入
しやすい汚染不純物（重金属）のゲッタリングができな
くなり、汚染不純物によりゲート絶縁膜の耐圧は劣化す
ることがわかった。
１．５×１０18個／ｃｍ3 以下になると、シリコン基板
内部での格子間酸素濃度も低いため、高温の水素アニー
ル時にシリコン基板表面がむき出しになった場合に混入
しやすい汚染不純物（重金属）のゲッタリングができな
くなり、汚染不純物によりゲート絶縁膜の耐圧は劣化す
ることがわかった。
【００３４】また、他の発明のように、シリコン基板を
切り出すシリコン単結晶を、引上げ速度が０．８ｍｍ／
ｍｉｎ以上のチョクラルスキ法によって成長することに
よってシリコン基板中の析出核の密度を高くすると、シ
リコン基板の表面に近い浅い領域における格子間酸素を
低減し、かつ、素子特性に悪影響を与えない中心部に汚
染物質をゲッタリングしたシリコン基板を実現すること
ができ、その結果、このシリコン基板の表面を熱酸化し
て形成するゲート絶縁膜の品質を向上して耐圧の劣化を
防ぐことができる。
切り出すシリコン単結晶を、引上げ速度が０．８ｍｍ／
ｍｉｎ以上のチョクラルスキ法によって成長することに
よってシリコン基板中の析出核の密度を高くすると、シ
リコン基板の表面に近い浅い領域における格子間酸素を
低減し、かつ、素子特性に悪影響を与えない中心部に汚
染物質をゲッタリングしたシリコン基板を実現すること
ができ、その結果、このシリコン基板の表面を熱酸化し
て形成するゲート絶縁膜の品質を向上して耐圧の劣化を
防ぐことができる。
【００３５】この場合、シリコン単結晶を、引上げ速度
を０．８ｍｍ／ｍｉｎより遅くすると、前述のように不
均一核密度が減少し、その結果、格子間酸素濃度が高く
ても、析出核密度が減少するため、高温水素アニール時
に混入される汚染物を充分にゲッタリングすることがで
きない。したがって、この場合もゲート絶縁膜の耐圧は
劣化する。
を０．８ｍｍ／ｍｉｎより遅くすると、前述のように不
均一核密度が減少し、その結果、格子間酸素濃度が高く
ても、析出核密度が減少するため、高温水素アニール時
に混入される汚染物を充分にゲッタリングすることがで
きない。したがって、この場合もゲート絶縁膜の耐圧は
劣化する。
【００３６】そして、また、他の発明のように、シリコ
ン基板を切り出すシリコン単結晶をチョクラルスキ法に
よって成長する過程もしくは成長完了後に該シリコン単
結晶が１３００℃以上の温度に保持される時間を６０分
以内に抑えて急冷し、シリコン基板中の析出核の密度を
高くすると、シリコン基板の表面に近い浅い領域におけ
る格子間酸素を低減し、かつ、素子特性に悪影響を与え
ない中心部に汚染物質をゲッタリングしたシリコン基板
を実現することができ、その結果、このシリコン基板の
表面を熱酸化して形成するゲート絶縁膜の品質を向上し
て耐圧の劣化を防ぐことができる。
ン基板を切り出すシリコン単結晶をチョクラルスキ法に
よって成長する過程もしくは成長完了後に該シリコン単
結晶が１３００℃以上の温度に保持される時間を６０分
以内に抑えて急冷し、シリコン基板中の析出核の密度を
高くすると、シリコン基板の表面に近い浅い領域におけ
る格子間酸素を低減し、かつ、素子特性に悪影響を与え
ない中心部に汚染物質をゲッタリングしたシリコン基板
を実現することができ、その結果、このシリコン基板の
表面を熱酸化して形成するゲート絶縁膜の品質を向上し
て耐圧の劣化を防ぐことができる。
【００３７】この場合、シリコン単結晶をチョクラルス
キ法によって成長する過程もしくは成長完了後に該シリ
コン単結晶が１３００℃以上の温度に保持される時間が
６０分を超えると、上記とは逆に不均一核密度が徐冷と
いう作用によって減少するため、やはり混入不純物のゲ
ッタリングが不十分になり、ゲート絶縁膜の耐圧が劣化
することがわかった。
キ法によって成長する過程もしくは成長完了後に該シリ
コン単結晶が１３００℃以上の温度に保持される時間が
６０分を超えると、上記とは逆に不均一核密度が徐冷と
いう作用によって減少するため、やはり混入不純物のゲ
ッタリングが不十分になり、ゲート絶縁膜の耐圧が劣化
することがわかった。
【００３８】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）この実施例においては、種結晶の回転速
度を例えば３０ｒｐｍにし、ルツボの回転速度を種結晶
とは逆に例えば５ｒｐｍとし、引き上げ速度を例えば
１．１ｍｍ／ｍｉｎにしてチョクラルスキ法によって格
子間酸素濃度が１．５×１０18／ｃｍ3 （ＯＬＤ−ＡＳ
ＴＭによる測定）以上のシリコン単結晶を成長する。こ
のシリコン単結晶をスライスした後、窒素等の希釈ガス
を含まない完全水素雰囲気中において、１２００℃で１
時間アニールする。
度を例えば３０ｒｐｍにし、ルツボの回転速度を種結晶
とは逆に例えば５ｒｐｍとし、引き上げ速度を例えば
１．１ｍｍ／ｍｉｎにしてチョクラルスキ法によって格
子間酸素濃度が１．５×１０18／ｃｍ3 （ＯＬＤ−ＡＳ
ＴＭによる測定）以上のシリコン単結晶を成長する。こ
のシリコン単結晶をスライスした後、窒素等の希釈ガス
を含まない完全水素雰囲気中において、１２００℃で１
時間アニールする。
【００３９】第１実施例によって製造したシリコン基板
を用いてＭＯＳキャパシタを製造する工程を説明する。
を用いてＭＯＳキャパシタを製造する工程を説明する。
【００４０】図１、図２は、第１実施例の半導体装置の
製造工程説明図であり、（Ａ）〜（Ｆ）は各工程を示し
ている。この図は、本発明の半導体装置の製造方法をＭ
ＯＳキャパシタの製造に適用した場合の工程を示し、１
はシリコン基板、１1 ，１2 はチャネルストップ、２は
シリコン酸化膜、３はシリコン窒化膜、３1 はシリコン
窒化膜マスク、４はフィールド酸化膜、５はシリコン酸
化膜、６は多結晶または非晶質シリコン膜、６1は対向
電極、７はシリコン酸化膜、８はシリコン酸化膜、９は
シリコン酸化膜、１０はＢＰＳＧ膜、１０1 はコンタク
トホール、１１はＡｌ膜、１１1 は配線、１２は基板側
の電極である。
製造工程説明図であり、（Ａ）〜（Ｆ）は各工程を示し
ている。この図は、本発明の半導体装置の製造方法をＭ
ＯＳキャパシタの製造に適用した場合の工程を示し、１
はシリコン基板、１1 ，１2 はチャネルストップ、２は
シリコン酸化膜、３はシリコン窒化膜、３1 はシリコン
窒化膜マスク、４はフィールド酸化膜、５はシリコン酸
化膜、６は多結晶または非晶質シリコン膜、６1は対向
電極、７はシリコン酸化膜、８はシリコン酸化膜、９は
シリコン酸化膜、１０はＢＰＳＧ膜、１０1 はコンタク
トホール、１１はＡｌ膜、１１1 は配線、１２は基板側
の電極である。
【００４１】第１工程（図１（Ａ）参照） 第１実施例の方法によって成長したシリコン単結晶をス
ライスした比抵抗１０Ωｃｍのシリコン基板１を乾燥酸
素雰囲気中で９００℃に加熱し、その表面にイオン注入
によるシリコン基板１の表面の損傷を低減するための膜
厚２０ｎｍのシリコン酸化膜２を形成し、その上にＣＶ
Ｄ法によって膜厚１５０ｎｍのシリコン窒化膜３を堆積
する。
ライスした比抵抗１０Ωｃｍのシリコン基板１を乾燥酸
素雰囲気中で９００℃に加熱し、その表面にイオン注入
によるシリコン基板１の表面の損傷を低減するための膜
厚２０ｎｍのシリコン酸化膜２を形成し、その上にＣＶ
Ｄ法によって膜厚１５０ｎｍのシリコン窒化膜３を堆積
する。
【００４２】第２工程（図１（Ｂ）参照） 素子分離領域のシリコン窒化膜３を選択的に除去してシ
リコン窒化膜マスク３ 1 を形成し、このシリコン窒化膜
マスク３1 を用いて素子分離領域に基板導電型と同型に
なるボロン（Ｂ）を３０ｋｅＶに加速して、ドーズ量５
×１０13ｃｍ-2程度にイオン注入してチャネルストップ
１1 ，１2 を形成する。
リコン窒化膜マスク３ 1 を形成し、このシリコン窒化膜
マスク３1 を用いて素子分離領域に基板導電型と同型に
なるボロン（Ｂ）を３０ｋｅＶに加速して、ドーズ量５
×１０13ｃｍ-2程度にイオン注入してチャネルストップ
１1 ，１2 を形成する。
【００４３】第３工程（図１（Ｃ）参照） シリコン窒化膜マスク３1 が形成されているシリコン基
板１の表面を水蒸気中で９００℃に加熱することによっ
て、シリコン窒化膜マスク３1 によって覆われていない
部分に膜厚５００ｎｍのフィールド酸化膜４を形成す
る。
板１の表面を水蒸気中で９００℃に加熱することによっ
て、シリコン窒化膜マスク３1 によって覆われていない
部分に膜厚５００ｎｍのフィールド酸化膜４を形成す
る。
【００４４】第４工程（図２（Ｄ）参照） シリコン窒化膜マスク３1 を、Ｈ3 ＰＯ4 ボイル処理に
よって除去する。その後、素子形成領域上の第１工程で
形成した酸化膜層２をＨＦ溶液によって一旦除去し、そ
の後、ドライ酸素雰囲気中で１０００℃の熱処理を施す
ことによって表面に新たな膜厚９ｎｍ程度のシリコン酸
化膜５を形成する。その上にＣＶＤ法によって膜厚２０
０ｎｍの多結晶または非晶質シリコン膜６を堆積し、こ
の多結晶または非晶質シリコン膜６にリン（Ｐ）を２０
ｋｅＶの加速電圧で、ドーズ量が８×１０15ｃｍ-2にな
るように注入して低抵抗化する。
よって除去する。その後、素子形成領域上の第１工程で
形成した酸化膜層２をＨＦ溶液によって一旦除去し、そ
の後、ドライ酸素雰囲気中で１０００℃の熱処理を施す
ことによって表面に新たな膜厚９ｎｍ程度のシリコン酸
化膜５を形成する。その上にＣＶＤ法によって膜厚２０
０ｎｍの多結晶または非晶質シリコン膜６を堆積し、こ
の多結晶または非晶質シリコン膜６にリン（Ｐ）を２０
ｋｅＶの加速電圧で、ドーズ量が８×１０15ｃｍ-2にな
るように注入して低抵抗化する。
【００４５】第５工程（図２（Ｅ）参照） Ｐイオンを注入して低抵抗化された多結晶または非晶質
シリコン膜６の上に、多結晶または非晶質シリコン膜６
中のＰが後の加熱工程で抜けるのを防ぐためにＣＶＤ法
によって膜厚５０ｎｍのシリコン酸化膜７を堆積する。
この状態で、シリコン酸化膜７と多結晶または非晶質シ
リコン膜６をドライエッチングによってパターニングし
て対向電極６1 を形成する。
シリコン膜６の上に、多結晶または非晶質シリコン膜６
中のＰが後の加熱工程で抜けるのを防ぐためにＣＶＤ法
によって膜厚５０ｎｍのシリコン酸化膜７を堆積する。
この状態で、シリコン酸化膜７と多結晶または非晶質シ
リコン膜６をドライエッチングによってパターニングし
て対向電極６1 を形成する。
【００４６】第６工程（図２（Ｆ）参照） 酸化性雰囲気中で８５０℃程度の熱処理を加えて表面を
５ｎｍ程度薄く酸化してシリコン酸化膜（シリコン酸化
膜７と合体して示されている）８を形成した後、その上
にＣＶＤ法によって膜厚２００ｎｍのシリコン酸化膜９
を堆積する。その上にＣＶＤ法によって膜厚５００ｎｍ
のＢＰＳＧ膜１０を堆積し、８５０℃でリフローした
後、このＢＰＳＧ膜１０とシリコン酸化膜９、シリコン
酸化膜８にコンタクトホール１０1 を形成する。コンタ
クトホール１０1 を有するＢＰＳＧ膜１０の上にスパッ
タによって例えばＡｌ（１％Ｓｉ含有）膜１１を堆積
し、このＡｌ膜１１をパターニングすることによって対
向電極６1 への配線１１1 を形成する。その後、ウェー
ハ背面の酸化膜を除去して基板側の電極１２を形成す
る。
５ｎｍ程度薄く酸化してシリコン酸化膜（シリコン酸化
膜７と合体して示されている）８を形成した後、その上
にＣＶＤ法によって膜厚２００ｎｍのシリコン酸化膜９
を堆積する。その上にＣＶＤ法によって膜厚５００ｎｍ
のＢＰＳＧ膜１０を堆積し、８５０℃でリフローした
後、このＢＰＳＧ膜１０とシリコン酸化膜９、シリコン
酸化膜８にコンタクトホール１０1 を形成する。コンタ
クトホール１０1 を有するＢＰＳＧ膜１０の上にスパッ
タによって例えばＡｌ（１％Ｓｉ含有）膜１１を堆積
し、このＡｌ膜１１をパターニングすることによって対
向電極６1 への配線１１1 を形成する。その後、ウェー
ハ背面の酸化膜を除去して基板側の電極１２を形成す
る。
【００４７】上記の第５工程（図２（Ｅ）参照）におい
て、ＣＶＤ法によって膜厚５０ｎｍのシリコン酸化膜７
を堆積することに代えて、８００℃でアニールすること
もでき、この場合は、シリコン酸化膜７と多結晶または
非晶質シリコン膜６をパターニングして対向電極６1 を
形成する工程は、多結晶または非晶質シリコン膜６のみ
をパターニングして対向電極６1 を形成することにな
る。
て、ＣＶＤ法によって膜厚５０ｎｍのシリコン酸化膜７
を堆積することに代えて、８００℃でアニールすること
もでき、この場合は、シリコン酸化膜７と多結晶または
非晶質シリコン膜６をパターニングして対向電極６1 を
形成する工程は、多結晶または非晶質シリコン膜６のみ
をパターニングして対向電極６1 を形成することにな
る。
【００４８】（第２実施例）この実施例においては、チ
ョクラルスキ法によってシリコン単結晶を成長する際、
少なくともウェーハを切り出す部分を成長する過程で、
引上げ速度を０．８ｍｍ／ｍｉｎ以下にしない点が特徴
である。
ョクラルスキ法によってシリコン単結晶を成長する際、
少なくともウェーハを切り出す部分を成長する過程で、
引上げ速度を０．８ｍｍ／ｍｉｎ以下にしない点が特徴
である。
【００４９】すなわち、従来から慣用されているチョク
ラルスキ法によると、シリコンインゴットのショルダー
部形成段階から引上げ速度を徐々に減速していき、テイ
ル部を成長する段階になると、しだいに引上げ速度を遅
くしているが、この実施例においては、ウェーハを切り
出す部分を成長する段階の引上げ速度を０．８ｍｍ／ｍ
ｉｎ以上に維持する。そして、このシリコン基板を用い
て、第１実施例において説明したようにＭＯＳキャパシ
タを製造する。
ラルスキ法によると、シリコンインゴットのショルダー
部形成段階から引上げ速度を徐々に減速していき、テイ
ル部を成長する段階になると、しだいに引上げ速度を遅
くしているが、この実施例においては、ウェーハを切り
出す部分を成長する段階の引上げ速度を０．８ｍｍ／ｍ
ｉｎ以上に維持する。そして、このシリコン基板を用い
て、第１実施例において説明したようにＭＯＳキャパシ
タを製造する。
【００５０】（第３実施例）従来は、チョクラルスキ法
によって低速で引き上げたシリコン単結晶を急速に冷却
させない、いわゆる、徐冷法が用いられていたが、この
実施例においては、チョクラルスキ法によって引き上げ
たシリコン単結晶に冷却したＡｒガスを大量に浴びせる
ことによって、１３００℃以上の保持時間を６０分以内
にする急冷法を採用している。
によって低速で引き上げたシリコン単結晶を急速に冷却
させない、いわゆる、徐冷法が用いられていたが、この
実施例においては、チョクラルスキ法によって引き上げ
たシリコン単結晶に冷却したＡｒガスを大量に浴びせる
ことによって、１３００℃以上の保持時間を６０分以内
にする急冷法を採用している。
【００５１】そして、その後、そのシリコン単結晶から
切り出されたシリコン基板を１２００℃の完全水素雰囲
気中で１時間アニールを行う。そして、このシリコン基
板を用いて、第１実施例において説明したようにＭＯＳ
キャパシタを製造する。
切り出されたシリコン基板を１２００℃の完全水素雰囲
気中で１時間アニールを行う。そして、このシリコン基
板を用いて、第１実施例において説明したようにＭＯＳ
キャパシタを製造する。
【００５２】従来のシリコン単結晶引き上げ方法によっ
てシリコン基板を形成した場合と、以上説明した３つの
本発明の実施例によって製造したＭＯＳキャパシタの特
性をアニールの条件を変えて行った結果を説明する。
てシリコン基板を形成した場合と、以上説明した３つの
本発明の実施例によって製造したＭＯＳキャパシタの特
性をアニールの条件を変えて行った結果を説明する。
【００５３】図３は、従来のＭＯＳキャパシタの特性説
明図であり、（Ａ）はＨ2 アニールを施した場合、
（Ｂ）はＨ2 アニールを施さない場合を示している。こ
の図は、横軸は絶縁破壊電荷を示し、縦軸は累積不良率
すなわち対数正規分布を示しており、酸化膜を通過した
キャリア（電荷）が生き残る率が高いほど、すなわち、
曲線が垂直に立ち上がる部分が横軸の絶縁破壊電荷の高
い領域にあるほど特性が優れている。
明図であり、（Ａ）はＨ2 アニールを施した場合、
（Ｂ）はＨ2 アニールを施さない場合を示している。こ
の図は、横軸は絶縁破壊電荷を示し、縦軸は累積不良率
すなわち対数正規分布を示しており、酸化膜を通過した
キャリア（電荷）が生き残る率が高いほど、すなわち、
曲線が垂直に立ち上がる部分が横軸の絶縁破壊電荷の高
い領域にあるほど特性が優れている。
【００５４】この図に示されたＭＯＳキャパシタは、チ
ョクラルスキ法によって引き上げたシリコン単結晶を従
来の熱処理に従って１３００℃以上で８０分程度保持さ
れるように徐冷した場合の特性を示しており、Ｈ2 アニ
ールを施さないシリコン基板（図３（Ｂ）参照）に、Ｈ
2 アニールを施しても（図３（Ａ）参照）、その特性は
ほとんど改善されないばかりか、かえって劣化している
ことがわかる。
ョクラルスキ法によって引き上げたシリコン単結晶を従
来の熱処理に従って１３００℃以上で８０分程度保持さ
れるように徐冷した場合の特性を示しており、Ｈ2 アニ
ールを施さないシリコン基板（図３（Ｂ）参照）に、Ｈ
2 アニールを施しても（図３（Ａ）参照）、その特性は
ほとんど改善されないばかりか、かえって劣化している
ことがわかる。
【００５５】図４は、本発明のＭＯＳキャパシタの特性
説明図（１）である。この図においても、横軸は絶縁破
壊電荷を示し、縦軸は累積不良率すなわち対数正規分布
を示しており、酸化膜を通過したキャリア（電荷）が生
き残る率が高いほど、すなわち、曲線が垂直に立ち上が
る部分が横軸の絶縁破壊電荷の高い領域にあるほど特性
が優れている。
説明図（１）である。この図においても、横軸は絶縁破
壊電荷を示し、縦軸は累積不良率すなわち対数正規分布
を示しており、酸化膜を通過したキャリア（電荷）が生
き残る率が高いほど、すなわち、曲線が垂直に立ち上が
る部分が横軸の絶縁破壊電荷の高い領域にあるほど特性
が優れている。
【００５６】この図は、従来通常に行われていたように
チョクラルスキ法によって最低１．１ｍｍ／ｍｉｎ程度
の引き上げ速度で引き上げ、１３００℃以上で３０分程
度保持されるように急冷したシリコン単結晶から切り出
したシリコン基板を、完全水素雰囲気中でアニールして
製造したＭＯＳキャパシタの特性を示している。
チョクラルスキ法によって最低１．１ｍｍ／ｍｉｎ程度
の引き上げ速度で引き上げ、１３００℃以上で３０分程
度保持されるように急冷したシリコン単結晶から切り出
したシリコン基板を、完全水素雰囲気中でアニールして
製造したＭＯＳキャパシタの特性を示している。
【００５７】この図によると、１．１ｍｍ／ｍｉｎ程度
の引き上げ速度でチョクラルスキ法で引き上げたシリコ
ン単結晶から切り出し、１３００℃以上で３０分程度保
持されるように急冷した後、Ｈ2 アニールを施さない場
合（ｂ）に比較して、Ｈ2 アニールを施した場合のＭＯ
Ｓキャパシタの特性が顕著に改善されていることがわか
る。
の引き上げ速度でチョクラルスキ法で引き上げたシリコ
ン単結晶から切り出し、１３００℃以上で３０分程度保
持されるように急冷した後、Ｈ2 アニールを施さない場
合（ｂ）に比較して、Ｈ2 アニールを施した場合のＭＯ
Ｓキャパシタの特性が顕著に改善されていることがわか
る。
【００５８】図５は、本発明のＭＯＳキャパシタの特性
説明図（２）である。この図においても、横軸は絶縁破
壊電荷を示し、縦軸は累積不良率すなわち対数正規分布
を示しており、酸化膜を通過したキャリア（電荷）が生
き残る率が高いほど、すなわち、曲線が垂直に立ち上が
る部分が横軸の絶縁破壊電荷の高い領域にあるほど特性
が優れている。
説明図（２）である。この図においても、横軸は絶縁破
壊電荷を示し、縦軸は累積不良率すなわち対数正規分布
を示しており、酸化膜を通過したキャリア（電荷）が生
き残る率が高いほど、すなわち、曲線が垂直に立ち上が
る部分が横軸の絶縁破壊電荷の高い領域にあるほど特性
が優れている。
【００５９】この図は、従来通常に行われていたように
チョクラルスキ法によって１．１ｍｍ／ｍｉｎ程度の引
き上げ速度で引き上げ、１３００℃以上で３０分程度保
持されるように急冷したシリコン単結晶から切り出した
シリコン基板を、酸素の含有率を変えたＨ2 雰囲気中で
アニールして製造したＭＯＳキャパシタの特性を示して
いる。
チョクラルスキ法によって１．１ｍｍ／ｍｉｎ程度の引
き上げ速度で引き上げ、１３００℃以上で３０分程度保
持されるように急冷したシリコン単結晶から切り出した
シリコン基板を、酸素の含有率を変えたＨ2 雰囲気中で
アニールして製造したＭＯＳキャパシタの特性を示して
いる。
【００６０】この図によると、１．１ｍｍ／ｍｉｎ程度
の引き上げ速度でチョクラルスキ法で引き上げたシリコ
ン単結晶から切り出し、１３００℃以上で３０分程度保
持されるように急冷した後、酸素を約１．１６×１０18
ｃｍ3 含有するＨ2 雰囲気中でアニールした場合
（ｄ）、酸素を約１．３２×１０18ｃｍ3 含有するＨ2
雰囲気中でアニールした場合（ｃ）、酸素を約１．４８
×１０18ｃｍ3 含有するＨ2雰囲気中でアニールした場
合（ｂ）、酸素を約１．６２×１０18ｃｍ3 含有するＨ
2 雰囲気中でアニールした場合（ａ）の特性を示してい
るが、酸素含有率を約１．６２×１０18ｃｍ3 含有する
Ｈ2 雰囲気中でアニールした場合に特に特性が優れてい
ることがわかる。
の引き上げ速度でチョクラルスキ法で引き上げたシリコ
ン単結晶から切り出し、１３００℃以上で３０分程度保
持されるように急冷した後、酸素を約１．１６×１０18
ｃｍ3 含有するＨ2 雰囲気中でアニールした場合
（ｄ）、酸素を約１．３２×１０18ｃｍ3 含有するＨ2
雰囲気中でアニールした場合（ｃ）、酸素を約１．４８
×１０18ｃｍ3 含有するＨ2雰囲気中でアニールした場
合（ｂ）、酸素を約１．６２×１０18ｃｍ3 含有するＨ
2 雰囲気中でアニールした場合（ａ）の特性を示してい
るが、酸素含有率を約１．６２×１０18ｃｍ3 含有する
Ｈ2 雰囲気中でアニールした場合に特に特性が優れてい
ることがわかる。
【００６１】上記の各実施例においては、強還元性雰囲
気として水素を用いた例を説明したが、他の還元性雰囲
気、例えば、ＨＣｌ等のハロゲンを含むガスを用いても
シリコン基板の表面に酸化膜が形成されないため上記と
同様の効果を生じる。ただし、ハロゲン系を含むガスを
用いる場合はシリコン基板の表面が荒れ、ゲート酸化膜
の耐圧が劣化する可能性があるため、水素を用いる方が
望ましい。
気として水素を用いた例を説明したが、他の還元性雰囲
気、例えば、ＨＣｌ等のハロゲンを含むガスを用いても
シリコン基板の表面に酸化膜が形成されないため上記と
同様の効果を生じる。ただし、ハロゲン系を含むガスを
用いる場合はシリコン基板の表面が荒れ、ゲート酸化膜
の耐圧が劣化する可能性があるため、水素を用いる方が
望ましい。
【００６２】
【発明の効果】以上説明したように、本発明によると、
シリコン基板を熱酸化することによって得られるゲート
酸化膜の信頼性を向上させることができ、その結果、Ｍ
ＯＳＦＥＴを構成素子にする高密度集積回路装置の信頼
性を向上することができ、さらに、将来的に磁気ディス
ク等の情報記憶装置に代替するものとして有望視されて
いるフラッシュメモリの寿命を延長することができる。
シリコン基板を熱酸化することによって得られるゲート
酸化膜の信頼性を向上させることができ、その結果、Ｍ
ＯＳＦＥＴを構成素子にする高密度集積回路装置の信頼
性を向上することができ、さらに、将来的に磁気ディス
ク等の情報記憶装置に代替するものとして有望視されて
いるフラッシュメモリの寿命を延長することができる。
【図１】第１実施例の半導体装置の製造工程説明図
（１）であり、（Ａ）〜（Ｃ）は各工程を示している。
（１）であり、（Ａ）〜（Ｃ）は各工程を示している。
【図２】第１実施例の半導体装置の製造工程説明図
（２）であり、（Ｄ）〜（Ｆ）は各工程を示している。
（２）であり、（Ｄ）〜（Ｆ）は各工程を示している。
【図３】従来のＭＯＳキャパシタの特性説明図であり、
（Ａ）はＨ2 アニールを施した場合、（Ｂ）はＨ2 アニ
ールを施さない場合を示している。
（Ａ）はＨ2 アニールを施した場合、（Ｂ）はＨ2 アニ
ールを施さない場合を示している。
【図４】本発明のＭＯＳキャパシタの特性説明図（１）
である。
である。
【図５】本発明のＭＯＳキャパシタの特性説明図（２）
である。
である。
【図６】ＩＧ法によるシリコン基板中の酸素ゲッタリン
グの工程説明図であり、（Ａ）〜（Ｄ）は各工程を示し
ている。
グの工程説明図であり、（Ａ）〜（Ｄ）は各工程を示し
ている。
【符号の説明】 １ シリコン基板 １1 ，１2 チャネルストップ ２ シリコン酸化膜 ３ シリコン窒化膜 ３1 シリコン窒化膜マスク ４ フィールド酸化膜 ５ シリコン酸化膜 ６ 多結晶または非晶質シリコン膜 ６1 対向電極 ７ シリコン酸化膜 ８ シリコン酸化膜 ９ シリコン酸化膜 １０ ＢＰＳＧ膜 １０1 コンタクトホール １１ Ａｌ膜 １１1 配線 １２ 基板側の電極 ２１ シリコン基板 ２２ 格子間酸素 ２３ 酸化膜 ２４ 析出核 ２５ 積層欠陥
Claims (6)
- 【請求項１】 シリコン基板を切り出すシリコン単結晶
を成長する過程でシリコン単結晶中に混入する外因性で
ない不純物の濃度を１．５×１０18個／ｃｍ 3 以上に
し、強還元性雰囲気中で該シリコン基板を加熱する工程
を経て製造されたことを特徴とする半導体装置。 - 【請求項２】 強還元性雰囲気中でシリコン基板を加熱
する工程を含む半導体装置の製造方法において、該シリ
コン基板を切り出すシリコン単結晶を成長する過程でシ
リコン単結晶中に混入する外因性でない不純物の濃度を
１．５×１０ 18個／ｃｍ3 以上とすることを特徴とする
半導体装置の製造方法。 - 【請求項３】 シリコン基板を切り出すシリコン単結晶
を成長する方法がチョクラルスキ法であり、外因性でな
い不純物がルツボから浸出する酸素であることを特徴と
する請求項２に記載された半導体装置の製造方法。 - 【請求項４】 強還元性雰囲気が水素であることを特徴
とする請求項２または請求項３に記載された半導体装置
の製造方法。 - 【請求項５】 強還元性雰囲気中でシリコン基板を加熱
する工程を含む半導体装置の製造方法において、該シリ
コン基板を切り出すシリコン単結晶を、引上げ速度が
０．８ｍｍ／ｍｉｎ以上のチョクラルスキ法によって成
長することを特徴とする半導体装置の製造方法。 - 【請求項６】 強還元性雰囲気中でシリコン基板を加熱
する工程を含む半導体装置の製造方法において、該シリ
コン基板を切り出すシリコン単結晶をチョクラルスキ法
によって成長する過程もしくは成長完了後に該シリコン
単結晶が１３００℃以上の温度に保持される時間を６０
分以内に抑えることを特徴とする半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038031A JPH07247197A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置とその製造方法 |
| US08/381,401 US5940722A (en) | 1994-03-09 | 1995-01-31 | Method of manufacturing a semiconductor comprising an oxygen-containing silicon wafer |
| KR1019950002839A KR100194397B1 (ko) | 1994-03-09 | 1995-02-15 | 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038031A JPH07247197A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07247197A true JPH07247197A (ja) | 1995-09-26 |
Family
ID=12514194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6038031A Pending JPH07247197A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5940722A (ja) |
| JP (1) | JPH07247197A (ja) |
| KR (1) | KR100194397B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
| US6258635B1 (en) | 1997-10-31 | 2001-07-10 | Nec Corporation | Removal of metal contaminants from the surface of a silicon substrate by diffusion into the bulk |
| US6843848B2 (en) | 2000-03-24 | 2005-01-18 | Siltronic Ag | Semiconductor wafer made from silicon and method for producing the semiconductor wafer |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211747B2 (ja) * | 1997-09-30 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| EP0949360A1 (en) * | 1998-04-07 | 1999-10-13 | Shin-Etsu Handotai Company Limited | Process for producing a silicon single crystal by Czochralski method. |
| US6527852B1 (en) * | 1998-08-07 | 2003-03-04 | Nec Corporation | Semiconductor crystal growing apparatus and crystal growing method |
| US6232208B1 (en) * | 1998-11-06 | 2001-05-15 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile |
| JP2000183068A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP1189268A1 (en) * | 2000-03-16 | 2002-03-20 | Shin-Etsu Handotai Co., Ltd | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| JP2004152920A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造工程の管理方法 |
| US20040187769A1 (en) * | 2003-03-27 | 2004-09-30 | Yoshirou Aoki | Method of producing SOI wafer |
| JP4753308B2 (ja) * | 2006-07-13 | 2011-08-24 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハ素材の溶解方法及び半導体ウェーハの結晶育成方法 |
| DE102015107085A1 (de) * | 2015-05-06 | 2016-11-10 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105998A (ja) * | 1985-10-31 | 1987-05-16 | Sony Corp | シリコン基板の製法 |
| JPH01148800A (ja) * | 1987-12-04 | 1989-06-12 | Kyushu Electron Metal Co Ltd | 半導体結晶基板の改善方法 |
| JPH0393700A (ja) * | 1989-09-04 | 1991-04-18 | Nippon Steel Corp | シリコン単結晶の熱処理方法および装置ならびに製造装置 |
| JPH0636979A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | 半導体装置 |
| JPH06166595A (ja) * | 1992-11-27 | 1994-06-14 | Toshiba Ceramics Co Ltd | シリコンウェーハ |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
| DE3427465A1 (de) * | 1984-07-25 | 1986-01-30 | Heliotronic Forschungs- und Entwicklungsgesellschaft für Solarzellen-Grundstoffe mbH, 8263 Burghausen | Verfahren und vorrichtung zur taktweisen herstellung von siliciumformkoerpern |
| JPH0787187B2 (ja) * | 1987-08-13 | 1995-09-20 | 古河電気工業株式会社 | ＧａＡｓ化合物半導体基板の製造方法 |
| US4981549A (en) * | 1988-02-23 | 1991-01-01 | Mitsubishi Kinzoku Kabushiki Kaisha | Method and apparatus for growing silicon crystals |
| US5228927A (en) * | 1988-03-25 | 1993-07-20 | Shin-Etsu Handotai Company Limited | Method for heat-treating gallium arsenide monocrystals |
| JPH0653639B2 (ja) * | 1988-10-31 | 1994-07-20 | 株式会社ジャパンエナジー | 化合物半導体単結晶の製造方法 |
| US5215620A (en) * | 1989-09-19 | 1993-06-01 | Shin-Etsu Handotai Co. Ltd. | Method for pulling a silicon single crystal by imposing a periodic rotation rate on a constant rotation rate |
| JPH0431386A (ja) * | 1990-05-25 | 1992-02-03 | Shin Etsu Handotai Co Ltd | 半導体単結晶引上方法 |
| JP2758093B2 (ja) * | 1991-10-07 | 1998-05-25 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| US5373805A (en) * | 1991-10-17 | 1994-12-20 | Shin-Etsu Handotai Co., Ltd. | Single crystal pulling apparatus |
| US5394825A (en) * | 1992-02-28 | 1995-03-07 | Crystal Systems, Inc. | Method and apparatus for growing shaped crystals |
| JP2745094B2 (ja) * | 1992-07-24 | 1998-04-28 | 三菱マテリアル株式会社 | シリコン単結晶の引上方法 |
| JPH06216377A (ja) * | 1993-01-18 | 1994-08-05 | Shin Etsu Handotai Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JP2807609B2 (ja) * | 1993-01-28 | 1998-10-08 | 三菱マテリアルシリコン株式会社 | 単結晶の引上装置 |
| JP2640315B2 (ja) * | 1993-03-22 | 1997-08-13 | 住友シチックス株式会社 | シリコン単結晶の製造方法 |
| US5496747A (en) * | 1993-08-02 | 1996-03-05 | United Microelectronics Corporation | Split-gate process for non-volatile memory |
| JP3006368B2 (ja) * | 1993-10-18 | 2000-02-07 | 住友金属工業株式会社 | 酸化膜耐圧特性に優れたシリコン単結晶の製造方法および製造装置 |
-
1994
- 1994-03-09 JP JP6038031A patent/JPH07247197A/ja active Pending
-
1995
- 1995-01-31 US US08/381,401 patent/US5940722A/en not_active Expired - Lifetime
- 1995-02-15 KR KR1019950002839A patent/KR100194397B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105998A (ja) * | 1985-10-31 | 1987-05-16 | Sony Corp | シリコン基板の製法 |
| JPH01148800A (ja) * | 1987-12-04 | 1989-06-12 | Kyushu Electron Metal Co Ltd | 半導体結晶基板の改善方法 |
| JPH0393700A (ja) * | 1989-09-04 | 1991-04-18 | Nippon Steel Corp | シリコン単結晶の熱処理方法および装置ならびに製造装置 |
| JPH0636979A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | 半導体装置 |
| JPH06166595A (ja) * | 1992-11-27 | 1994-06-14 | Toshiba Ceramics Co Ltd | シリコンウェーハ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258635B1 (en) | 1997-10-31 | 2001-07-10 | Nec Corporation | Removal of metal contaminants from the surface of a silicon substrate by diffusion into the bulk |
| JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
| US6843848B2 (en) | 2000-03-24 | 2005-01-18 | Siltronic Ag | Semiconductor wafer made from silicon and method for producing the semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940722A (en) | 1999-08-17 |
| KR100194397B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| WO2001017024A1 (fr) | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee | |
| JPH07247197A (ja) | 半導体装置とその製造方法 | |
| KR100664000B1 (ko) | Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 | |
| US7807545B2 (en) | Method for manufacturing SIMOX wafer | |
| US6040211A (en) | Semiconductors having defect denuded zones | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP3232168B2 (ja) | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 | |
| JPS6142855B2 (ja) | ||
| JP2607399B2 (ja) | 半導体基板の製造方法 | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JPH088263A (ja) | 半導体基板 | |
| JP3533238B2 (ja) | 半導体基板 | |
| JPH11145146A (ja) | 半導体基板及びその製造方法 | |
| JPH0346972B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |