JPH07191271A - 光走査装置 - Google Patents

Abstract

(57)【要約】 【目的】電気的にｆθ誤差の補正を行うものにおいて、
縦線のモアレ発生を防止し、しかも各ライン間のドット
のずれを極力小さくする。 【構成】レーザ光を偏向走査するものにおいて、ｆθ誤
差補正を行なうための画素クロックを発生するために各
ドット毎に異なる分周比で基準クロックを分周するよう
にし、この補正のための分周比データをＲＯＭに予め記
憶させる場合に、分周比データを１走査のドット数２５
９８より１ドット多い２５９９ドット分、０〜２５９８
の番地を付して記憶し、奇数ラインを走査するときには
０〜２５９７番地の分周比を読出し、偶数ラインを走査
するときには１〜２５９８番地の分周比を読出してドッ
ト毎の画素クロックを発生させ、その場合に最初の０番
地と１番地に記憶する分周比を使用する最小の分周比
「１２」と最大の分周比「１６」の中間である「１４」
に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザプリンタ、レー
ザファクシミリ、デジタル複写機等に使用するレーザ光
を使用した光走査装置に関する。

【０００２】

【従来の技術】一般に電子写真式プリンタの露光光学系
はＬＥＤや液晶シャッタなどの固体デバイスを使用した
ものとレーザ光を走査する方式を使用したものとに大別
され、最近では後者のものが主流となっている。そして
レーザ光を走査する方式を使用するものでは、主走査・
副走査像面湾曲、走査線湾曲、ｆθ補正、面倒れ等の各
光学収差の補正を準光学的に行うことが一般的で、複数
枚のｆθレンズと面倒れ補正シリンダー状レンズを組合
わせる構造が知られている。また光学系を簡単にするた
め、ｆθレンズの１面をトーリック面にして面倒れ補正
までｆθレンズで行うものも知られている。

【０００３】しかしｆθレンズは大きく、またコストも
高く、このためｆθレンズを使用せずに楕円筒ポリゴン
ミラーと両面非球面補正レンズの組合わせで光学収差補
正を行うものも知られている。

【０００４】また、光学収差のうち、ｆθ誤差について
は電気的補正により行い、その他の収差を光学的に補正
するものも知られている。ｆθ誤差を電気的に補正する
ものとしては、例えば特開平２−１３１２１２号公報の
ものある。

【０００５】これは図１１に示すように、半導体レーザ
１からの発散レーザ光をコリメータレンズ２で収束又は
平行光束に修正し、その修正したレーザ光をシリンドリ
カルレンズ３を介してポリゴンミラー４に照射して偏向
走査し、その偏向光をトロイダルレンズ５を介して折り
返しミラー６，７で反射させて感光体ドラム８上に集光
させ、主走査ライン９上を走査させる走査装置を開示し
ている。

【０００６】そしてこの公報のものでは、このような走
査装置を使用した場合に、主走査ライン９において、中
心部から端部にわたって走査速度に差が生じるため、す
なわち中央部に比べて端部の走査速度が大きくなるた
め、等時的なタイミングで露光したのではドットピッチ
にばらつきが生じる、すなわちｆθ誤差が生じるため、
それを電気的に補正する技術を開示している。

【０００７】具体的には、主走査ライン９の全領域を中
央で二分し、それぞれの半分の領域をａ〜ｇの７ブロッ
クに分割し、図１２に示すように各ブロックａ〜ｇにお
いて印字クロックの１０倍の基準クロックの１０パルス
分で１ドットを構成する部分と９パルス分で１ドットを
構成する部分との比率を変化させて、端部になるに従っ
てドット印字タイミングを早め、それにより巨視的に中
央部から端部にわたって印字間隔が均一になるようにし
電気的にｆθ誤差の補正を行うようにしている。

【０００８】しかしこのように１０パルス分で１ドット
を構成する部分と９パルス分で１ドットを構成する部分
との比率を変化させるものでは、１ドットの１／１０の
パルス幅の誤差が生じることになるが、このように単に
比率を変化させるのみでは各ドットライン間で９パルス
と１０パルスが一定周期で並ぶため、各ドットライン間
に各ブロック毎に異なる縦線のモアレが発生するという
問題が生じる。

【０００９】そこで本出願人は、このような縦線のモア
レ発生を防止する技術を開発し、先に出願した。（特願
平４−３１９０１７号）この先願のものは、図１３に示
す光走査装置を開示している。この光走査装置は、偏平
なアーキシャルギャップタイプのスキャナモータ１１上
に配置したプリズムミラー１２で半導体レーザ光を偏向
走査する構成になっている。

【００１０】すなわち、レーザダイオード１３からの半
導体レーザ光をコリメータレンズ１４で収束した後、折
返しミラー１５によりスキャナモータ１１の回転軸近傍
に平行に入射している。この入射レーザ光はスキャナモ
ータ１１により回転するプリズムミラー１２の反射面、
すなわちモータの回転軸に対して４５度傾斜した反射面
に反射して偏向走査される。この偏向走査されたレーザ
光はメニスカスレンズ１６により反射面から距離Ｌ離れ
た位置にある感光ドラム１７上に結像するようになって
いる。感光ドラム１７上での情報の記録範囲は、レーザ
光が中心から左右に角度θ走査する範囲となっている。

【００１１】このような光学系は、小形化、低価格化を
目指したために像面湾曲補正のみ光学的に行ない、ｆθ
誤差の補正は考慮していないため、感光ドラム１７上で
のレーザ光の走査速度は中央部に比べ周辺部に行くに従
って速くなる。

【００１２】そこで、例えば中央から１１０mm離れた位
置で最大画角となるようにクロックを決めると、図１４
に示すように走査位置６５mm付近の走査速度が平均、す
なわち基準走査速度となり、これを基にドット印字のた
めの画素クロックを決めると、中央部では正規ドット位
置より中央部に縮まり、周辺部では徐々に正規位置に近
付き、１１０mmの位置で正規の位置と重なる。

【００１３】そこで、ｆθ誤差をデジタル的に補正する
ため、図１５に示すように、中央から片側に１１０mmの
領域をｂ1 ，ｂ2 ，ｂ3 ，ｂ4 ，ｂ5 の領域に分割し、
一番中央部よりのｂ1 ブロックを４０mm、次のｂ2 ブロ
ックを１８mm、次のｂ3 ブロックを１６mm、次のｂ4 ブ
ロックを１８mm、中央部から一番離れたｂ5 ブロックを
１８mmとし、主走査方向（レーザ光が走査する方向）の
解像度を３００ｄｐｉ、１走査幅を２２０mmとすると、
１走査では２５９８ドットとなるので、ｂ1 ブロックは
４７３ドット、ｂ2 ブロックは２１２ドット、ｂ3 ブロ
ックは１８９ドット、ｂ4 ブロックは２１３ドット、ｂ
5 ブロックは２１２ドットとなる。

【００１４】そして画素クロックの１６倍の基準クロッ
クを使用し、ｂ1 ブロックを基準クロック１６個で１ド
ットを構成するものを１／１８の割合、基準クロック１
５個で１ドットを構成するものを１７／１８の割合と
し、ｂ2 ブロックを基準クロック１５個で１ドットを構
成するものを１／２の割合、基準クロック１４個で１ド
ットを構成するものを１／２の割合とし、ｂ3 ブロック
を基準クロック１４個で１ドットを構成するもののみと
する。また、ｂ4 ブロックを基準クロック１４個で１ド
ットを構成するものを１／３の割合、基準クロック１３
個で１ドットを構成するものを２／３の割合とし、ｂ5
ブロックを基準クロック１３個で１ドットを構成するも
のを１／３の割合、基準クロック１２個で１ドットを構
成するものを２／３の割合とする。すなわち、各画素ク
ロックに対する基準クロックの分周比を決める。

【００１５】このような分周比に設定することによって
ｆθ誤差の補正を行なっている。

【００１６】しかし、単にこのように分周比を設定した
のでは、副走査方向に縦線のモアレが発生する。

【００１７】そこで先願では、図１６の(a) に示すよう
に１走査が２５９８ドットに対して１番地から２５９９
番地という１走査分よりも１ドット多い２５９９ドット
分のｆθ誤差補正のための分周比データを記憶装置に格
納し、アドレスカウンタで記憶装置のアドレス指定を行
なって記憶装置から１走査分の分周比データを走査毎に
範囲パターンを変えて読出すようにしている。すなわ
ち、印字範囲に対して図１６の(a) に示すように１番地
から２５９８番地までの分周比データと図１６の(b) に
示すように２番地から２５９９番地までの分周比データ
を各走査毎に交互に読出している。

【００１８】このようにすることにより、各走査ライン
間でドットの並びが一致することがなくなるので縦線の
モアレ発生を防止できる。

【００１９】

【発明が解決しようとする課題】しかしこのような方法
でｆθ誤差の補正を行なうと、走査中心において奇数ラ
インと偶数ラインとで大きな位置ずれが発生する。例え
ば図１６に示すように２番地から走査中心の１２９９番
地までの分周比に使用する基準クロック数をｘとする
と、１ライン目は１番地から２５９８番地までの分周比
データを使用するので、１番地から走査中心の１２９９
番地までの分周比に使用する基準クロック数は１２＋ｘ
となる。また、２ライン目は２番地から２５９９番地ま
での分周比データを使用するので、２番地から走査中心
の１３００番地までの分周比に使用する基準クロック数
はｘ＋１６となる。

【００２０】すなわち、１ライン目と２ライン目とで走
査中心が４クロック分ずれることになる。これは１画素
の幅を８４．７μｍとすると、（４／１６）×８４．７
μｍで略２１μｍずれることになる。

【００２１】このずれは同一の範囲パターンを繰返し使
用するときのライン間隔が大きくなればなるほど大きく
なり、縦線がギザギザになる。

【００２２】そこで本発明は、電気的にｆθ誤差の補正
を行うものにおいて、縦線のモアレ発生を防止でき、し
かも各ライン間でドットのずれを極力小さくでき、プリ
ンタに適用した場合に印字品質を高めることができる光
走査装置を提供する。

【００２３】

【課題を解決するための手段】請求項１対応の発明は、
記録情報に基づいてオン、オフ制御させるレーザ光を偏
向走査し、結像面にレーザ光を集光してドット単位で情
報を記録する光走査装置において、基準クロックを発生
する基準クロック発生手段と、この基準クロック発生手
段からの基準クロックを分周し、各ドットに対応した画
素クロックを発生する画素クロック発生手段とを設け、
画素クロック発生手段は、レーザ光の１走査中における
走査速度の変化により発生するｆθ誤差を補正するため
の、各画素クロックを発生させる基準クロックの分周比
データを１走査分以上記憶した記憶手段と、この記憶手
段からｎ（ｎ≧２）走査毎に１走査分の分周比データを
同じ範囲で読出すと共にｎ走査間では前記記憶手段から
１走査分の分周比データを異なる範囲パータンで読出す
アドレス指定を行なうアドレス指定手段を備え、憶手段
に記憶した分周比データの最初のｎ個又はｎ−１個を、
情報記録時に使用する分周比データの最大値と最小値の
間の値に設定したものである。

【００２４】請求項２対応の発明は、画素クロック発生
手段は、レーザ光の１走査中における走査速度の変化に
より発生するｆθ誤差を補正するための、各画素クロッ
クを発生させる基準クロックの分周比データを１走査分
記憶した記憶手段と、この記憶手段から分周比データを
各ドット毎に読出すためのアドレス指定を行なうアドレ
ス指定手段を備え、アドレス指定手段は、記憶手段に記
憶した分周比データを複数区間に区切り、その各区間内
において各走査毎に分周比データの読出し順序を、区間
内における分周比の合計が変化しないように変えるアド
レス指定を行なうものである。

【００２５】請求項３対応の発明は、画素クロック発生
手段は、レーザ光の１走査中における走査速度の変化に
より発生するｆθ誤差を補正するための、各画素クロッ
クを発生させる基準クロックの分周比データを１走査分
以上記憶したデータの書替えが可能な記憶手段と、この
記憶手段から各走査毎に１走査分の分周比データを異な
る範囲パータンで読出すアドレス指定を行なうアドレス
指定手段と、記憶手段に記憶した分周比データを書替え
るデータ書替え手段を備え、アドレス指定手段は、記憶
手段から１走査分の分周比データを読出す時、分周比デ
ータを複数区間に区切り、その各区間内において各走査
毎に分周比データの読出し順序を変えるアドレス指定を
行ない、データ書替え手段は、記憶手段から１走査分の
分周比データを読出す時、各区間内において分周比の合
計が各走査毎に一致するように分周比データの一部を書
替えるものである。

【００２６】

【作用】請求項１対応の発明においては、１走査毎に記
憶手段から異なる範囲パータンの分周比データを読出す
と共にｎ走査毎に同じ範囲パータンの分周比データを使
用する。このとき記憶手段に記憶している分周比データ
の最初のｎ個又はｎ−１個が情報記録時に使用する分周
比データの最大値と最小値の間の値になっているので、
各走査ライン間でのドットの位置ずれは小さくなる。

【００２７】請求項２対応の発明においては、記憶手段
に記憶した分周比データを複数区間に区切り、その各区
間内において各走査毎に分周比データの読出し順序を、
区間内における分周比の合計が変化しないように変える
ので、各走査ライン間で各区間のドットの位置ずれは生
じない。従って、ドットの位置ずれは各区間内においい
てのみ生じ、ドットの位置ずれは小さくなる。

【００２８】請求項３対応の発明においては、記憶手段
から１走査分の分周比データを読出す時、分周比データ
を複数区間に区切り、その各区間内において各走査毎に
分周比データの読出し順序を変えるアドレス指定を行な
うとともに、各区間内において分周比の合計が各走査毎
に一致するように分周比データの一部を書替えるので、
各走査ライン間で各区間のドットの位置ずれは生じな
い。従って、ドットの位置ずれは各区間内においいての
み生じ、ドットの位置ずれは小さくなる。

【００２９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００３０】図１に示すようにホストコンピュータ（図
示せず）からのパラレルな画像データをインターフェー
ス２１を介して画像メモリ２２に蓄えるようになってい
る。前記画像メモリ２２は１頁分の画像データを蓄える
と、印字のために画像データをパラレル／シリアル変換
器２３に出力する。

【００３１】前記パラレル／シリアル変換器２３は、入
力する画像データをシリアルデータに変換すると共に、
画素クロック発生回路２４から発生する画素クロックを
取込み、その画素クロックに同期してシリアルな画像デ
ータを各画素毎に光走査装置２５に出力するようになっ
ている。

【００３２】前記光走査装置２５は図１３と同様の構成
になっている。この光走査装置２５では画像データに基
づいてレーザダイオードがオン、オフ動作し、プリズム
ミラーで偏向走査されたレーザ光がメニスカスレンズを
介して感光ドラム上を走査し、一様に帯電した感光ドラ
ム面を露光して画像データを静電潜像として記録するよ
うになっている。

【００３３】感光ドラム上に形成した静電潜像は、電子
写真プロセスに基づいてトナーによる現像、用紙への転
写の過程を経て用紙に記録され、最後に用紙が加圧・加
熱定着されて印字が終了するようになっている。

【００３４】前記画素クロック発生回路２４は、図２に
示すように、例えば１ビットのラインカウンタ２４０、
１２ビットのアドレスカウンタ２４２、発生する画素ク
ロックの１６倍の周波数の基準クロックを発生する基準
クロック発生器２４３、この基準クロック発生器２４３
からの基準クロックを分周するプログラマブルカウンタ
２４４、１走査線分以上、例えば１走査線分のドット
（画素）数よりも１ドット分多い各ドット毎の分周比デ
ータをｆθ誤差を補正するための補正データとして記憶
した補正データＲＯＭ（リード・オンリー・メモリ）２
４５で構成している。

【００３５】前記画素クロック発生回路２４は、走査線
の開始を示す同期信号を取込むと、アドレスカウンタ２
４２がラインカウンタ２４０に格納しているデータをプ
リセット値として取込む。そしてラインカウンタ２４０
は１カウントアップする。

【００３６】前記補正データＲＯＭ２４５は、アドレス
カウンタ２４２によりアドレス指定されて１ドット（画
素）目の分周比データＸ1 をプログラマブルカウンタ２
４４に出力する。

【００３７】前記プログラマブルカウンタ２４４は、分
周比データＸ1 を取込み、基準クロック発生器２４３か
らの基準クロックをカウントする。そしてＸ1 個の基準
クロックをカウントすると、画素クロックを発生する。

【００３８】前記プログラマブルカウンタ２４４からの
画素クロックは、前記パラレル／シリアル変換器２３に
出力されると共に、前記アドレスカウンタ２４２にも送
られる。

【００３９】前記アドレスカウンタ２４２は、画素クロ
ックを取込むと、１つカウントアップし、補正データＲ
ＯＭ２４５に対して次のアドレス指定を行なう。これに
より前記補正データＲＯＭ２４５からは２ドット（画
素）目の分周比データＸ2 が出力されプログラマブルカ
ウンタ２４４に供給されるようになる。

【００４０】前記プログラマブルカウンタ２４４は、分
周比データＸ2 を取込み、基準クロック発生器２４３か
らの基準クロックをカウントする。そしてＸ2 個の基準
クロックをカウントすると、画素クロックを発生する。

【００４１】以上の処理を１走査の終了まで繰り返し行
ない、１走査が終了すると次の走査に対する処理に移行
するようになっている。

【００４２】前記ラインカウンタ２４０は、例えば走査
の１ライン目が「０」、２ライン目が「１」、３ライン
目が「０」、４ライン目が「１」というように奇数ライ
ンでは「０」となり、偶数ラインでは「１」となるよう
にカウントを行なう。

【００４３】前記補正データＲＯＭ２４５に記憶してい
る分周比データの一例について述べると、図３の(a) に
示すように０番地〜２５９８番地に２５９９個の分周比
データを記憶している。

【００４４】１走査における分周比データは、前述した
ように、印字範囲の半分を中央から端に向かってｂ1 〜
ｂ5 の５ブロックに分け、ｂ1 ブロックを４７３ドッ
ト、ｂ2 ブロックを２１２ドット、ｂ3 ブロックを１８
９ドット、ｂ4 ブロックを２１３ドット、ｂ5 ブロック
を２１２ドットとし、ｂ1 ブロックを基準クロック１６
個で１ドットを構成するものを１／１８の割合、基準ク
ロック１５個で１ドットを構成するものを１７／１８の
割合とし、ｂ2 ブロックを基準クロック１５個で１ドッ
トを構成するものを１／２の割合、基準クロック１４個
で１ドットを構成するものを１／２の割合とし、ｂ3 ブ
ロックを基準クロック１４個で１ドットを構成するもの
のみとし、ｂ4 ブロックを基準クロック１４個で１ドッ
トを構成するものを１／３の割合、基準クロック１３個
で１ドットを構成するものを２／３の割合とし、ｂ5 ブ
ロックを基準クロック１３個で１ドットを構成するもの
を１／３の割合、基準クロック１２個で１ドットを構成
するものを２／３の割合としている。

【００４５】そして最初の２個を分周比の最小値である
「１２」と最大値である「１６」の中間である「１４」
に設定している。

【００４６】このような構成の実施例においては、アド
レスの１番地から１２９８番地までの基準クロック数を
ｘとすると、奇数ラインで使用する分周比データの半分
である０番地から１２９８番地までの基準クロック数は
図３の(b) に示すように、１４＋ｘ個となる。また、偶
数ラインで使用する分周比データの半分である１番地か
ら１２９９番地までの基準クロック数は図３の(c) に示
すように、ｘ＋１６個となる。

【００４７】すなわち、奇数ラインと偶数ラインでは中
央部付近で基準クロック２個分のずれが生じる。これは
１画素の幅を８４．７μｍとすると、（２／１６）×８
４．７μｍで略１０．５μｍずれることになる。すなわ
ち、最大１０．５μｍ程度のずれとなる。

【００４８】これは前述した先願の場合のずれに比べて
半分と小さくできる。従って多少のギザギザがあっても
ほとんど問題にはならない。

【００４９】勿論、この実施例では奇数ラインと偶数ラ
インとで分周比の並びを変えているので、各ラインのド
ットの並びが揃うことはなく、縦線のモアレ発生を防止
できる。

【００５０】従って、全体として印字品質を高めること
ができる。

【００５１】また、先頭位置では、奇数ラインでは分周
比が「１４」、また偶数ラインでも分周比が「１４」と
なるので、先頭位置でのドットのずれはない。

【００５２】また、２画素目の場合は、奇数ラインでは
最初の２画素はアドレス０，１でその分周比の合計が１
４＋１４となるのに対し、偶数ラインでは最初の２画素
はアドレス１，２でその分周比の合計が１４＋１２とな
り、基準クロックの２個分のずれが生じる。

【００５３】しかし、このずれも１０．５μｍ程度で小
さく、ずれはほとんど問題にはならない。

【００５４】以上は印字幅が２５９８ドット、すなわち
２２０mmの場合について述べたが、印字幅が左右にｂ1
〜ｂ3 ブロックまでの１７４８ドット、すなわち１４８
mmの場合について述べる。

【００５５】この場合は、実際の印字に使用する分周比
は最小値が「１４」、最大値が「１６」となるので、補
正データＲＯＭ２４５に記憶する分周比データの最初の
２個を図４の(a) に示すように最小値と最大値の中間で
ある「１５」に設定する。

【００５６】アドレスの１番地から１２９８番地までの
基準クロック数をｘとすると、奇数ラインにおける０番
地から１２９８番地までの基準クロック数は図４の(b)
に示すように、１５＋ｘ個となる。また、偶数ラインに
おける１番地から１２９９番地までの基準クロック数は
図４の(c) に示すように、ｘ＋１６個となる。

【００５７】すなわち、奇数ラインと偶数ラインでは中
央部付近で基準クロック１個分のずれが生じる。これは
（１／１６）×８４．７μｍで略５．３μｍずれること
になる。

【００５８】このずれは前記の場合のさらに半分とな
り、ほとんど問題にならなくなる。

【００５９】また、先頭位置について述べると、先頭位
置は奇数ラインでは４２５番地となり、偶数ラインでは
４２６番地となる。従って、先頭位置は、０番地から４
２４番地までの基準クロック数をｘ′とすると、奇数ラ
インでは１５＋ｘ′となり、また偶数ラインではｘ′＋
１４となる。

【００６０】すなわち、書き出し位置でのずれは，（１
／１４）×８４．７μｍで略６．１μｍずれることにな
る。このずれも小さくほとんど問題にならなくなる。

【００６１】なお、この実施例では分周比の範囲として
最小クロック数が「１２」で最大クロック数が「１６」
の場合について述べたが、この分周比は適宜設定するこ
とができ、例えば最小クロック数を「１１」、最大クロ
ック数を「１６」に設定することもできる。そしてこの
ように分周比を設定したときには１ライン２５９８ドッ
トを印字するときには最初の２個の分周比を「１３」に
設定すればよい。

【００６２】また、前記実施例では最初の２個の分周比
を最大値と最小値の中間の値に設定したが必ずしもこれ
に限定するものではなく、最初の１個のみの分周比を最
大値と最小値の中間の値に設定してもよい。

【００６３】なお、前記実施例では同じ範囲の分周比デ
ータを２走査毎に繰返して使用する場合について述べた
が必ずしもこれに限定するものではなく、３走査毎ある
いはそれ以上の走査毎に同じ範囲の分周比データを繰返
して使用するようにしてもよい。この場合、補正データ
ＲＯＭ２４５に記憶する分周比データは１走査のドット
数よりも２ドット以上多くする必要がある。そして、例
えば同じ範囲の分周比データを繰返し使用する周期を３
走査毎にした場合に、最初の３個又は２個を、使用する
分周比の最大値と最小値の中間の値に設定すればよい。

【００６４】一般に、同じ範囲の分周比データを繰返し
使用する周期をｎ走査毎にした場合に、最初のｎ個又は
ｎ−１個を、使用する分周比の最大値と最小値の中間の
値に設定すればよい。

【００６５】次に本発明の他の実施例を図面を参照して
説明する。なお、前記実施例と同一の部分には同一の符
号を付して詳細な説明は省略する。

【００６６】図５に示すものは、画素クロック発生回路
２４を構成するアドレスカウンタとして、２ビットの副
アドレスカウンタ２４６と１２ビットの主アドレスカウ
ンタ２４７を使用し、また２ビットのラインカウンタ２
４１を使用し、さらに補正データＲＯＭ２４８は図６の
(a) に示すように０番地から１走査分の各ドット毎の分
周比データを記憶している。

【００６７】画素クロック発生回路２４は、走査線の開
始を示す同期信号を取込むと、副アドレスカウンタ２４
６がラインカウンタ２４１に格納しているデータをプリ
セット値として取込む。このとき主アドレスカウンタ２
４７はリセットされ、また、ラインカウンタ２４１は１
カウントアップする。

【００６８】次に前記副アドレスカウンタ２４６の２ビ
ットと主アドレスカウンタ２４７の上位１０ビットの１
２ビットで前記補正データＲＯＭ２４８のアドレスを指
定する。すなわち、主アドレスカウンタ２４７の下位２
ビットは使用せず、代わりに副アドレスカウンタ２４６
の２ビットを使用する。

【００６９】この実施例では、ラインカウンタ２４１の
値が例えば「０」であるとすると、同期信号により副ア
ドレスカウンタ２４６はこの値を読込む。主アドレスカ
ウンタ２４７はこのときリセットされるので、補正デー
タＲＯＭ２４８のアドレスは「０」となる。

【００７０】そして最初は０番地が指定され補正データ
ＲＯＭ２４８からは分周比データ「１２」が呼出されて
プログラマブルカウンタ２４４に供給される。これによ
りプログラマブルカウンタ２４４は基準クロックを１２
個カウントするタイミングで画素クロックを発生する。
そしてこの画素クロックで副アドレスカウンタ２４６及
び主アドレスカウンタ２４７はカウントアップする。

【００７１】このとき主アドレスカウンタ２４７の値は
「１」なので、この時点では主アドレスカウンタ２４７
の出力端子Ｑ2 〜Ｑ11からの出力は０のままであり、副
アドレスカウンタ２４６の値は「１」なので、アドレス
は「１」となる。

【００７２】こうして今度は補正データＲＯＭ２４８の
１番地が指定され、補正データＲＯＭ２４８からは分周
比データ「１２」が呼出されてプログラマブルカウンタ
２４４に供給される。これによりプログラマブルカウン
タ２４４は基準クロックを１２個カウントするタイミン
グで画素クロックを発生する。そしてこの画素クロック
で副アドレスカウンタ２４６及び主アドレスカウンタ２
４７はカウントアップする。

【００７３】以降、画素クロックが発生する毎に補正デ
ータＲＯＭ２４８を指定するアドレスが１つずつ増加す
る。そして４回目の画素クロックで副アドレスカウンタ
２４６の値は０に戻る。このとき副アドレスカウンタ２
４６は主アドレスカウンタ２４７に対して何の影響も与
えないが、主アドレスカウンタ２４７の値が「４」にな
って出力端子Ｑ2 〜Ｑ11から始めてアドレス値「４」を
出力するので、主アドレスカウンタ２４７は、あたかも
副アドレスカウンタ２４６から桁上がり（キャリー）信
号が入ったかのように動作しつつＲＯＭアドレスのカウ
ントを続ける。そして最初の１ライン目の走査が終了す
ると２ライン目の走査が開始されるが、今度はラインカ
ウンタ２４１の値が「１」になっているので、同期信号
が入力すると副アドレスカウンタ２４６はその値「１」
を読込む。

【００７４】こうして２ライン目のアドレス指定は１番
地から始まることになる。そして２ライン目も１ライン
目と同様にプログラマブルカウンタ２４４から画素クロ
ックが発生する毎に副アドレスカウンタ２４６及び主ア
ドレスカウンタ２４７はカウントアップする。そして今
度は３回目の画素クロックで副アドレスカウンタ２４６
の値は０に戻る。

【００７５】このとき主アドレスカウンタ２４７の値は
「３」なので、補正データＲＯＭ２４８を指定するアド
レスは「０」に変化する。すなわち、この時点では主ア
ドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11からの出力
は０のままであり、副アドレスカウンタ２４６の値も０
であるので、アドレスは「０」となる。

【００７６】そして４回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「１」に、また主
アドレスカウンタ２４７の値は「４」となる。従って、
補正データＲＯＭ２４８を指定するアドレスは「５」と
なる。

【００７７】こうして２ライン目においては補正データ
ＲＯＭ２４８を指定するアドレスは図６の(b) に示すよ
うに「１，２，３，０，５，６，７，４，９，１０，１
１，８，…」のように変化する。

【００７８】こうして２ライン目においては、４画素を
１区間として、各区間内において１ライン目で最初に指
定されたアドレスが４番地となり、２番地〜４番地に指
定されたアドレスが１つずつ繰り上る。

【００７９】そして２ライン目の走査が終了すると３ラ
イン目の走査が開始されるが、今度はラインカウンタ２
４１の値が「２」になっているので、同期信号が入力す
ると副アドレスカウンタ２４６はその値「２」を読込
む。

【００８０】こうして３ライン目のアドレス指定は２番
地から始まることになる。そして３ライン目も前のライ
ンと同様にプログラマブルカウンタ２４４から画素クロ
ックが発生する毎に副アドレスカウンタ２４６及び主ア
ドレスカウンタ２４７はカウントアップする。そして今
度は２回目の画素クロックで副アドレスカウンタ２４６
の値は０に戻る。

【００８１】このとき主アドレスカウンタ２４７の値は
「２」なので、補正データＲＯＭ２４８を指定するアド
レスは「０」に変化する。すなわち、この時点では主ア
ドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11からの出力
は０のままであり、副アドレスカウンタ２４６の値も０
であるので、アドレスは「０」となる。

【００８２】続いて３回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「１」に、また主
アドレスカウンタ２４７の値は「３」となる。この時点
でも主アドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11か
らの出力は０のままとなる。従って補正データＲＯＭ２
４８を指定するアドレスは「１」となる。

【００８３】続いて４回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「２」に、また主
アドレスカウンタ２４７の値は「４」となる。

【００８４】従って、今度は補正データＲＯＭ２４８を
指定するアドレスは「６」となる。こうして３ライン目
においては補正データＲＯＭ２４８を指定するアドレス
は図６の(c) に示すように「２，３，０，１，６，７，
４，５，１０，１１，８，９，…」のように変化する。

【００８５】こうして３ライン目においては、４画素を
１区間として、各区間内において１ライン目で最初に指
定されたアドレスが３番地となり、２ライン目で最初に
指定されたアドレスが４番地となり、その他のアドレス
が１つずつ繰り上る。

【００８６】そして３ライン目の走査が終了すると４ラ
イン目の走査が開始されるが、今度はラインカウンタ２
４１の値が「３」になっているので、同期信号が入力す
ると副アドレスカウンタ２４６はその値「３」を読込
む。

【００８７】こうして４ライン目のアドレス指定は３番
地から始まることになる。そして４ライン目も前のライ
ンと同様にプログラマブルカウンタ２４４から画素クロ
ックが発生する毎に副アドレスカウンタ２４６及び主ア
ドレスカウンタ２４７はカウントアップする。そして今
度は１回目の画素クロックで副アドレスカウンタ２４６
の値は０に戻る。

【００８８】このとき主アドレスカウンタ２４７の値は
「１」なので、補正データＲＯＭ２４８を指定するアド
レスは「０」に変化する。すなわち、この時点では主ア
ドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11からの出力
は０のままであり、副アドレスカウンタ２４６の値も０
であるので、アドレスは「０」となる。

【００８９】続いて２回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「１」に、また主
アドレスカウンタ２４７の値は「２」となる。この時点
でも主アドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11か
らの出力は０のままとなる。従って補正データＲＯＭ２
４８を指定するアドレスは「１」となる。

【００９０】続いて３回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「２」に、また主
アドレスカウンタ２４７の値は「３」となる。この時点
でも主アドレスカウンタ２４７の出力端子Ｑ2 〜Ｑ11か
らの出力は０のままとなる。従って補正データＲＯＭ２
４８を指定するアドレスは「２」となる。

【００９１】続いて４回目の画素クロックが入力する
と、副アドレスカウンタ２４６の値は「３」に、また主
アドレスカウンタ２４７の値は「４」となる。

【００９２】従って、今度は補正データＲＯＭ２４８を
指定するアドレスは「７」となる。こうして４ライン目
においては補正データＲＯＭ２４８を指定するアドレス
は図６の(d) に示すように「３，０，１，２，７，４，
５，６，１１，８，９，１０，…」のように変化する。

【００９３】こうして４ライン目においては、４画素を
１区間として、各区間内において１ライン目で最初に指
定されたアドレスが２番地となり、２ライン目で最初に
指定されたアドレスが３番地となり、３ライン目で最初
に指定されたアドレスが４番地となり、１番地に指定さ
れるアドレスは「３」となる。

【００９４】そして４ライン目の走査が終了すると５ラ
イン目の走査が開始されるが、このときラインカウンタ
２４１の値が「０」に戻るので、１ライン目と同様のア
ドレス指定が行なわれることになる。

【００９５】このように４ライン毎の周期で補正データ
ＲＯＭ２４８のアドレス指定パターンが変化するので、
縦線のモアレ発生を防止できる。

【００９６】また、４ライン毎の周期で各４画素区間内
でアドレスの順序が変化しているので、各区間の基準ク
ロックの総数は各ライン間では変化しない。

【００９７】従って、区間内ではドットのずれが生じて
も最大１クロック程度であり、各ライン間でドットずれ
が生じることはほとんどない。

【００９８】従ってこの実施例も前記実施例と同様の効
果が得られる。

【００９９】図７に示すものは、画素クロック発生回路
２４を構成するアドレスカウンタとして、１２ビットの
アドレスカウンタ２４９を使用し、このアドレスカウン
タ２４９の出力Ｑ0 〜Ｑ11により補正データＲＯＭ２５
０のアドレスＡ0 〜Ａ11を指定し、ラインカウンタ２４
１の出力により前記補正データＲＯＭ２５０のアドレス
Ａ12，Ａ13を指定するようになっている。

【０１００】前記補正データＲＯＭ２５０は、図８の
(a) 〜(d) に示すように、分周比配列を各４画素区間内
で異ならせた４つのパターンのそれぞれ１走査分の分周
比データを記憶している。この各分周比データは４つの
バンクにそれぞれ別れて記憶され、各バンクの開始アド
レスは００００Ｈ，１０００Ｈ，２０００Ｈ，３０００
Ｈとなっている。そこで前記ラインカウンタ２４１をバ
ンク切替え用のカウンタとして使用する。

【０１０１】この実施例では走査線の開始を示す同期信
号を入力すると、アドレスカウンタ２４９はリセットす
る。また、ラインカウンタ２４１は１だけカウントアッ
プする。

【０１０２】ラインカウンタ２４１により補正データＲ
ＯＭ２５０内のあるバンクが指定される。そしてアドレ
スカウンタ２４９の値「０」により指定されたバンクの
０番地目が指定され、１画素目の分周比データがプログ
ラマブルカウンタ２４４に供給される。例えばラインカ
ウンタ２４１の値が「０」であれば、図８の(a) に示す
分周データを記憶したバンクが指定され１画素目の分周
比データ「１２」が読み出されてプログラマブルカウン
タ２４４に供給される。

【０１０３】プログラムカウンタ２４４は、分周比デー
タ「１２」を取込むと基準クロック発生器２４３からの
基準クロックをカウントし、基準クロックを１２個カウ
ントすると、１画素目の画素クロックを発生する。

【０１０４】この画素クロックによりアドレスカウンタ
２４９は１つカウントアップする。これにより今度は２
画素目の分周比データ「１２」が読み出されてプログラ
マブルカウンタ２４４に供給される。

【０１０５】以降同様に動作が行なわれ、３画素目以降
は図８の(a) に示すように「１３，１２，１３，１３，
１４，１３，１４，１４，１５，１４，…」という分周
データが各画素毎に順次読み出されてプログラマブルカ
ウンタ２４４に供給される。そして最初の１ライン目の
走査が終了すると２ライン目の走査が行なわれるが、同
期信号によりラインカウンタ２４１のカウント値が１つ
カウントアップして「１」となるので、今度は図８の
(b) に示す分周データを記憶したバンクが指定される。

【０１０６】しかして、２ライン目では画素クロックに
よりアドレスカウンタ２４９が１つずつカウントアップ
し、「１２，１３，１２，１２，１３，１４，１３，１
３，１４，１５，１４，１４，…」という分周比データ
が各画素毎に順次読み出されてプログラマブルカウンタ
２４４に供給される。

【０１０７】そして２ライン目の走査が終了すると３ラ
イン目の走査が行なわれるが、同期信号によりラインカ
ウンタ２４１のカウント値が１つカウントアップして
「２」となるので、今度は図８の(c) に示す分周比デー
タを記憶したバンクが指定される。

【０１０８】しかして、３ライン目では画素クロックに
よりアドレスカウンタ２４９が１つずつカウントアップ
し、「１３，１２，１２，１２，１４，１３，１３，１
３，１５，１４，１４，１４，…」という分周比データ
が各画素毎に順次読み出されてプログラマブルカウンタ
２４４に供給される。

【０１０９】そして３ライン目の走査が終了すると４ラ
イン目の走査が行なわれるが、同期信号によりラインカ
ウンタ２４１のカウント値が１つカウントアップして
「３」となるので、今度は図８の(d) に示す分周比デー
タを記憶したバンクが指定される。

【０１１０】しかして、４ライン目では画素クロックに
よりアドレスカウンタ２４９が１つずつカウントアップ
し、「１２，１２，１２，１３，１３，１３，１３，１
４，１４，１４，１４，１５，…」という分周比データ
が各画素毎に順次読み出されてプログラマブルカウンタ
２４４に供給される。

【０１１１】そして４ライン目の走査が終了すると５ラ
イン目の走査が行なわれるが、同期信号によりラインカ
ウンタ２４１のカウント値は最初の「０」に戻る。これ
により再び図８の(a) に示す分周比データを記憶したバ
ンクが指定される。

【０１１２】従って、この実施例においても４ライン毎
の周期で補正データＲＯＭ２５０から読み出される分周
比データのパターンが変化するので、縦線のモアレ発生
を防止できる。

【０１１３】また、補正データＲＯＭ２５０の各バンク
に記憶した１走査分の分周比データは、４画素を１区画
として、その各区間内での基準クロックの総数は各ライ
ン間では変化しない。すなわち、図８の(a) に示す分周
比データの最初の４画素の基準クロックの総数は（１２
＋１２＋１３＋１２）＝４９となり、図８の(b) に示す
分周比データの最初の４画素の基準クロックの総数は
（１２＋１３＋１２＋１２）＝４９となり、図８の(c)
に示す分周比データの最初の４画素の基準クロックの総
数は（１３＋１２＋１２＋１２）＝４９となり、図８の
(d) に示す分周比データの最初の４画素の基準クロック
の総数は（１２＋１２＋１２＋１３）＝４９となり、い
ずれも一致する。

【０１１４】従って、区間内ではドットのずれが生じて
も最大１クロック程度であり、各ライン間でドットずれ
が生じることはほとんどない。

【０１１５】従って、この実施例も前記実施例と同様の
効果が得られる。

【０１１６】図９に示すものは、画素クロック発生回路
２４に補正データＲＯＭに代えてデータの書替えが可能
な補正データＲＡＭ（ランダム・アクセス・メモリ）２
５１を使用し、かつこの補正データＲＡＭ２５１のデー
タ書替えを行なうＣＰＵ（中央処理装置）２５２を設け
ている。

【０１１７】また、アドレスカウンタ２４９から前記補
正データＲＡＭ２５１へのアドレスバスライン２５３と
前記ＣＰＵ２５２から前記補正データＲＡＭ２５１への
アドレスバスライン２５４を切替える第１のバス切替器
２５５及び前記補正データＲＡＭ２５１からプログラマ
ブルカウンタ２４４へのデータバスライン２５６と前記
ＣＰＵ２５２から前記補正データＲＡＭ２５１へのデー
タバスライン２５７を切替える第２のバス切替器２５８
を設けている。そして前記各バス切替器２５５，２５８
の切替えを前記ＣＰＵ２５２が行なうようになってい
る。

【０１１８】また、ラインカウンタとして２ビットでは
あるが、カウント値が０，１，２とカウントアップした
後、１，０とカウントダウンするラインカウンタ２５９
を使用している。

【０１１９】この実施例では、印字開始前にＣＰＵ２５
２は、各バス切替器２５５，２５８をＣＰＵ２５２が補
正データＲＡＭ２５１をアクセスできるように切替え
る。

【０１２０】この状態でＣＰＵ２５２は１走査分よりも
２ドット分だけ多い分周比データをアドレス指定を行な
って補正データＲＡＭ２５１に転送する。

【０１２１】その後ＣＰＵ２５２は、アドレスカウンタ
２４９が補正データＲＡＭ２５１のアドレス指定を行な
い、補正データＲＡＭ２５１から読み出される分周比デ
ータがプログラマブルカウンタ２４４に供給できるよう
に各バス切替器２５５，２５８を切替え、ＣＰＵ２５２
を補正データＲＡＭ２５１から切り離す。

【０１２２】この状態で印字が開始されると、走査線の
開始を示す同期信号の入力により、アドレスカウンタ２
４９は下位２ビットにラインカウンタ２５９の値をロー
ドする。それ以外のビットはリセットする。ラインカウ
ンタ２５９はカウント値を出力すると１だけカウントア
ップする。

【０１２３】補正データＲＡＭ２５１からは１画素目の
分周比としてアドレスで示された番地の内容Ｘ1 が分周
比データとしてプログラマブルカウンタ２４４に出力さ
れる。

【０１２４】プログラマブルカウンタ２４４はこの値を
読み込んで基準クロック発生器２４３からの基準クロッ
クをカウントする。そしてＸ1 個の基準クロックをカウ
ントすると、画素クロックを発生する。

【０１２５】この画素クロックはパラレル／シリアル変
換器２３及びアドレスカウンタ２４９に供給される。

【０１２６】アドレスカウンタ２４９は画素クロックに
より１つカウントアップする。これにより次のアドレス
が指定され、補正データＲＡＭ２５１からは２画素目の
分周比としてアドレスで示された番地の内容Ｘ2 が分周
比データとしてプログラマブルカウンタ２４４に出力さ
れる。

【０１２７】プログラマブルカウンタ２４４はこの値を
読み込んで基準クロック発生器２４３からの基準クロッ
クをカウントする。そしてＸ2 個の基準クロックをカウ
ントすると、画素クロックを発生する。

【０１２８】以降同様の処理が繰り返され、１ライン目
の各ドット毎の分周比データがプログラマブルカウンタ
２４４に出力され、画素クロックの発生が繰り返し行な
われることになる。

【０１２９】そして１走査が終了するとブランク信号が
ＣＰＵ２５２に入力し、これによりＣＰＵ２５２は１走
査が終了したことを知り、次の走査が開始されるまでの
間に各バス切替器２５５，２５８を切替えて補正データ
ＲＡＭ２５１に記憶している分周比データの書替えを行
なう。

【０１３０】例えば印字開始前に、ＣＰＵ２５２により
補正データＲＡＭ２５１に対して図１０の(a) に示す分
周比データを書き込んだとすると、最初ラインカウンタ
２４１の値が「０」であれば、１ライン目の分周比は０
番地から順に読み出される。すなわち、「１２，１２，
１３，１２，１３，１３，１４，１３，１４，１４，１
５，１４，…」の順に読み出されてプログラマブルカウ
ンタ２４４に出力される。

【０１３１】１ライン目が終了すると、ＣＰＵ２５２は
各バス切替器２５５，２５８を切替えて４番地の分周比
データ「１３」、８番地の分周比データ「１４」、…を
それぞれ０番地の分周比データ「１２」、４番地の分周
比データ「１３」、…に書替える。

【０１３２】そして２ライン目の走査が開始されると、
ラインカウンタ２５９の値が「１」になっているので、
１画素目は１番地からスタートすることになる。

【０１３３】従って、２ライン目に補正データＲＡＭ２
５１から読み出される分周比データは、図１０の(b) に
示すように、「１２，１３，１２，１２，１３，１４，
１３，１３，１４，１５，１４，１４，…」の順にな
る。

【０１３４】２ライン目が終了すると、ＣＰＵ２５２は
各バス切替器２５５，２５８を切替えて５番地の分周比
データ「１３」、９番地の分周比データ「１４」、…を
それぞれ１番地の分周比データ「１２」、５番地の分周
比データ「１３」、…に書替える。

【０１３５】そして３ライン目の走査が開始されると、
ラインカウンタ２５９の値が「２」になっているので、
１画素目は２番地からスタートすることになる。

【０１３６】従って、３ライン目に補正データＲＡＭ２
５１から読み出される分周比データは、図１０の(c) に
示すように、「１３，１２，１２，１２，１４，１３，
１３，１３，１５，１４，１４，１４，…」の順にな
る。

【０１３７】３ライン目が終了すると、ＣＰＵ２５２は
各バス切替器２５５，２５８を切替えて１番地の分周比
データ「１２」、５番地の分周比データ「１２」、…を
それぞれ５番地の分周比データ「１２」、９番地の分周
比データ「１３」、…に書替える。

【０１３８】そして４ライン目の走査が開始されると、
ラインカウンタ２５９の値が「１」になっているので、
１画素目は１番地からスタートすることになる。

【０１３９】従って、４ライン目に補正データＲＡＭ２
５１から読み出される分周比データは、図１０の(d) に
示すように、「１２，１３，１２，１２，１３，１４，
１３，１３，１４，１５，１４，１４，…」の順にな
る。

【０１４０】４ライン目が終了すると、ＣＰＵ２５２は
各バス切替器２５５，２５８を切替えて０番地の分周比
データ「１２」、４番地の分周比データ「１２」、…を
それぞれ４番地の分周比データ「１２」、８番地の分周
比データ「１３」、…に書替える。

【０１４１】そして５ライン目の走査が開始されると、
ラインカウンタ２５９の値が「０」になっているので、
１画素目は０番地からスタートすることになる。

【０１４２】従って、５ライン目に補正データＲＡＭ２
５１から読み出される分周比データは、図１０の(e) に
示すように、「１２，１２，１３，１２，１３，１３，
１４，１３，１４，１４，１５，１４，…」の順にな
る。

【０１４３】従って、この実施例においても上下のライ
ン間では分周比データのパターンが変化するので、縦線
のモアレ発生を防止できる。

【０１４４】また、印字するときの分周比データは、４
画素を１区画として、その各区間内での基準クロックの
総数は各ライン間では変化しないようにＣＰＵ２５２が
各区間内の分周比データを書替えているので、区間内で
はドットのずれが生じても最大１クロック程度であり、
各ライン間でドットずれが生じることはほとんどない。
なお、前記各実施例では基準クロックの総数を変えな
い区間を４画素区間としたが必ずしもこれに限定するも
のでないのは勿論である。

【０１４５】

【発明の効果】以上、本発明によれば、電気的にｆθ誤
差の補正を行うものにおいて、縦線のモアレ発生を防止
でき、しかも各ライン間のドットのずれを極力小さくで
き、印刷に適用した場合に印刷品質を高めることができ
る光走査装置を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】同実施例の画素クロック発生回路の構成を示す
ブロック図。

【図３】同実施例の補正データＲＯＭに記憶した分周比
データ及びライン間のアドレス変化と分周比との関係を
示す図。

【図４】同実施例の補正データＲＯＭに記憶した分周比
データ及びライン間のアドレス変化と分周比との関係を
示す図。

【図５】本発明の他の実施例における画素クロック発生
回路の構成を示すブロック図。

【図６】同実施例の補正データＲＯＭに記憶した分周比
データ及びライン間のアドレス変化と分周比との関係を
示す図。

【図７】本発明の他の実施例における画素クロック発生
回路の構成を示すブロック図。

【図８】同実施例の補正データＲＯＭに記憶した分周比
データを示す図。

【図９】本発明の他の実施例における画素クロック発生
回路の構成を示すブロック図。

【図１０】同実施例の補正データＲＡＭに記憶する分周
比データとその書替えを説明するための図。

【図１１】従来例を示す斜視図。

【図１２】同従来例における走査位置に対するレーザ制
御信号の周期を示す図。

【図１３】光走査装置の構成を示す図。

【図１４】光走査のときの走査スピードの変化と最大位
置誤差との関係を示す図。

【図１５】走査位置と分割ブロック及び最大位置誤差の
関係を示す図。

【図１６】先願の分周比変更処理を説明するための図。

【符号の説明】

２４…画素クロック発生回路 ２５…光走査装置 ２４１…ラインカウンタ ２４２…アドレスカウンタ ２４３…基準クロック発生器 ２４４…プログラマブルカウンタ ２４５…補正データＲＯＭ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/113

Claims (3)

【特許請求の範囲】
1. 【請求項１】 記録情報に基づいてオン、オフ制御させ
   るレーザ光を偏向走査し、結像面にレーザ光を集光して
   ドット単位で情報を記録する光走査装置において、基準
   クロックを発生する基準クロック発生手段と、この基準
   クロック発生手段からの基準クロックを分周し、各ドッ
   トに対応した画素クロックを発生する画素クロック発生
   手段とを設け、 前記画素クロック発生手段は、レーザ光の１走査中にお
   ける走査速度の変化により発生するｆθ誤差を補正する
   ための、各画素クロックを発生させる基準クロックの分
   周比データを１走査分以上記憶した記憶手段と、この記
   憶手段からｎ（ｎ≧２）走査毎に１走査分の分周比デー
   タを同じ範囲で読出すと共にｎ走査間では前記記憶手段
   から１走査分の分周比データを異なる範囲パータンで読
   出すアドレス指定を行なうアドレス指定手段を備え、前
   記記憶手段に記憶した分周比データの最初のｎ個又はｎ
   −１個を、情報記録時に使用する分周比データの最大値
   と最小値の間の値に設定したことを特徴とする光走査装
   置。
2. 【請求項２】 記録情報に基づいてオン、オフ制御させ
   るレーザ光を偏向走査し、結像面にレーザ光を集光して
   ドット単位で情報を記録する光走査装置において、基準
   クロックを発生する基準クロック発生手段と、この基準
   クロック発生手段からの基準クロックを分周し、各ドッ
   トに対応した画素クロックを発生する画素クロック発生
   手段とを設け、 前記画素クロック発生手段は、レーザ光の１走査中にお
   ける走査速度の変化により発生するｆθ誤差を補正する
   ための、各画素クロックを発生させる基準クロックの分
   周比データを１走査分記憶した記憶手段と、この記憶手
   段から分周比データを各ドット毎に読出すためのアドレ
   ス指定を行なうアドレス指定手段を備え、前記アドレス
   指定手段は、前記記憶手段に記憶した分周比データを複
   数区間に区切り、その各区間内において各走査毎に分周
   比データの読出し順序を、区間内における分周比の合計
   が変化しないように変えるアドレス指定を行なうことを
   特徴とする光走査装置。
3. 【請求項３】 記録情報に基づいてオン、オフ制御させ
   るレーザ光を偏向走査し、結像面にレーザ光を集光して
   ドット単位で情報を記録する光走査装置において、基準
   クロックを発生する基準クロック発生手段と、この基準
   クロック発生手段からの基準クロックを分周し、各ドッ
   トに対応した画素クロックを発生する画素クロック発生
   手段とを設け、 前記画素クロック発生手段は、レーザ光の１走査中にお
   ける走査速度の変化により発生するｆθ誤差を補正する
   ための、各画素クロックを発生させる基準クロックの分
   周比データを１走査分以上記憶したデータの書替えが可
   能な記憶手段と、この記憶手段から各走査毎に１走査分
   の分周比データを異なる範囲パータンで読出すアドレス
   指定を行なうアドレス指定手段と、前記記憶手段に記憶
   した分周比データを書替えるデータ書替え手段を備え、
   前記アドレス指定手段は、前記記憶手段から１走査分の
   分周比データを読出す時、分周比データを複数区間に区
   切り、その各区間内において各走査毎に分周比データの
   読出し順序を変えるアドレス指定を行ない、前記データ
   書替え手段は、前記記憶手段から１走査分の分周比デー
   タを読出す時、各区間内において分周比の合計が各走査
   毎に一致するように分周比データの一部を書替えること
   を特徴とする光走査装置。