JPH08101357A - 光走査装置 - Google Patents
光走査装置Info
- Publication number
- JPH08101357A JPH08101357A JP6235637A JP23563794A JPH08101357A JP H08101357 A JPH08101357 A JP H08101357A JP 6235637 A JP6235637 A JP 6235637A JP 23563794 A JP23563794 A JP 23563794A JP H08101357 A JPH08101357 A JP H08101357A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- level
- pixel
- scanning
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】fθ誤差の電気的補正を行うものにおいて、補
正精度を向上する。 【構成】レベルが漸次増加し続ける基準信号を発生する
基準信号発生器31と、fθ誤差を補正するために、1
走査における各画素の駆動パルス幅を決定するための補
正データを記憶した記憶装置32と、この記憶装置から
読出した補正データをアナログ信号に変換するD/A変
換器34と、基準信号のレベルとアナログ信号のレベル
を比較する比較器35と、1走査毎に基準信号発生器を
初期化する書き出し位置検出信号Sとを設け、基準信号
のレベルがアナログ信号のレベルより大きくなるタイミ
ングで比較器から基準画素クロックVclk が発生し、レ
ーザドライバ36はレーザダイオード37を基準画素ク
ロックのタイミングで画像データに基づいてオン、オフ
制御する。
正精度を向上する。 【構成】レベルが漸次増加し続ける基準信号を発生する
基準信号発生器31と、fθ誤差を補正するために、1
走査における各画素の駆動パルス幅を決定するための補
正データを記憶した記憶装置32と、この記憶装置から
読出した補正データをアナログ信号に変換するD/A変
換器34と、基準信号のレベルとアナログ信号のレベル
を比較する比較器35と、1走査毎に基準信号発生器を
初期化する書き出し位置検出信号Sとを設け、基準信号
のレベルがアナログ信号のレベルより大きくなるタイミ
ングで比較器から基準画素クロックVclk が発生し、レ
ーザドライバ36はレーザダイオード37を基準画素ク
ロックのタイミングで画像データに基づいてオン、オフ
制御する。
Description
【0001】
【産業上の利用分野】本発明は、レーザプリンタ、レー
ザファクシミリ、デジタル複写機等に使用する光走査装
置に関する。
ザファクシミリ、デジタル複写機等に使用する光走査装
置に関する。
【0002】
【従来の技術】例えばレーザプリンタに使用する光走査
装置は感光体を露光して静電潜像を形成するためにレー
ザ光を偏向走査して感光面に照射するようになっている
が、このような光走査装置では主走査・副走査像面湾
曲、走査線湾曲、fθ補正、面倒れ等の各光学収差の補
正を純光学的に行うことが一般的で、複数枚のfθレン
ズと面倒れ補正シリンダー状レンズを組合わせる構造が
知られている。また光学系を簡単にするため、fθレン
ズの1面をトーニック面にして面倒れ補正までfθレン
ズで行うものも知られている。
装置は感光体を露光して静電潜像を形成するためにレー
ザ光を偏向走査して感光面に照射するようになっている
が、このような光走査装置では主走査・副走査像面湾
曲、走査線湾曲、fθ補正、面倒れ等の各光学収差の補
正を純光学的に行うことが一般的で、複数枚のfθレン
ズと面倒れ補正シリンダー状レンズを組合わせる構造が
知られている。また光学系を簡単にするため、fθレン
ズの1面をトーニック面にして面倒れ補正までfθレン
ズで行うものも知られている。
【0003】しかし、fθレンズは大きく、またコスト
も高く、このためfθレンズを使用せず楕円形ポリゴン
ミラーと両面非球面補正レンズの組合わせで光学収差補
正を行うものも知られている。
も高く、このためfθレンズを使用せず楕円形ポリゴン
ミラーと両面非球面補正レンズの組合わせで光学収差補
正を行うものも知られている。
【0004】また、光学収差のうち、fθ誤差(レーザ
光を一定角速度で走査した場合に走査面上でのレーザ光
の走査速度が走査位置によって変化するため、画素の間
隔が一定にならないという誤差)については電気的補正
により行い、その他の収差を光学的に補正するものも知
られている。
光を一定角速度で走査した場合に走査面上でのレーザ光
の走査速度が走査位置によって変化するため、画素の間
隔が一定にならないという誤差)については電気的補正
により行い、その他の収差を光学的に補正するものも知
られている。
【0005】例えば特開平2−131212号公報のも
のは、図17に示すように、半導体レーザ1からの発散
レーザ光をコリメータレンズ2で収束又は平行光束に修
正し、その修正したレーザ光をシリンドリカルレンズ3
を介してポリゴンミラー4に照射して偏向走査し、その
偏向光をトロイダルレンズ5を介して折り返しミラー
6,7で反射させて感光ドラム8上に集光させている。
のは、図17に示すように、半導体レーザ1からの発散
レーザ光をコリメータレンズ2で収束又は平行光束に修
正し、その修正したレーザ光をシリンドリカルレンズ3
を介してポリゴンミラー4に照射して偏向走査し、その
偏向光をトロイダルレンズ5を介して折り返しミラー
6,7で反射させて感光ドラム8上に集光させている。
【0006】そして、主走査ライン9上を走査する場合
に、この主走査ライン9において中心部から端部にわた
って走査速度に差が生じるため、すなわち中央部に比べ
て端部の走査速度が大きくなるため、等時的なタイミン
グで露光したのでは画素ピッチにばらつきが生じる。
に、この主走査ライン9において中心部から端部にわた
って走査速度に差が生じるため、すなわち中央部に比べ
て端部の走査速度が大きくなるため、等時的なタイミン
グで露光したのでは画素ピッチにばらつきが生じる。
【0007】そこで主走査ライン9の全領域を中央で二
分し、それぞれの領域を図18に示すようにa〜gの7
ブロックに分割し、各ブロックa〜gにおいて印字クロ
ックの10倍の基準クロックの10パルス分で1画素を
構成する部分と9パルス分で1画素を構成する部分との
比率を変化させて、端部になるに従って画素印字タイミ
ングを早め、それにより巨視的に中央部から端部にわた
って印字間隔が均一になるようにし電気的にfθ誤差の
補正を行うようにしている。
分し、それぞれの領域を図18に示すようにa〜gの7
ブロックに分割し、各ブロックa〜gにおいて印字クロ
ックの10倍の基準クロックの10パルス分で1画素を
構成する部分と9パルス分で1画素を構成する部分との
比率を変化させて、端部になるに従って画素印字タイミ
ングを早め、それにより巨視的に中央部から端部にわた
って印字間隔が均一になるようにし電気的にfθ誤差の
補正を行うようにしている。
【0008】また、特開昭58−68715号公報のも
のは、図19に示すように、レーザ照射始点センサから
の信号を受け走査始点を発生するレーザ照射始点信号発
生回路11とクロック発生回路12を設け、レーザ光が
レーザ照射始点センサを通過するとレーザ照射始点信号
発生回路11からパルスSRが発生してカウンタ回路1
3をリセットし、以降カウンタ回路13はクロック発生
回路12からのクロックをカウントする。
のは、図19に示すように、レーザ照射始点センサから
の信号を受け走査始点を発生するレーザ照射始点信号発
生回路11とクロック発生回路12を設け、レーザ光が
レーザ照射始点センサを通過するとレーザ照射始点信号
発生回路11からパルスSRが発生してカウンタ回路1
3をリセットし、以降カウンタ回路13はクロック発生
回路12からのクロックをカウントする。
【0009】このカウンタ回路13のカウント値は固定
記憶装置で構成される関数発生器14によりデジタル/
アナログ変換されて電圧信号VCとなり、この電圧信号
VCはさらに電圧周波数変換器15で周波数信号fc に
変換されて印字バッファ16に供給される。
記憶装置で構成される関数発生器14によりデジタル/
アナログ変換されて電圧信号VCとなり、この電圧信号
VCはさらに電圧周波数変換器15で周波数信号fc に
変換されて印字バッファ16に供給される。
【0010】そして周波数信号fc により印字バッファ
16から印字データを直列的に送り出して光変調器ドラ
イバ17に供給し、この光変調器ドライバ17からの光
変調出力Lo によりレーザの照射面での走査速度の違い
を補正している。
16から印字データを直列的に送り出して光変調器ドラ
イバ17に供給し、この光変調器ドライバ17からの光
変調出力Lo によりレーザの照射面での走査速度の違い
を補正している。
【0011】すなわち、この公報のものは、電圧制御発
振器の発振周波数を変化させることにより、レーザの照
射面での走査速度の違いを補正するようにしている。
振器の発振周波数を変化させることにより、レーザの照
射面での走査速度の違いを補正するようにしている。
【0012】
【発明が解決しようとする課題】しかし、特開平2−1
31212号公報のものは、10パルスで1画素を構成
する部分と9パルスで1画素を構成する部分との比率を
変化させてfθ誤差の補正を行っているため、1画素の
1/10のパルス幅の誤差が生じることになる。これを
解決するためには印字クロックの数倍の高速クロックが
必要であった。
31212号公報のものは、10パルスで1画素を構成
する部分と9パルスで1画素を構成する部分との比率を
変化させてfθ誤差の補正を行っているため、1画素の
1/10のパルス幅の誤差が生じることになる。これを
解決するためには印字クロックの数倍の高速クロックが
必要であった。
【0013】また、このように単に比率を変化させるの
みでは各画素ライン間で9パルスと10パルスが一定周
期で並ぶため、各画素ライン間に縦線のモアレが発生す
る問題があった。
みでは各画素ライン間で9パルスと10パルスが一定周
期で並ぶため、各画素ライン間に縦線のモアレが発生す
る問題があった。
【0014】また、特開昭58−68715号公報のも
のは、精度よく補正するためには関数発生器14の精度
を充分に高くする必要があり、また同時に電圧制御発振
器の精度や安定度さらに再現性が必要となり、全体とし
てかなり高価となる問題がある。
のは、精度よく補正するためには関数発生器14の精度
を充分に高くする必要があり、また同時に電圧制御発振
器の精度や安定度さらに再現性が必要となり、全体とし
てかなり高価となる問題がある。
【0015】そこで請求項1及び4対応の発明は、電気
的にfθ誤差の補正を行うものにおいて、印字クロック
よりも高速なクロックを使用することなく補正精度を向
上でき、しかもコスト低下を図ることができる光走査装
置を提供する。
的にfθ誤差の補正を行うものにおいて、印字クロック
よりも高速なクロックを使用することなく補正精度を向
上でき、しかもコスト低下を図ることができる光走査装
置を提供する。
【0016】また、請求項2及び3対応の発明は、さら
に各画素ライン間で縦線のモアレが発生するのを防止で
きる光走査装置を提供する。
に各画素ライン間で縦線のモアレが発生するのを防止で
きる光走査装置を提供する。
【0017】
【課題を解決するための手段】請求項1対応の発明は、
記録情報に基づいてオン、オフするレーザ光を偏向走査
し、結像面にレーザ光を集光して画素単位で情報を記録
する光走査装置において、初期化後にレベルが漸次増加
又は減少し続ける任意の基準信号を発生する基準信号発
生手段と、この基準信号発生手段が発生する基準信号の
レベルに対応して、レーザ光の1走査中における走査速
度の変化により発生するfθ誤差を補正するために、1
走査における各画素の駆動パルス幅を決定するためのデ
ータを記憶した記憶手段と、この記憶手段から読出した
各画素に対応したデータをデジタル/アナログ変換する
D/A変換手段と、基準信号発生手段が発生する基準信
号のレベルとD/A変換手段からのアナログ信号のレベ
ルを比較する比較手段と、1走査毎に前記基準信号発生
手段を初期化する手段とを設け、比較手段の比較結果に
基づいてレーザ光のオン、オフタイミングを制御するも
のである。
記録情報に基づいてオン、オフするレーザ光を偏向走査
し、結像面にレーザ光を集光して画素単位で情報を記録
する光走査装置において、初期化後にレベルが漸次増加
又は減少し続ける任意の基準信号を発生する基準信号発
生手段と、この基準信号発生手段が発生する基準信号の
レベルに対応して、レーザ光の1走査中における走査速
度の変化により発生するfθ誤差を補正するために、1
走査における各画素の駆動パルス幅を決定するためのデ
ータを記憶した記憶手段と、この記憶手段から読出した
各画素に対応したデータをデジタル/アナログ変換する
D/A変換手段と、基準信号発生手段が発生する基準信
号のレベルとD/A変換手段からのアナログ信号のレベ
ルを比較する比較手段と、1走査毎に前記基準信号発生
手段を初期化する手段とを設け、比較手段の比較結果に
基づいてレーザ光のオン、オフタイミングを制御するも
のである。
【0018】例えば、基準信号発生手段がレベルが漸次
増加し続ける任意の基準信号を発生する場合は、比較手
段は基準信号のレベルがアナログ信号のレベルを越える
タイミングに基づいてレーザ光のオン、オフタイミング
を制御し、また、基準信号発生手段がレベルが漸次減少
し続ける任意の基準信号を発生する場合は、比較手段は
基準信号のレベルがアナログ信号のレベルよりも低下す
るタイミングに基づいてレーザ光のオン、オフタイミン
グを制御する。
増加し続ける任意の基準信号を発生する場合は、比較手
段は基準信号のレベルがアナログ信号のレベルを越える
タイミングに基づいてレーザ光のオン、オフタイミング
を制御し、また、基準信号発生手段がレベルが漸次減少
し続ける任意の基準信号を発生する場合は、比較手段は
基準信号のレベルがアナログ信号のレベルよりも低下す
るタイミングに基づいてレーザ光のオン、オフタイミン
グを制御する。
【0019】請求項2対応の発明は、請求項1記載の光
走査装置において、基準信号発生手段は1走査毎に発生
する基準信号の位相を変化させるものである。
走査装置において、基準信号発生手段は1走査毎に発生
する基準信号の位相を変化させるものである。
【0020】請求項3対応の発明は、請求項1記載の光
走査装置において、基準信号発生手段は1走査毎に発生
する基準信号のレベルを変化させるものである。
走査装置において、基準信号発生手段は1走査毎に発生
する基準信号のレベルを変化させるものである。
【0021】請求項4対応の発明は、記録情報に基づい
てオン、オフするレーザ光を偏向走査し、結像面にレー
ザ光を集光して画素単位で情報を記録する光走査装置に
おいて、初期化後にレベルが漸次増加又は減少し続ける
任意の基準信号を発生する基準信号発生手段と、この基
準信号発生手段が発生する基準信号のレベルに対応し
て、レーザ光の1走査中における走査速度の変化により
発生するfθ誤差を補正するために、1走査における各
画素の駆動パルス幅を決定するためのデータを記憶した
記憶手段と、この記憶手段から読出した各画素に対応し
たデータをデジタル/アナログ変換するD/A変換手段
と、基準信号発生手段が発生する基準信号のレベルとD
/A変換手段からのアナログ信号のレベルを比較する比
較手段と、この比較手段の比較結果に応じて各画素毎に
基準信号発生手段を初期化する手段とを設け、比較手段
の比較結果に基づいてレーザ光のオン、オフタイミング
を制御するものである。
てオン、オフするレーザ光を偏向走査し、結像面にレー
ザ光を集光して画素単位で情報を記録する光走査装置に
おいて、初期化後にレベルが漸次増加又は減少し続ける
任意の基準信号を発生する基準信号発生手段と、この基
準信号発生手段が発生する基準信号のレベルに対応し
て、レーザ光の1走査中における走査速度の変化により
発生するfθ誤差を補正するために、1走査における各
画素の駆動パルス幅を決定するためのデータを記憶した
記憶手段と、この記憶手段から読出した各画素に対応し
たデータをデジタル/アナログ変換するD/A変換手段
と、基準信号発生手段が発生する基準信号のレベルとD
/A変換手段からのアナログ信号のレベルを比較する比
較手段と、この比較手段の比較結果に応じて各画素毎に
基準信号発生手段を初期化する手段とを設け、比較手段
の比較結果に基づいてレーザ光のオン、オフタイミング
を制御するものである。
【0022】
【作用】請求項1対応の発明においては、記憶手段から
各画素に対応したデータを読出してD/A変換手段によ
りアナログ信号に変換する。このときのアナログ信号は
各画素毎にレベルが例えば段階的に上昇変化する。一
方、基準信号発生手段は例えばレベルを漸次上昇する基
準信号を発生する。
各画素に対応したデータを読出してD/A変換手段によ
りアナログ信号に変換する。このときのアナログ信号は
各画素毎にレベルが例えば段階的に上昇変化する。一
方、基準信号発生手段は例えばレベルを漸次上昇する基
準信号を発生する。
【0023】比較手段は基準信号のレベルとアナログ信
号のレベルを各画素毎に比較する。基準信号のレベルは
当初はアナログ信号のレベルよりも低いが漸次上昇する
ためやがてアナログ信号のレベルより大きくなる。これ
により比較手段の出力が反転し、このタイミングでレー
ザ光がオン、オフ制御される。
号のレベルを各画素毎に比較する。基準信号のレベルは
当初はアナログ信号のレベルよりも低いが漸次上昇する
ためやがてアナログ信号のレベルより大きくなる。これ
により比較手段の出力が反転し、このタイミングでレー
ザ光がオン、オフ制御される。
【0024】こうして、各画素毎に基準信号のレベルが
記憶手段に記憶したデータに対応したアナログ信号のレ
ベルを越えるタイミングでレーザ光はオン、オフ制御さ
れることになる。そして1ラインの走査が終了すると、
基準信号発生手段は初期化され、再び最小レベルから漸
次上昇し、次の1ラインの各画素毎のアナログ信号と比
較されることになる。
記憶手段に記憶したデータに対応したアナログ信号のレ
ベルを越えるタイミングでレーザ光はオン、オフ制御さ
れることになる。そして1ラインの走査が終了すると、
基準信号発生手段は初期化され、再び最小レベルから漸
次上昇し、次の1ラインの各画素毎のアナログ信号と比
較されることになる。
【0025】請求項2対応の発明においては、1走査毎
に発生する基準信号の位相が変化するので、基準信号レ
ベルが漸次増加する場合は各ライン間で基準信号レベル
がアナログ信号レベルを越えるタイミングがずれる。す
なわち、レーザ光がオン、オフ制御されるタイミングが
変化する。
に発生する基準信号の位相が変化するので、基準信号レ
ベルが漸次増加する場合は各ライン間で基準信号レベル
がアナログ信号レベルを越えるタイミングがずれる。す
なわち、レーザ光がオン、オフ制御されるタイミングが
変化する。
【0026】請求項3対応の発明においては、1走査毎
に発生する基準信号のレベルが変化するので、基準信号
レベルが漸次増加する場合は各ライン間で基準信号レベ
ルがアナログ信号レベルを越えるタイミングがずれる。
すなわち、レーザ光がオン、オフ制御されるタイミング
が変化する。
に発生する基準信号のレベルが変化するので、基準信号
レベルが漸次増加する場合は各ライン間で基準信号レベ
ルがアナログ信号レベルを越えるタイミングがずれる。
すなわち、レーザ光がオン、オフ制御されるタイミング
が変化する。
【0027】請求項4対応の発明においては、基準信号
レベルが漸次増加する場合は基準信号のレベルがアナロ
グ信号のレベルを越えるタイミングで比較手段の出力が
反転しレーザ光がオン、オフ制御される。そしてこの反
転毎に基準信号発生手段は初期化される。
レベルが漸次増加する場合は基準信号のレベルがアナロ
グ信号のレベルを越えるタイミングで比較手段の出力が
反転しレーザ光がオン、オフ制御される。そしてこの反
転毎に基準信号発生手段は初期化される。
【0028】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【0029】(第1の実施例)この実施例は請求項1に
対応した実施例である。
対応した実施例である。
【0030】図1及び図2に示すように、半導体レーザ
発振器21からのレーザ光を収束レンズ22で発散気味
の光束に変換させた後スリット23で円形のビームに成
形し、そのビームを反射ミラー24に反射させ直角に光
路を変更させた後、スキャナモータ25のロータ25a
の回転軸25b上に配置されている直角プリズム26の
2つの45°反射面に照射させている。
発振器21からのレーザ光を収束レンズ22で発散気味
の光束に変換させた後スリット23で円形のビームに成
形し、そのビームを反射ミラー24に反射させ直角に光
路を変更させた後、スキャナモータ25のロータ25a
の回転軸25b上に配置されている直角プリズム26の
2つの45°反射面に照射させている。
【0031】前記直角プリズム26は、互いに直交する
単辺側の2つの面を反射面とし、かつこの2つの反射面
と対向した長辺側の面の中心をスキャナモータ25の回
転軸25bに合わせて配置し、前記反射ミラー24から
の反射光をスキャナモータ25の回転軸25bから数mm
程度離れてその回転軸25bに平行に入射している。
単辺側の2つの面を反射面とし、かつこの2つの反射面
と対向した長辺側の面の中心をスキャナモータ25の回
転軸25bに合わせて配置し、前記反射ミラー24から
の反射光をスキャナモータ25の回転軸25bから数mm
程度離れてその回転軸25bに平行に入射している。
【0032】前記スキャナモータ25は、ロータ25a
にマグネット25cを一体に取付けている。前記回転軸
25bは、ベース部も兼ねるステータ部材25dにボー
ルベアリング25eを介して回転自在に取付けている。
前記ステータ部材25dには、スペーサ25fを介して
回路基板25gを固定し、この回路基板25gの前記マ
グネット25cと対向した部位の裏面側にコイル25h
を取付けている。
にマグネット25cを一体に取付けている。前記回転軸
25bは、ベース部も兼ねるステータ部材25dにボー
ルベアリング25eを介して回転自在に取付けている。
前記ステータ部材25dには、スペーサ25fを介して
回路基板25gを固定し、この回路基板25gの前記マ
グネット25cと対向した部位の裏面側にコイル25h
を取付けている。
【0033】前記反射ミラー24からの反射光は前記ス
キャナモータ25で回転駆動する直角プリズム26の反
射面で反射してスキャナモータ25の回転軸25bに垂
直な平面方向に偏向走査する偏向光に変換した後、近傍
に配置した入射面よりも出射面の曲率半径が小さく、外
側に向かって凸のメニスカスレンズ27に入射し、結像
面である例えばレーザプリンタでは感光ドラムの結像面
に結像するようになっている。
キャナモータ25で回転駆動する直角プリズム26の反
射面で反射してスキャナモータ25の回転軸25bに垂
直な平面方向に偏向走査する偏向光に変換した後、近傍
に配置した入射面よりも出射面の曲率半径が小さく、外
側に向かって凸のメニスカスレンズ27に入射し、結像
面である例えばレーザプリンタでは感光ドラムの結像面
に結像するようになっている。
【0034】前記半導体レーザ発振器21、収束レンズ
22及びスリット23は光出射ユニット28として一体
化している。また、前記メニスカスレンズ27はケース
29に組み込んである。
22及びスリット23は光出射ユニット28として一体
化している。また、前記メニスカスレンズ27はケース
29に組み込んである。
【0035】そして、前記光出射ユニット28を例えば
合成樹脂等からなり装置全体を包囲するハウジング20
の上部後方に嵌め込み、前記反射ミラー24を前記ハウ
ジング20の上部前方の傾斜部に埋設し、前記ケース2
9を前記ハウジング20の前部開口部に嵌め込んでい
る。
合成樹脂等からなり装置全体を包囲するハウジング20
の上部後方に嵌め込み、前記反射ミラー24を前記ハウ
ジング20の上部前方の傾斜部に埋設し、前記ケース2
9を前記ハウジング20の前部開口部に嵌め込んでい
る。
【0036】前記ハウジング20は下端にフランジ部を
有し、このフランジ部を前記スキャナモータ25のステ
ータ部材25dの周縁部にネジ止めしている。
有し、このフランジ部を前記スキャナモータ25のステ
ータ部材25dの周縁部にネジ止めしている。
【0037】図3は前記半導体レーザ発振器21を駆動
する制御部の構成を示すブロック図で、31は基準信号
発生手段としての基準信号発生器で、この基準信号発生
器31は、初期化後にレベルが漸次増加し続ける任意の
基準信号を発生するようになっている。32は例えばR
AMやROMなどからなる記憶手段としての記憶装置
で、この記憶装置32は、前記基準信号発生器31が発
生する基準信号のレベルに対応して、レーザ光の1走査
中における走査速度の変化により発生するfθ誤差を補
正するために、1走査における各画素の駆動パルス幅を
決定するためのデータ、すなわち補正データを記憶して
いる。
する制御部の構成を示すブロック図で、31は基準信号
発生手段としての基準信号発生器で、この基準信号発生
器31は、初期化後にレベルが漸次増加し続ける任意の
基準信号を発生するようになっている。32は例えばR
AMやROMなどからなる記憶手段としての記憶装置
で、この記憶装置32は、前記基準信号発生器31が発
生する基準信号のレベルに対応して、レーザ光の1走査
中における走査速度の変化により発生するfθ誤差を補
正するために、1走査における各画素の駆動パルス幅を
決定するためのデータ、すなわち補正データを記憶して
いる。
【0038】33は前記記憶装置32から補正データを
読み出す時の読出し位置を指定するアドレスカウンタ、
34は前記記憶装置32から読み出されたデジタル信号
である補正データをアナログ信号に変換するD/A(デ
ジタル/アナログ)変換器、35は前記基準信号発生器
31が発生する基準信号のレベルと前記D/A変換器3
4からのアナログ信号のレベルを比較し、基準信号レベ
ルがアナログ信号レベルに到達した時、出力をハイレベ
ルからローレベルに反転する比較手段としての比較器で
ある。この比較器35の出力は各画素の印字位置を決め
る基準画像クロック(印字クロック)Vclk となってい
る。
読み出す時の読出し位置を指定するアドレスカウンタ、
34は前記記憶装置32から読み出されたデジタル信号
である補正データをアナログ信号に変換するD/A(デ
ジタル/アナログ)変換器、35は前記基準信号発生器
31が発生する基準信号のレベルと前記D/A変換器3
4からのアナログ信号のレベルを比較し、基準信号レベ
ルがアナログ信号レベルに到達した時、出力をハイレベ
ルからローレベルに反転する比較手段としての比較器で
ある。この比較器35の出力は各画素の印字位置を決め
る基準画像クロック(印字クロック)Vclk となってい
る。
【0039】前記比較器35からの基準画像クロックV
clk をレーザドライバ36に供給すると共に前記アドレ
スカウンタ33に供給している。前記レーザドライバ3
6は比較器35からの基準画像クロックVclk に基づい
てレーザダイオード37をオン、オフ駆動するようにな
っている。なお、レーザドライバ36及びレーザダイオ
ード37は前記半導体レーザ発振器21を構成してい
る。
clk をレーザドライバ36に供給すると共に前記アドレ
スカウンタ33に供給している。前記レーザドライバ3
6は比較器35からの基準画像クロックVclk に基づい
てレーザダイオード37をオン、オフ駆動するようにな
っている。なお、レーザドライバ36及びレーザダイオ
ード37は前記半導体レーザ発振器21を構成してい
る。
【0040】前記アドレスカウンタ33は比較器35か
らの基準画像クロックVclk によりアドレスをインクリ
メントするようになっている。
らの基準画像クロックVclk によりアドレスをインクリ
メントするようになっている。
【0041】信号Sは感光ドラムの感光面を走査するレ
ーザ光が印字範囲以外の位置に到達したことを検出する
センサから出力される書き出し位置検出信号で、この書
き出し位置検出信号Sにより印字開始位置のタイミング
を取るようにしている。すなわち、書き出し位置検出信
号Sは1走査に1回出力するようになっている。
ーザ光が印字範囲以外の位置に到達したことを検出する
センサから出力される書き出し位置検出信号で、この書
き出し位置検出信号Sにより印字開始位置のタイミング
を取るようにしている。すなわち、書き出し位置検出信
号Sは1走査に1回出力するようになっている。
【0042】前記基準信号発生器31は書き出し位置検
出信号Sにより初期化されて基準信号レベルを初期状態
に戻すようになっている。前記アドレスカウンタ33は
書き出し位置検出信号Sにより初期化されてアドレスを
初期状態に戻すようになっている。
出信号Sにより初期化されて基準信号レベルを初期状態
に戻すようになっている。前記アドレスカウンタ33は
書き出し位置検出信号Sにより初期化されてアドレスを
初期状態に戻すようになっている。
【0043】この制御部は、図4に示すタイミングで動
作する。すなわち、図4の(a) に示すタイミングで書き
出し位置検出信号Sが発生すると、基準信号発生器31
が初期化され図4の(b) に示すようにレベルが漸次増加
する基準信号を発生する。
作する。すなわち、図4の(a) に示すタイミングで書き
出し位置検出信号Sが発生すると、基準信号発生器31
が初期化され図4の(b) に示すようにレベルが漸次増加
する基準信号を発生する。
【0044】また、アドレスカウンタ33は書き出し位
置検出信号Sにより初期化されて図4の(c) に示すよう
に各画素毎に0,1,2,…nと変化するアドレスデー
タを記憶装置32に出力する。
置検出信号Sにより初期化されて図4の(c) に示すよう
に各画素毎に0,1,2,…nと変化するアドレスデー
タを記憶装置32に出力する。
【0045】記憶装置32はアドレスデータにより読出
しアドレスが指定され、図4の(d)に示すように各画素
毎に補正データをD0 ,D1 ,D2 ,…Dn と出力す
る。この補正データD0 ,D1 ,D2 ,…Dn はD/A
変換器34でアナログ信号に変換されて比較器35に供
給される。
しアドレスが指定され、図4の(d)に示すように各画素
毎に補正データをD0 ,D1 ,D2 ,…Dn と出力す
る。この補正データD0 ,D1 ,D2 ,…Dn はD/A
変換器34でアナログ信号に変換されて比較器35に供
給される。
【0046】比較器35は基準信号発生器31からの基
準信号レベルとD/A変換器34からのアナログ信号レ
ベルを比較する。そして1画素目は基準信号レベルがA
0 より大きくなると、比較器35の出力がハイレベルか
らローレベルに反転する。こうして、比較器35から基
準画像クロックVclk が発生してレーザドライバ36に
供給されると共にアドレスカウンタ33にも供給され
る。アドレスカウンタ33はアドレスをインクリメント
し、これにより記憶装置32からの補正データが変化す
る。すなわち、D/A変換器34からのアナログ信号レ
ベルが1段アップする。
準信号レベルとD/A変換器34からのアナログ信号レ
ベルを比較する。そして1画素目は基準信号レベルがA
0 より大きくなると、比較器35の出力がハイレベルか
らローレベルに反転する。こうして、比較器35から基
準画像クロックVclk が発生してレーザドライバ36に
供給されると共にアドレスカウンタ33にも供給され
る。アドレスカウンタ33はアドレスをインクリメント
し、これにより記憶装置32からの補正データが変化す
る。すなわち、D/A変換器34からのアナログ信号レ
ベルが1段アップする。
【0047】これにより比較器35の出力がローレベル
からハイレベルに戻る。そしてそして2画素目は基準信
号レベルがA1 より大きくなると、比較器35の出力が
ハイレベルからローレベルに反転する。
からハイレベルに戻る。そしてそして2画素目は基準信
号レベルがA1 より大きくなると、比較器35の出力が
ハイレベルからローレベルに反転する。
【0048】このように比較器35からは図4の(e) に
示すように、基準信号レベルがA0,A1 ,A2 ,…よ
りも大きくなる毎にローレベルに反転する基準画像クロ
ックVclk が出力される。図4の(f) は印字有効範囲を
決定する信号で、この信号がローレベルになると基準信
号発生器31が動作を開始する。
示すように、基準信号レベルがA0,A1 ,A2 ,…よ
りも大きくなる毎にローレベルに反転する基準画像クロ
ックVclk が出力される。図4の(f) は印字有効範囲を
決定する信号で、この信号がローレベルになると基準信
号発生器31が動作を開始する。
【0049】基準画像クロックVclk は、300dp
i、走査幅220mmでは2598画素となる。以上の
処理を各ライン毎に繰り返し行うことにより例えばレー
ザプリンタでは感光ドラムに対して1頁の露光を行い、
その後トナーによる現像、トナー像の転写紙に対する転
写、熱定着が行われて1頁の印刷が行われることにな
る。
i、走査幅220mmでは2598画素となる。以上の
処理を各ライン毎に繰り返し行うことにより例えばレー
ザプリンタでは感光ドラムに対して1頁の露光を行い、
その後トナーによる現像、トナー像の転写紙に対する転
写、熱定着が行われて1頁の印刷が行われることにな
る。
【0050】次に記憶装置32に記憶する補正データの
作成方法について述べる。
作成方法について述べる。
【0051】図5に示すように、直角プリズム26の反
射面からの偏向光は、メニスカスレンズ27を介して感
光ドラムの結像面40に結像するが、その結像面での走
査スピードは図6に示すように、中央部から端部へ行く
に従って速くなる。
射面からの偏向光は、メニスカスレンズ27を介して感
光ドラムの結像面40に結像するが、その結像面での走
査スピードは図6に示すように、中央部から端部へ行く
に従って速くなる。
【0052】例えば、直角プリズム26による偏向利用
角を90度、メニスカスレンズ27の厚さを7mm、入
射面の曲率半径を−67.0mm、出射面の曲率半径を
−25.8mm、スキャナモータ25の回転軸25bか
ら結像面40までの距離を168.1mmとした場合
に、偏向光の走査範囲は中央を0として±110mm程
度となる。
角を90度、メニスカスレンズ27の厚さを7mm、入
射面の曲率半径を−67.0mm、出射面の曲率半径を
−25.8mm、スキャナモータ25の回転軸25bか
ら結像面40までの距離を168.1mmとした場合
に、偏向光の走査範囲は中央を0として±110mm程
度となる。
【0053】そこで中央から110mm離れた位置で最大
画角となるようにクロックを決めると、走査位置65mm
付近での速度が平均(基準)走査速度なり、これを基準
に印字クロックを決めると中央部では正規画素位置より
中央部に縮まり、端部では徐々に正規位置に近付き11
0mmの位置で正規位置と重なるようになる。すなわち走
査位置と最大位置誤差の関係は図6のグラフ(イ)に示
すようになる。これは、300dpiで走査幅220m
m、2598画素を印字すれば、端部では印字クロック
を速くし、中央部に向かって印字クロックを遅くし、再
び端部に向かって印字クロックは速くすることになる。
画角となるようにクロックを決めると、走査位置65mm
付近での速度が平均(基準)走査速度なり、これを基準
に印字クロックを決めると中央部では正規画素位置より
中央部に縮まり、端部では徐々に正規位置に近付き11
0mmの位置で正規位置と重なるようになる。すなわち走
査位置と最大位置誤差の関係は図6のグラフ(イ)に示
すようになる。これは、300dpiで走査幅220m
m、2598画素を印字すれば、端部では印字クロック
を速くし、中央部に向かって印字クロックを遅くし、再
び端部に向かって印字クロックは速くすることになる。
【0054】今、基準信号発生器31から発生する基準
信号をF(t) とすると、1走査の最初のクロック幅をt
0 とすればそのときの基準信号発生器31から発生する
最初の画素の基準信号の大きさA0 は、 A0 =F(t0) …(1) で求めることができ、このときのA0 をデジタル信号に
置き換えた値を補正データとして記憶装置32の記憶す
ればよい。
信号をF(t) とすると、1走査の最初のクロック幅をt
0 とすればそのときの基準信号発生器31から発生する
最初の画素の基準信号の大きさA0 は、 A0 =F(t0) …(1) で求めることができ、このときのA0 をデジタル信号に
置き換えた値を補正データとして記憶装置32の記憶す
ればよい。
【0055】また、次の画素の基準信号の大きさA1 は A1 =F (t0+t1) …(2) で求めることができ、このときのA1 をデジタル信号に
置き換えた値を補正データとして記憶装置32の記憶す
ればよい。
置き換えた値を補正データとして記憶装置32の記憶す
ればよい。
【0056】同様に、中央部1299画素目の大きさA
1298は、 A1298=F(t0 +t1 +…t1197+t1298) …(3) で求めることができ、このときのA1298をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
1298は、 A1298=F(t0 +t1 +…t1197+t1298) …(3) で求めることができ、このときのA1298をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
【0057】同様に、n画素目の基準信号の大きさAn-
1 は、
1 は、
【数1】
【0058】で求めることができ、このときのAn-1 を
デジタル信号に置き換えた値を補正データとして記憶装
置32の記憶すればよい。
デジタル信号に置き換えた値を補正データとして記憶装
置32の記憶すればよい。
【0059】このようにして記憶装置32に記憶したf
θ誤差の補正データを各画素毎に順次読出してD/A変
換器34でアナログ信号に変換して比較器35で基準信
号と比較する。
θ誤差の補正データを各画素毎に順次読出してD/A変
換器34でアナログ信号に変換して比較器35で基準信
号と比較する。
【0060】ところで、図4の(b) に示す基準信号に示
したA0 ,A1 ,A2 ,A3 ,…は図4の(d) に示す記
憶装置32からの各画素に対応した補正データD0 ,D
1 ,D2 ,D3 ,…をアナログ値にしたものである。
したA0 ,A1 ,A2 ,A3 ,…は図4の(d) に示す記
憶装置32からの各画素に対応した補正データD0 ,D
1 ,D2 ,D3 ,…をアナログ値にしたものである。
【0061】従って、図4の(e) に示す比較器35の出
力は、基準信号発生器31からの基準信号F(t) がそれ
ぞれアドレスカウンタ33により記憶装置32から呼び
出された補正データD0 ,D1 ,D2 ,D3 ,…をD/
A変換器34で変換したアナログ値A0 ,A1 ,A2 ,
A3 ,…に比べて大きくなる時点で立ち下がる。すなわ
ち、ローレベルとなる。
力は、基準信号発生器31からの基準信号F(t) がそれ
ぞれアドレスカウンタ33により記憶装置32から呼び
出された補正データD0 ,D1 ,D2 ,D3 ,…をD/
A変換器34で変換したアナログ値A0 ,A1 ,A2 ,
A3 ,…に比べて大きくなる時点で立ち下がる。すなわ
ち、ローレベルとなる。
【0062】この比較器35の出力を基準画像クロック
Vclk としてレーザドライバ36に供給する。例えばレ
ーザドライバ36に「10110…」という画像データ
が入力すればレーザドライバ36からレーザダイオード
37に供給する駆動パルスは図4の(g) に示すように変
化する。
Vclk としてレーザドライバ36に供給する。例えばレ
ーザドライバ36に「10110…」という画像データ
が入力すればレーザドライバ36からレーザダイオード
37に供給する駆動パルスは図4の(g) に示すように変
化する。
【0063】従って、このときの駆動パルスのパルス幅
tw0,tw1,tw2,tw3…は記憶装置32に記憶した各
画素位置に対応した補正データの値で制御されることに
なる。
tw0,tw1,tw2,tw3…は記憶装置32に記憶した各
画素位置に対応した補正データの値で制御されることに
なる。
【0064】そこで、主走査方向の端部での駆動パルス
幅が短く、中央部での駆動パルス幅が長くなるように各
画素の補正データを上記(4) 式に従って設定し、基準信
号発生器31からの基準信号をF(t) 式に基づいて変化
させればよい。
幅が短く、中央部での駆動パルス幅が長くなるように各
画素の補正データを上記(4) 式に従って設定し、基準信
号発生器31からの基準信号をF(t) 式に基づいて変化
させればよい。
【0065】このように、記憶装置32の記憶した各画
素毎に設定した補正データをD/A変換器34で変換し
て得られるアナログ信号のレベルと基準信号発生器31
から発生する漸次レベルが増加する基準信号のレベルを
比較器35で比較して基準画像クロックVclk を出力
し、この基準画像クロックVclk によりレーザドライバ
36が画像データに基づいてレーザダイオード37をオ
ン、オフ駆動するようにしているので、高速クロックを
使用し、その高速クロックの異なる数の組み合わせによ
り印字クロックを作成するものに比べて、高速クロック
分のずれが生じるということがなく電気的にfθ誤差の
補正を行う場合の補正精度を向上できる。
素毎に設定した補正データをD/A変換器34で変換し
て得られるアナログ信号のレベルと基準信号発生器31
から発生する漸次レベルが増加する基準信号のレベルを
比較器35で比較して基準画像クロックVclk を出力
し、この基準画像クロックVclk によりレーザドライバ
36が画像データに基づいてレーザダイオード37をオ
ン、オフ駆動するようにしているので、高速クロックを
使用し、その高速クロックの異なる数の組み合わせによ
り印字クロックを作成するものに比べて、高速クロック
分のずれが生じるということがなく電気的にfθ誤差の
補正を行う場合の補正精度を向上できる。
【0066】また、構成も基準信号発生器31、記憶装
置32、アドレスカウンタ33、D/A変換器34及び
比較器34を使用するのみで簡単であり、また、これら
の回路部品は一般に市販されているものでありコスト的
にも安価に実現できる。
置32、アドレスカウンタ33、D/A変換器34及び
比較器34を使用するのみで簡単であり、また、これら
の回路部品は一般に市販されているものでありコスト的
にも安価に実現できる。
【0067】(第2の実施例)この実施例は、第1の実
施例にモアレ防止の対策を施したもので、モアレを防止
するために記憶装置32は例えば2走査分の補正データ
を持っている。この補正データを各走査毎に交互に切替
えて記憶装置32から読み出すようにしている。
施例にモアレ防止の対策を施したもので、モアレを防止
するために記憶装置32は例えば2走査分の補正データ
を持っている。この補正データを各走査毎に交互に切替
えて記憶装置32から読み出すようにしている。
【0068】すなわち、前記記憶装置32には図7に示
すように、アドレスを分け、アドレス「0000」〜
「0FFF」に補正パターンAの補正データを記憶し、
アドレス「1000」〜「1FFF」に補正パターンB
の補正データを記憶している。補正パターンAは各画素
毎に「D00」「D01」「D02」…「D02987 」という補
正データを記憶し、補正パターンBは各画素毎に「D1
0」「D11」「D12」…「D12987 」という補正データ
を記憶している。
すように、アドレスを分け、アドレス「0000」〜
「0FFF」に補正パターンAの補正データを記憶し、
アドレス「1000」〜「1FFF」に補正パターンB
の補正データを記憶している。補正パターンAは各画素
毎に「D00」「D01」「D02」…「D02987 」という補
正データを記憶し、補正パターンBは各画素毎に「D1
0」「D11」「D12」…「D12987 」という補正データ
を記憶している。
【0069】補正データD00とD10は同じ画素位置にお
ける補正データであるが、D00=D10+α、の関係があ
り、補正パターンAによる補正結果と補正パターンBに
よる補正結果は一致しない。この結果、主走査方向n画
素目の補正パターンAのデータD0nと補正パターンBの
データD1nは異なる。
ける補正データであるが、D00=D10+α、の関係があ
り、補正パターンAによる補正結果と補正パターンBに
よる補正結果は一致しない。この結果、主走査方向n画
素目の補正パターンAのデータD0nと補正パターンBの
データD1nは異なる。
【0070】この場合、アドレスカウンタ33は書き出
し位置検出信号Sをカウントし、そのカウント値により
記憶装置32に記憶している補正パターンA、Bの補正
データを1走査毎に交互に読み出すアドレスを指定す
る。例えばカウント値が奇数のときにはアドレス「00
00」〜「0FFF」を順次指定して補正パターンAの
補正データを読出し、カウント値が偶数のときにはアド
レス「1000」〜「1FFF」を順次指定して補正パ
ターンBの補正データを読出す。
し位置検出信号Sをカウントし、そのカウント値により
記憶装置32に記憶している補正パターンA、Bの補正
データを1走査毎に交互に読み出すアドレスを指定す
る。例えばカウント値が奇数のときにはアドレス「00
00」〜「0FFF」を順次指定して補正パターンAの
補正データを読出し、カウント値が偶数のときにはアド
レス「1000」〜「1FFF」を順次指定して補正パ
ターンBの補正データを読出す。
【0071】図8は制御部がこのような制御を行ったと
きの動作タイミングを示す図で、図8の(a) は書き出し
位置検出信号Sを示し、図8の(b) は基準信号発生器3
1からの基準信号を示し、図8の(c) はアドレスカウン
タ33から記憶装置32に供給するアドレスデータを示
し、図8の(d) は記憶装置32から読み出される補正デ
ータを示し、図8の(e) は比較器35の出力、すなわち
基準画像クロックVclk を示し、図8の(f) は印字有効
範囲を決定する信号を示している。
きの動作タイミングを示す図で、図8の(a) は書き出し
位置検出信号Sを示し、図8の(b) は基準信号発生器3
1からの基準信号を示し、図8の(c) はアドレスカウン
タ33から記憶装置32に供給するアドレスデータを示
し、図8の(d) は記憶装置32から読み出される補正デ
ータを示し、図8の(e) は比較器35の出力、すなわち
基準画像クロックVclk を示し、図8の(f) は印字有効
範囲を決定する信号を示している。
【0072】基準信号上のA00,A01,A02,…は記憶
装置32から補正パターンAの補正データを読出した時
の各画素の補正データに対応したアナログ値であり、A
10,A11,A12,…は記憶装置32から補正パターンB
の補正データを読出した時の各画素の補正データに対応
したアナログ値である。
装置32から補正パターンAの補正データを読出した時
の各画素の補正データに対応したアナログ値であり、A
10,A11,A12,…は記憶装置32から補正パターンB
の補正データを読出した時の各画素の補正データに対応
したアナログ値である。
【0073】このように記憶装置32から1走査毎にパ
ターンの異なる補正データを交互に読出してfθ誤差の
補正を行うことにより、印字したときに各走査ライン間
で各画素パターンが揃うことがなく、従って縦線のモア
レを防止できる。
ターンの異なる補正データを交互に読出してfθ誤差の
補正を行うことにより、印字したときに各走査ライン間
で各画素パターンが揃うことがなく、従って縦線のモア
レを防止できる。
【0074】なお、この実施例では記憶装置に2種類の
補正パターンA、Bを記憶して1走査毎に交互に読み出
すようにしたが必ずしもこれに限定するものではなく、
3種類以上の補正パターンを記憶装置に記憶して1走査
毎に順次選択的に読み出すようにしたものであってもよ
い。
補正パターンA、Bを記憶して1走査毎に交互に読み出
すようにしたが必ずしもこれに限定するものではなく、
3種類以上の補正パターンを記憶装置に記憶して1走査
毎に順次選択的に読み出すようにしたものであってもよ
い。
【0075】(第3の実施例)この実施例は請求項2に
対応した実施例である。
対応した実施例である。
【0076】この実施例も第1の実施例にモアレ防止の
対策を施したもので、モアレを防止するために図9に示
す基準信号発生器311を使用する。この基準信号発生
器311は、基準信号を発生する基準信号発生回路4
1、この基準信号発生回路41からの基準信号を遅延す
る遅延回路42、基準信号発生回路41からの基準信号
及び前記遅延回路42で遅延した基準信号のいずれかを
選択する選択回路43、この選択回路43及び前記基準
信号発生回路41を制御する制御部44で構成してい
る。
対策を施したもので、モアレを防止するために図9に示
す基準信号発生器311を使用する。この基準信号発生
器311は、基準信号を発生する基準信号発生回路4
1、この基準信号発生回路41からの基準信号を遅延す
る遅延回路42、基準信号発生回路41からの基準信号
及び前記遅延回路42で遅延した基準信号のいずれかを
選択する選択回路43、この選択回路43及び前記基準
信号発生回路41を制御する制御部44で構成してい
る。
【0077】この基準信号発生器311は、書き出し位
置検出信号Sにより基準信号発生回路41を初期化する
と共に、書き出し位置検出信号Sにより制御部44は選
択回路43に例えば基準信号発生回路41からの直接の
基準信号を選択させる。
置検出信号Sにより基準信号発生回路41を初期化する
と共に、書き出し位置検出信号Sにより制御部44は選
択回路43に例えば基準信号発生回路41からの直接の
基準信号を選択させる。
【0078】従って、この1走査においては基準信号発
生回路41からの直接の基準信号が基準信号発生器31
1出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
生回路41からの直接の基準信号が基準信号発生器31
1出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
【0079】そして1走査が終了して再び書き出し位置
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路41が初期化されると共に、この検出信号S
により制御部44は選択回路44に遅延回路42で遅延
した基準信号を選択させる。
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路41が初期化されると共に、この検出信号S
により制御部44は選択回路44に遅延回路42で遅延
した基準信号を選択させる。
【0080】従って、この1走査においては遅延され
た、すなわち位相が変化した基準信号が基準信号発生器
311出力として送出される。従って、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
た、すなわち位相が変化した基準信号が基準信号発生器
311出力として送出される。従って、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
【0081】このようにすることで、1走査毎にクロッ
クがずれて各走査ライン間での縦線のモアレが防止され
る。
クがずれて各走査ライン間での縦線のモアレが防止され
る。
【0082】なお、この実施例では基準信号発生器とし
て1つの基準信号発生回路を設け、この基準信号発生回
路からの基準信号をそのまま出力するか遅延して出力す
るかにより位相を異ならせたが必ずしもこれに限定する
ものではなく、遅延回路を使用せずに位相の異なる基準
信号を発生する2つの基準信号発生回路を設けたもので
あってもよい。また、位相の異なる基準信号は2種類に
は限らず3種類以上を1走査毎に選択的に出力するもの
であってもよい。
て1つの基準信号発生回路を設け、この基準信号発生回
路からの基準信号をそのまま出力するか遅延して出力す
るかにより位相を異ならせたが必ずしもこれに限定する
ものではなく、遅延回路を使用せずに位相の異なる基準
信号を発生する2つの基準信号発生回路を設けたもので
あってもよい。また、位相の異なる基準信号は2種類に
は限らず3種類以上を1走査毎に選択的に出力するもの
であってもよい。
【0083】(第4の実施例)この実施例は請求項3に
対応した実施例である。
対応した実施例である。
【0084】この実施例も第1の実施例にモアレ防止の
対策を施したもので、モアレを防止するために図10に
示す基準信号発生器312を使用する。この基準信号発
生器312は、基準信号を発生する基準信号発生回路5
1、この基準信号発生回路51からの基準信号の電圧V
を加算する加算器52、基準信号発生回路51からの基
準信号及び前記加算器52からの基準信号のいずれかを
選択する選択回路53、この選択回路53及び前記基準
信号発生回路51を制御する制御部54で構成してい
る。
対策を施したもので、モアレを防止するために図10に
示す基準信号発生器312を使用する。この基準信号発
生器312は、基準信号を発生する基準信号発生回路5
1、この基準信号発生回路51からの基準信号の電圧V
を加算する加算器52、基準信号発生回路51からの基
準信号及び前記加算器52からの基準信号のいずれかを
選択する選択回路53、この選択回路53及び前記基準
信号発生回路51を制御する制御部54で構成してい
る。
【0085】この基準信号発生器312は、書き出し位
置検出信号Sにより基準信号発生回路51を初期化する
と共に、書き出し位置検出信号Sにより制御部54は選
択回路54に例えば基準信号発生回路51からの直接の
基準信号を選択させる。
置検出信号Sにより基準信号発生回路51を初期化する
と共に、書き出し位置検出信号Sにより制御部54は選
択回路54に例えば基準信号発生回路51からの直接の
基準信号を選択させる。
【0086】従って、この1走査においては基準信号発
生回路51からの直接の基準信号が基準信号発生器31
2出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
生回路51からの直接の基準信号が基準信号発生器31
2出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
【0087】そして1走査が終了して再び書き出し位置
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路51が初期化されると共に、この検出信号S
により制御部54は選択回路53に加算器52からの基
準信号を選択させる。
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路51が初期化されると共に、この検出信号S
により制御部54は選択回路53に加算器52からの基
準信号を選択させる。
【0088】従って、この1走査においては前回とはレ
ベルが異なる基準信号が基準信号発生器312出力とし
て送出される。そして、この基準信号レベルとD/A変
換器34からのアナログ信号のレベルを比較器35で比
較することにより基準画像クロックVclk が作られ、こ
の基準画像クロックVclk によりレーザダイオード37
のオン、オフタイミングが制御されfθ誤差の電気的補
正が行われる。
ベルが異なる基準信号が基準信号発生器312出力とし
て送出される。そして、この基準信号レベルとD/A変
換器34からのアナログ信号のレベルを比較器35で比
較することにより基準画像クロックVclk が作られ、こ
の基準画像クロックVclk によりレーザダイオード37
のオン、オフタイミングが制御されfθ誤差の電気的補
正が行われる。
【0089】このようにすることで、1走査毎にクロッ
クがずれて各走査ライン間での縦線のモアレが防止され
る。
クがずれて各走査ライン間での縦線のモアレが防止され
る。
【0090】なお、この実施例では基準信号発生器内に
基準信号に電圧Vを加算する加算器52を設けて基準信
号のレベルを増加する方向にシフトさせたが必ずしもこ
れに限定するものではなく、減算器を設けて基準信号の
レベルを減少する方向にシフトさせるものであってもよ
い。
基準信号に電圧Vを加算する加算器52を設けて基準信
号のレベルを増加する方向にシフトさせたが必ずしもこ
れに限定するものではなく、減算器を設けて基準信号の
レベルを減少する方向にシフトさせるものであってもよ
い。
【0091】(第5の実施例)この実施例も第1の実施
例にモアレ防止の対策を施したもので、図11に示すよ
うに、D/A変換器341に入力する基準電圧入力値を
V1 とV2 の2種類用意し、制御部61で選択回路62
を制御してD/A変換器341に1走査毎に基準電圧入
力値V1 を入力するか基準電圧入力値V2 を入力するか
を選択する。前記制御部61は書き出し位置検出信号S
により前記選択回路62の選択を切り替えさせる。
例にモアレ防止の対策を施したもので、図11に示すよ
うに、D/A変換器341に入力する基準電圧入力値を
V1 とV2 の2種類用意し、制御部61で選択回路62
を制御してD/A変換器341に1走査毎に基準電圧入
力値V1 を入力するか基準電圧入力値V2 を入力するか
を選択する。前記制御部61は書き出し位置検出信号S
により前記選択回路62の選択を切り替えさせる。
【0092】この実施例では、1走査毎にD/A変換器
341に入力する基準電圧入力値がV1 とV2 に切り替
えられるので、記憶装置32からの補正データがD/A
変換器341でアナログ信号に変換されるときのレベル
が変化する。すなわち、記憶装置32から同一の補正デ
ータがD/A変換器341に入力しても1走査毎にD/
A変換器341に入力する基準電圧入力値が異なるの
で、1走査毎にアナログ値が異なる。
341に入力する基準電圧入力値がV1 とV2 に切り替
えられるので、記憶装置32からの補正データがD/A
変換器341でアナログ信号に変換されるときのレベル
が変化する。すなわち、記憶装置32から同一の補正デ
ータがD/A変換器341に入力しても1走査毎にD/
A変換器341に入力する基準電圧入力値が異なるの
で、1走査毎にアナログ値が異なる。
【0093】従って、同一の補正データであっても比較
器35に入力するアナログ信号のレベルが異なる。
器35に入力するアナログ信号のレベルが異なる。
【0094】このようにしても1走査毎にクロックがず
れて各走査ライン間での縦線のモアレが防止される。
れて各走査ライン間での縦線のモアレが防止される。
【0095】(第6の実施例)この実施例も第1の実施
例にモアレ防止の対策を施したもので、モアレを防止す
るために基準信号の位相を変化させる制御とレベルを変
化させる制御を併用したもので、図12に示す基準信号
発生器313を使用する。
例にモアレ防止の対策を施したもので、モアレを防止す
るために基準信号の位相を変化させる制御とレベルを変
化させる制御を併用したもので、図12に示す基準信号
発生器313を使用する。
【0096】この基準信号発生器313は、基準信号を
発生する基準信号発生回路71、この基準信号発生回路
71からの基準信号を遅延する第1の遅延回路72、こ
の基準信号発生回路71からの基準信号を遅延する第2
の遅延回路73、この第2の遅延回路73で遅延した基
準信号に電圧Vを加算する第1の加算器74、前記基準
信号発生回路71からの基準信号に電圧Vを加算する第
2の加算器75、基準信号発生回路71からの直接の基
準信号、前記第1の遅延回路72で遅延した基準信号、
前記第1の加算器74からの基準信号及び前記第2の加
算器75からの基準信号を順次択一的に選択する選択回
路76、この選択回路76及び前記基準信号発生回路7
1を制御する制御部77で構成している。
発生する基準信号発生回路71、この基準信号発生回路
71からの基準信号を遅延する第1の遅延回路72、こ
の基準信号発生回路71からの基準信号を遅延する第2
の遅延回路73、この第2の遅延回路73で遅延した基
準信号に電圧Vを加算する第1の加算器74、前記基準
信号発生回路71からの基準信号に電圧Vを加算する第
2の加算器75、基準信号発生回路71からの直接の基
準信号、前記第1の遅延回路72で遅延した基準信号、
前記第1の加算器74からの基準信号及び前記第2の加
算器75からの基準信号を順次択一的に選択する選択回
路76、この選択回路76及び前記基準信号発生回路7
1を制御する制御部77で構成している。
【0097】この基準信号発生器313は、書き出し位
置検出信号Sにより基準信号発生回路71を初期化する
と共に、書き出し位置検出信号Sにより制御部77は選
択回路76に例えば基準信号発生回路51からの直接の
基準信号を選択させる。
置検出信号Sにより基準信号発生回路71を初期化する
と共に、書き出し位置検出信号Sにより制御部77は選
択回路76に例えば基準信号発生回路51からの直接の
基準信号を選択させる。
【0098】従って、この1走査においては基準信号発
生回路71からの直接の基準信号が基準信号発生器31
3出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
生回路71からの直接の基準信号が基準信号発生器31
3出力として送出される。従って、この基準信号レベル
とD/A変換器34からのアナログ信号のレベルを比較
器35で比較することにより基準画像クロックVclk が
作られ、この基準画像クロックVclk によりレーザダイ
オード37のオン、オフタイミングが制御されfθ誤差
の電気的補正が行われる。
【0099】そして1走査が終了して再び書き出し位置
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第1の遅延回路72
からの基準信号を選択させる。
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第1の遅延回路72
からの基準信号を選択させる。
【0100】従って、この1走査においては前回とはレ
ベルが同じでも位相が異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
ベルが同じでも位相が異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
【0101】さらに1走査が終了して再び書き出し位置
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第1の加算器74か
らの基準信号を選択させる。
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第1の加算器74か
らの基準信号を選択させる。
【0102】従って、この1走査においては前回とは位
相が同じでもレベルが異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
相が同じでもレベルが異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
【0103】さらに1走査が終了して再び書き出し位置
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第2の加算器75か
らの基準信号を選択させる。
検出信号Sが発生すると、この検出信号Sにより基準信
号発生回路71が初期化されると共に、この検出信号S
により制御部77は選択回路76に第2の加算器75か
らの基準信号を選択させる。
【0104】従って、この1走査においては前回とはレ
ベルが同じでも位相が異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
ベルが同じでも位相が異なる基準信号が基準信号発生器
313出力として送出される。そして、この基準信号レ
ベルとD/A変換器34からのアナログ信号のレベルを
比較器35で比較することにより基準画像クロックVcl
k が作られ、この基準画像クロックVclk によりレーザ
ダイオード37のオン、オフタイミングが制御されfθ
誤差の電気的補正が行われる。
【0105】このようにすれば1走査毎にクロックがず
れ、しかも4走査間で同一の画素が同じ位置になること
はなく縦線のモアレがより確実に防止される。
れ、しかも4走査間で同一の画素が同じ位置になること
はなく縦線のモアレがより確実に防止される。
【0106】(第7の実施例)この実施例は請求項4に
対応した実施例である。この実施例は、補正精度を上げ
るために1画素毎に基準信号を初期化する。
対応した実施例である。この実施例は、補正精度を上げ
るために1画素毎に基準信号を初期化する。
【0107】図13に示すように、基準信号を発生する
基準信号発生器314を設け、この基準信号発生器31
4に比較器35の出力である基準画像クロックVclk を
供給している。
基準信号発生器314を設け、この基準信号発生器31
4に比較器35の出力である基準画像クロックVclk を
供給している。
【0108】前記基準信号発生器314は、図14に示
すように、基準信号を発生する基準信号発生回路81を
設け、この基準信号発生回路81に書き出し位置検出信
号S及び基準画像クロックVclk の反転信号をオアゲー
ト回路82を介して供給し初期化するようになってい
る。
すように、基準信号を発生する基準信号発生回路81を
設け、この基準信号発生回路81に書き出し位置検出信
号S及び基準画像クロックVclk の反転信号をオアゲー
ト回路82を介して供給し初期化するようになってい
る。
【0109】この実施例では図15の(a) に示すように
1走査の開始に先立って書き出し位置検出信号Sが発生
すると、基準信号発生回路81及びアドレスカウンタ3
3が初期化される。これによりアドレスカウンタ33か
ら図15の(c) に示すように最初の1画素目の補正デー
タを指定するアドレスデータ「0」が発生し、このアド
レスデータにより記憶装置32から図15の(d) に示す
ように最初の1画素目に対応する補正データD0 ′が読
み出されてD/A変換器34でアナログ信号に変換され
比較器35に入力される。
1走査の開始に先立って書き出し位置検出信号Sが発生
すると、基準信号発生回路81及びアドレスカウンタ3
3が初期化される。これによりアドレスカウンタ33か
ら図15の(c) に示すように最初の1画素目の補正デー
タを指定するアドレスデータ「0」が発生し、このアド
レスデータにより記憶装置32から図15の(d) に示す
ように最初の1画素目に対応する補正データD0 ′が読
み出されてD/A変換器34でアナログ信号に変換され
比較器35に入力される。
【0110】この状態で図15の(f) に示すように印字
有効範囲を決定する信号がローレベルになると、図15
の(b) に示すように基準信号発生回路81から漸次レベ
ルが増加する基準信号が発生し比較器35に入力され
る。
有効範囲を決定する信号がローレベルになると、図15
の(b) に示すように基準信号発生回路81から漸次レベ
ルが増加する基準信号が発生し比較器35に入力され
る。
【0111】そして基準信号のレベルがアナログ信号の
レベルよりも大きくなると、図15の(e) に示すように
比較器35から基準画像クロックVclk が出力し、レー
ザドライバ36に供給されると共にオアゲート回路82
を介して基準信号発生回路81に供給される。レーザド
ライバ36は基準画像クロックVclk により画像データ
に基づいてレーザダイオード37をオン、オフ動作す
る。また、基準信号発生回路81は基準画像クロックV
clk により初期化されて図15の(b) に示すように再び
最初のレベルから基準信号を発生するようになる。
レベルよりも大きくなると、図15の(e) に示すように
比較器35から基準画像クロックVclk が出力し、レー
ザドライバ36に供給されると共にオアゲート回路82
を介して基準信号発生回路81に供給される。レーザド
ライバ36は基準画像クロックVclk により画像データ
に基づいてレーザダイオード37をオン、オフ動作す
る。また、基準信号発生回路81は基準画像クロックV
clk により初期化されて図15の(b) に示すように再び
最初のレベルから基準信号を発生するようになる。
【0112】次に記憶装置32に記憶する補正データの
作成方法について述べる。
作成方法について述べる。
【0113】今、基準信号発生回路81からの基準信号
をF′(t) とすると、1走査の最初のクロック幅をt0
′とすれば、そのとき基準信号発生回路81から発生
する基準信号の大きさA0 ′は、 A0 ′=F′(t0 ′) …(5) で求めることができ、このときのA0 ′をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
をF′(t) とすると、1走査の最初のクロック幅をt0
′とすれば、そのとき基準信号発生回路81から発生
する基準信号の大きさA0 ′は、 A0 ′=F′(t0 ′) …(5) で求めることができ、このときのA0 ′をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
【0114】また、次の画素の基準信号の大きさA1 ′
は A1 ′=F′ (t1 ′) …(6) で求めることができ、このときのA1 ′をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
は A1 ′=F′ (t1 ′) …(6) で求めることができ、このときのA1 ′をデジタル信号
に置き換えた値を補正データとして記憶装置32の記憶
すればよい。
【0115】同様に、n画素目の基準信号の大きさAn-
1 ′は、 An-1 ′=F′(tn-1 ′) …(7) で求めることができ、このときのAn-1 ′をデジタル信
号に置き換えた値を補正データとして記憶装置32の記
憶すればよい。
1 ′は、 An-1 ′=F′(tn-1 ′) …(7) で求めることができ、このときのAn-1 ′をデジタル信
号に置き換えた値を補正データとして記憶装置32の記
憶すればよい。
【0116】以上のように、この実施例では各画素毎に
初期化される基準信号発生回路81からの基準信号のレ
ベル(図15の(b) )と、記憶装置32から読み出され
る補正データD0 ′,D1 ′,D2 ′…(図15の(d)
)をD/A変換器34でデジタル/アナログ変換して
得られるアナログ値A0 ′,A1 ′,A2 ′…を比較器
35で比較し、基準信号のレベルがアナログ値A0 ′,
A1 ′,A2 ′…よりも大きくなる毎に比較器35の出
力が図15の(e) に示すようにローレベルに反転し、基
準画像クロックVclk として出力する。
初期化される基準信号発生回路81からの基準信号のレ
ベル(図15の(b) )と、記憶装置32から読み出され
る補正データD0 ′,D1 ′,D2 ′…(図15の(d)
)をD/A変換器34でデジタル/アナログ変換して
得られるアナログ値A0 ′,A1 ′,A2 ′…を比較器
35で比較し、基準信号のレベルがアナログ値A0 ′,
A1 ′,A2 ′…よりも大きくなる毎に比較器35の出
力が図15の(e) に示すようにローレベルに反転し、基
準画像クロックVclk として出力する。
【0117】このように、各画素毎に基準信号発生回路
81を初期化して基準信号を発生することにより、基準
信号の単位時間当たりのレベル変化が大きくなり、D/
A変換器34に入力する記憶装置32からの補正データ
のビット数が少なくなっても精度の高い補正ができる。
すなわち、この実施例ではより精度の高いfθ誤差補正
ができる。
81を初期化して基準信号を発生することにより、基準
信号の単位時間当たりのレベル変化が大きくなり、D/
A変換器34に入力する記憶装置32からの補正データ
のビット数が少なくなっても精度の高い補正ができる。
すなわち、この実施例ではより精度の高いfθ誤差補正
ができる。
【0118】また、この実施例も第1の実施例同様に、
構成が簡単となり、またコスト低下も実現できる。
構成が簡単となり、またコスト低下も実現できる。
【0119】(第8の実施例)この実施例は、第7の実
施例にモアレ防止の対策を施したもので、モアレを防止
するために、記憶装置32は例えば1走査分の補正デー
タよりも1画素分多い2599画素分の補正データを記
憶している。
施例にモアレ防止の対策を施したもので、モアレを防止
するために、記憶装置32は例えば1走査分の補正デー
タよりも1画素分多い2599画素分の補正データを記
憶している。
【0120】この実施例では、図16の(a) に示すよう
に書き出し位置検出信号Sが発生すると、基準信号発生
器314からは図16の(b) に示すように各画素毎に初
期化されたレベルが漸次増加する基準信号が発生する。
に書き出し位置検出信号Sが発生すると、基準信号発生
器314からは図16の(b) に示すように各画素毎に初
期化されたレベルが漸次増加する基準信号が発生する。
【0121】一方、アドレスカウンタ33は、図16の
(c) に示すように、例えば1走査目は「0」「1」
「2」〜「2597」と変化するアドレスデータを出力
し、2走査目は「1」「2」〜「2598」と変化する
アドレスデータを出力し、3走査目は再び「0」「1」
「2」〜「2597」と変化するアドレスデータを出力
するようになる。すなわち、各走査毎に交互に記憶装置
32から補正データを読み出すためのアドレス指定を1
画素分ずらしている。
(c) に示すように、例えば1走査目は「0」「1」
「2」〜「2597」と変化するアドレスデータを出力
し、2走査目は「1」「2」〜「2598」と変化する
アドレスデータを出力し、3走査目は再び「0」「1」
「2」〜「2597」と変化するアドレスデータを出力
するようになる。すなわち、各走査毎に交互に記憶装置
32から補正データを読み出すためのアドレス指定を1
画素分ずらしている。
【0122】これにより、記憶装置32から読み出され
る補正データは、図16の(d) に示すように、奇数走査
目は「D0 」「D1 」「D2 」〜「D2597」となり、ま
た偶数走査目は「D1 」「D2 」「D3 」〜「D2598」
となる。
る補正データは、図16の(d) に示すように、奇数走査
目は「D0 」「D1 」「D2 」〜「D2597」となり、ま
た偶数走査目は「D1 」「D2 」「D3 」〜「D2598」
となる。
【0123】なお、図16の(e) は比較器35から出力
する基準画像クロックVclk を示し、図16の(f) は印
字有効範囲を決定する信号を示している。
する基準画像クロックVclk を示し、図16の(f) は印
字有効範囲を決定する信号を示している。
【0124】このように、1走査毎に交互に記憶装置3
2から読み出す補正データを1画素分ずらせるようにし
ているので、1走査毎にD/A変換器34からのアナロ
グ値を基準信号レベルが越えるタイミングが同じ画素位
置でずれることになる。こうして縦線のモアレが防止さ
れる。
2から読み出す補正データを1画素分ずらせるようにし
ているので、1走査毎にD/A変換器34からのアナロ
グ値を基準信号レベルが越えるタイミングが同じ画素位
置でずれることになる。こうして縦線のモアレが防止さ
れる。
【0125】なお、この実施例では記憶装置32に記憶
する補正データの画素数を1走査の画素数よりも1画素
多くして1走査毎に読み出す補正データのアドレスを1
つずらせるようにしたが必ずしもこれに限定するもので
はなく、記憶装置に1走査の画素数よりも2画素以上多
く記憶して1走査毎に読み出す補正データのアドレスを
1つずつずらし、増加した画素数分ずらし終わると最初
のアドレスに戻すようにして補正データを変化させるよ
うにしてもよい。
する補正データの画素数を1走査の画素数よりも1画素
多くして1走査毎に読み出す補正データのアドレスを1
つずらせるようにしたが必ずしもこれに限定するもので
はなく、記憶装置に1走査の画素数よりも2画素以上多
く記憶して1走査毎に読み出す補正データのアドレスを
1つずつずらし、増加した画素数分ずらし終わると最初
のアドレスに戻すようにして補正データを変化させるよ
うにしてもよい。
【0126】
【発明の効果】請求項1対応の発明によれば、電気的に
fθ誤差の補正を行うものにおいて、印字クロックより
も高速なクロックを使用することなく1走査毎に初期化
してレベル変化する基準信号を利用してfθ誤差の補正
ができるので、補正精度を向上でき、しかもコスト低下
を図ることができる。
fθ誤差の補正を行うものにおいて、印字クロックより
も高速なクロックを使用することなく1走査毎に初期化
してレベル変化する基準信号を利用してfθ誤差の補正
ができるので、補正精度を向上でき、しかもコスト低下
を図ることができる。
【0127】請求項2対応の発明によれば、1走査毎に
発生する基準信号の位相を変化させることにより、さら
に各画素ライン間で縦線のモアレが発生するのを防止で
きる。
発生する基準信号の位相を変化させることにより、さら
に各画素ライン間で縦線のモアレが発生するのを防止で
きる。
【0128】請求項3対応の発明によれば、1走査毎に
発生する基準信号のレベルを変化させることにより、さ
らに各画素ライン間で縦線のモアレが発生するのを防止
できる。
発生する基準信号のレベルを変化させることにより、さ
らに各画素ライン間で縦線のモアレが発生するのを防止
できる。
【0129】請求項4対応の発明によれば、電気的にf
θ誤差の補正を行うものにおいて、印字クロックよりも
高速なクロックを使用することなく1画素毎に初期化し
てレベル変化する基準信号のレベル変化を利用してfθ
誤差の補正ができるので、補正精度をより向上でき、し
かもコスト低下を図ることができる。
θ誤差の補正を行うものにおいて、印字クロックよりも
高速なクロックを使用することなく1画素毎に初期化し
てレベル変化する基準信号のレベル変化を利用してfθ
誤差の補正ができるので、補正精度をより向上でき、し
かもコスト低下を図ることができる。
【図1】本発明の第1の実施例を示す筐体を省いた状態
の平面図。
の平面図。
【図2】図1のA−A線に沿った断面図。
【図3】同実施例の要部ブロック図。
【図4】同実施例における各部の動作を説明するための
タイミング図。
タイミング図。
【図5】同実施例の感光ドラムの結像面に結像する偏向
光を示す図。
光を示す図。
【図6】同実施例の走査位置と走査スピード及び最大位
置誤差との関係を示す図。
置誤差との関係を示す図。
【図7】本発明の第2の実施例における補正データの記
憶状態を示す図。
憶状態を示す図。
【図8】同実施例における各部の動作を説明するための
タイミング図。
タイミング図。
【図9】本発明の第3の実施例における基準信号発生器
の構成を示すブロック図。
の構成を示すブロック図。
【図10】本発明の第4の実施例における基準信号発生
器の構成を示すブロック図。
器の構成を示すブロック図。
【図11】本発明の第5の実施例におけるD/A変換器
の構成を示すブロック図。
の構成を示すブロック図。
【図12】本発明の第6の実施例における基準信号発生
器の構成を示すブロック図。
器の構成を示すブロック図。
【図13】本発明の第7の実施例の要部ブロック図。
【図14】同実施例における基準信号発生器の構成を示
すブロック図。
すブロック図。
【図15】同実施例における各部の動作を説明するため
のタイミング図。
のタイミング図。
【図16】本発明の第8の実施例における各部の動作を
説明するためのタイミング図。
説明するためのタイミング図。
【図17】従来例を示す斜視図。
【図18】同従来例における走査位置に対するレーザ制
御信号の周期を示す図。
御信号の周期を示す図。
【図19】他の従来例を示すブロック図。
21…半導体レーザ発振器 25…スキャナモータ 26…直角プリズム 31…基準信号発生器 32…記憶装置 33…アドレスカウンタ 34…D/A変換器 35…比較器 36…レーザドライバ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/113
Claims (4)
- 【請求項1】 記録情報に基づいてオン、オフするレー
ザ光を偏向走査し、結像面にレーザ光を集光して画素単
位で情報を記録する光走査装置において、 初期化後にレベルが漸次増加又は減少し続ける任意の基
準信号を発生する基準信号発生手段と、この基準信号発
生手段が発生する基準信号のレベルに対応して、レーザ
光の1走査中における走査速度の変化により発生するf
θ誤差を補正するために、1走査における各画素の駆動
パルス幅を決定するためのデータを記憶した記憶手段
と、この記憶手段から読出した各画素に対応したデータ
をデジタル/アナログ変換するD/A変換手段と、前記
基準信号発生手段が発生する基準信号のレベルと前記D
/A変換手段からのアナログ信号のレベルを比較する比
較手段と、1走査毎に前記基準信号発生手段を初期化す
る手段とを設け、前記比較手段の比較結果に基づいてレ
ーザ光のオン、オフタイミングを制御することを特徴と
する光走査装置。 - 【請求項2】 基準信号発生手段は、1走査毎に発生す
る基準信号の位相を変化させることを特徴とする請求項
1記載の光走査装置。 - 【請求項3】 基準信号発生手段は、1走査毎に発生す
る基準信号のレベルを変化させることを特徴とする請求
項1記載の光走査装置。 - 【請求項4】 記録情報に基づいてオン、オフするレー
ザ光を偏向走査し、結像面にレーザ光を集光して画素単
位で情報を記録する光走査装置において、 初期化後にレベルが漸次増加又は減少し続ける任意の基
準信号を発生する基準信号発生手段と、この基準信号発
生手段が発生する基準信号のレベルに対応して、レーザ
光の1走査中における走査速度の変化により発生するf
θ誤差を補正するために、1走査における各画素の駆動
パルス幅を決定するためのデータを記憶した記憶手段
と、この記憶手段から読出した各画素に対応したデータ
をデジタル/アナログ変換するD/A変換手段と、前記
基準信号発生手段が発生する基準信号のレベルと前記D
/A変換手段からのアナログ信号のレベルを比較する比
較手段と、この比較手段の比較結果に応じて各画素毎に
前記基準信号発生手段を初期化する手段とを設け、前記
比較手段の比較結果に基づいてレーザ光のオン、オフタ
イミングを制御することを特徴とする光走査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6235637A JPH08101357A (ja) | 1994-09-29 | 1994-09-29 | 光走査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6235637A JPH08101357A (ja) | 1994-09-29 | 1994-09-29 | 光走査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08101357A true JPH08101357A (ja) | 1996-04-16 |
Family
ID=16988978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6235637A Pending JPH08101357A (ja) | 1994-09-29 | 1994-09-29 | 光走査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08101357A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7256815B2 (en) | 2001-12-20 | 2007-08-14 | Ricoh Company, Ltd. | Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same |
JP2008276075A (ja) * | 2007-05-02 | 2008-11-13 | Ricoh Co Ltd | 画像形成装置 |
JP2009151286A (ja) * | 2007-11-27 | 2009-07-09 | Ricoh Co Ltd | 画像形成装置、画像形成方法、プログラム及び記録媒体 |
US9658562B2 (en) | 2015-02-19 | 2017-05-23 | Canon Kabushiki Kaisha | Image forming apparatus and optical scanning apparatus for scanning photosensitive member with light spot |
US9665031B2 (en) | 2015-02-19 | 2017-05-30 | Canon Kabushiki Kaisha | Image forming apparatus that forms latent image by irradiating photosensitive member with light |
-
1994
- 1994-09-29 JP JP6235637A patent/JPH08101357A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7256815B2 (en) | 2001-12-20 | 2007-08-14 | Ricoh Company, Ltd. | Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same |
JP2008276075A (ja) * | 2007-05-02 | 2008-11-13 | Ricoh Co Ltd | 画像形成装置 |
JP2009151286A (ja) * | 2007-11-27 | 2009-07-09 | Ricoh Co Ltd | 画像形成装置、画像形成方法、プログラム及び記録媒体 |
US9658562B2 (en) | 2015-02-19 | 2017-05-23 | Canon Kabushiki Kaisha | Image forming apparatus and optical scanning apparatus for scanning photosensitive member with light spot |
US9665031B2 (en) | 2015-02-19 | 2017-05-30 | Canon Kabushiki Kaisha | Image forming apparatus that forms latent image by irradiating photosensitive member with light |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000071510A (ja) | 画像形成装置 | |
RU2339176C2 (ru) | Устройство формирования изображения и способ управления для него | |
JP3212200B2 (ja) | 光走査装置 | |
JP5063012B2 (ja) | 光学走査装置及び画像形成装置 | |
JPH08101357A (ja) | 光走査装置 | |
US7667725B2 (en) | Multi-beam image forming apparatus and image forming method using the same | |
JP2883786B2 (ja) | 光走査装置 | |
JP2003276234A (ja) | 画像形成装置 | |
JPH0792407A (ja) | 光走査装置 | |
JP4494705B2 (ja) | 画像形成装置 | |
JPH08166551A (ja) | 光走査装置 | |
JP3576745B2 (ja) | 画像形成装置及びプリンタ | |
JPH08114759A (ja) | 光走査装置のfθ誤差補正方法 | |
JP3254275B2 (ja) | 画像記録装置 | |
JPH07191271A (ja) | 光走査装置 | |
JP2003266770A (ja) | 画像形成装置 | |
JPH06191085A (ja) | 光走査装置 | |
JP2722478B2 (ja) | レーザビーム走査装置 | |
JP2005088490A (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 | |
JP4365297B2 (ja) | 画像形成装置及び画像形成方法 | |
JPH05107492A (ja) | 光ビーム走査光学系 | |
JPH08152571A (ja) | 光走査装置 | |
JPH1082963A (ja) | 光走査装置 | |
JPH0777661A (ja) | 光走査装置 | |
JPH0373908A (ja) | 多点同期方式の光書込み記録装置 |