JPH08101357A - 光走査装置 - Google Patents

Abstract

(57)【要約】 【目的】ｆθ誤差の電気的補正を行うものにおいて、補
正精度を向上する。 【構成】レベルが漸次増加し続ける基準信号を発生する
基準信号発生器３１と、ｆθ誤差を補正するために、１
走査における各画素の駆動パルス幅を決定するための補
正データを記憶した記憶装置３２と、この記憶装置から
読出した補正データをアナログ信号に変換するＤ／Ａ変
換器３４と、基準信号のレベルとアナログ信号のレベル
を比較する比較器３５と、１走査毎に基準信号発生器を
初期化する書き出し位置検出信号Ｓとを設け、基準信号
のレベルがアナログ信号のレベルより大きくなるタイミ
ングで比較器から基準画素クロックＶclk が発生し、レ
ーザドライバ３６はレーザダイオード３７を基準画素ク
ロックのタイミングで画像データに基づいてオン、オフ
制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザプリンタ、レー
ザファクシミリ、デジタル複写機等に使用する光走査装
置に関する。

【０００２】

【従来の技術】例えばレーザプリンタに使用する光走査
装置は感光体を露光して静電潜像を形成するためにレー
ザ光を偏向走査して感光面に照射するようになっている
が、このような光走査装置では主走査・副走査像面湾
曲、走査線湾曲、ｆθ補正、面倒れ等の各光学収差の補
正を純光学的に行うことが一般的で、複数枚のｆθレン
ズと面倒れ補正シリンダー状レンズを組合わせる構造が
知られている。また光学系を簡単にするため、ｆθレン
ズの１面をトーニック面にして面倒れ補正までｆθレン
ズで行うものも知られている。

【０００３】しかし、ｆθレンズは大きく、またコスト
も高く、このためｆθレンズを使用せず楕円形ポリゴン
ミラーと両面非球面補正レンズの組合わせで光学収差補
正を行うものも知られている。

【０００４】また、光学収差のうち、ｆθ誤差（レーザ
光を一定角速度で走査した場合に走査面上でのレーザ光
の走査速度が走査位置によって変化するため、画素の間
隔が一定にならないという誤差）については電気的補正
により行い、その他の収差を光学的に補正するものも知
られている。

【０００５】例えば特開平２−１３１２１２号公報のも
のは、図１７に示すように、半導体レーザ１からの発散
レーザ光をコリメータレンズ２で収束又は平行光束に修
正し、その修正したレーザ光をシリンドリカルレンズ３
を介してポリゴンミラー４に照射して偏向走査し、その
偏向光をトロイダルレンズ５を介して折り返しミラー
６，７で反射させて感光ドラム８上に集光させている。

【０００６】そして、主走査ライン９上を走査する場合
に、この主走査ライン９において中心部から端部にわた
って走査速度に差が生じるため、すなわち中央部に比べ
て端部の走査速度が大きくなるため、等時的なタイミン
グで露光したのでは画素ピッチにばらつきが生じる。

【０００７】そこで主走査ライン９の全領域を中央で二
分し、それぞれの領域を図１８に示すようにａ〜ｇの７
ブロックに分割し、各ブロックａ〜ｇにおいて印字クロ
ックの１０倍の基準クロックの１０パルス分で１画素を
構成する部分と９パルス分で１画素を構成する部分との
比率を変化させて、端部になるに従って画素印字タイミ
ングを早め、それにより巨視的に中央部から端部にわた
って印字間隔が均一になるようにし電気的にｆθ誤差の
補正を行うようにしている。

【０００８】また、特開昭５８−６８７１５号公報のも
のは、図１９に示すように、レーザ照射始点センサから
の信号を受け走査始点を発生するレーザ照射始点信号発
生回路１１とクロック発生回路１２を設け、レーザ光が
レーザ照射始点センサを通過するとレーザ照射始点信号
発生回路１１からパルスＳＲが発生してカウンタ回路１
３をリセットし、以降カウンタ回路１３はクロック発生
回路１２からのクロックをカウントする。

【０００９】このカウンタ回路１３のカウント値は固定
記憶装置で構成される関数発生器１４によりデジタル／
アナログ変換されて電圧信号ＶＣとなり、この電圧信号
ＶＣはさらに電圧周波数変換器１５で周波数信号ｆc に
変換されて印字バッファ１６に供給される。

【００１０】そして周波数信号ｆc により印字バッファ
１６から印字データを直列的に送り出して光変調器ドラ
イバ１７に供給し、この光変調器ドライバ１７からの光
変調出力Ｌo によりレーザの照射面での走査速度の違い
を補正している。

【００１１】すなわち、この公報のものは、電圧制御発
振器の発振周波数を変化させることにより、レーザの照
射面での走査速度の違いを補正するようにしている。

【００１２】

【発明が解決しようとする課題】しかし、特開平２−１
３１２１２号公報のものは、１０パルスで１画素を構成
する部分と９パルスで１画素を構成する部分との比率を
変化させてｆθ誤差の補正を行っているため、１画素の
１／１０のパルス幅の誤差が生じることになる。これを
解決するためには印字クロックの数倍の高速クロックが
必要であった。

【００１３】また、このように単に比率を変化させるの
みでは各画素ライン間で９パルスと１０パルスが一定周
期で並ぶため、各画素ライン間に縦線のモアレが発生す
る問題があった。

【００１４】また、特開昭５８−６８７１５号公報のも
のは、精度よく補正するためには関数発生器１４の精度
を充分に高くする必要があり、また同時に電圧制御発振
器の精度や安定度さらに再現性が必要となり、全体とし
てかなり高価となる問題がある。

【００１５】そこで請求項１及び４対応の発明は、電気
的にｆθ誤差の補正を行うものにおいて、印字クロック
よりも高速なクロックを使用することなく補正精度を向
上でき、しかもコスト低下を図ることができる光走査装
置を提供する。

【００１６】また、請求項２及び３対応の発明は、さら
に各画素ライン間で縦線のモアレが発生するのを防止で
きる光走査装置を提供する。

【００１７】

【課題を解決するための手段】請求項１対応の発明は、
記録情報に基づいてオン、オフするレーザ光を偏向走査
し、結像面にレーザ光を集光して画素単位で情報を記録
する光走査装置において、初期化後にレベルが漸次増加
又は減少し続ける任意の基準信号を発生する基準信号発
生手段と、この基準信号発生手段が発生する基準信号の
レベルに対応して、レーザ光の１走査中における走査速
度の変化により発生するｆθ誤差を補正するために、１
走査における各画素の駆動パルス幅を決定するためのデ
ータを記憶した記憶手段と、この記憶手段から読出した
各画素に対応したデータをデジタル／アナログ変換する
Ｄ／Ａ変換手段と、基準信号発生手段が発生する基準信
号のレベルとＤ／Ａ変換手段からのアナログ信号のレベ
ルを比較する比較手段と、１走査毎に前記基準信号発生
手段を初期化する手段とを設け、比較手段の比較結果に
基づいてレーザ光のオン、オフタイミングを制御するも
のである。

【００１８】例えば、基準信号発生手段がレベルが漸次
増加し続ける任意の基準信号を発生する場合は、比較手
段は基準信号のレベルがアナログ信号のレベルを越える
タイミングに基づいてレーザ光のオン、オフタイミング
を制御し、また、基準信号発生手段がレベルが漸次減少
し続ける任意の基準信号を発生する場合は、比較手段は
基準信号のレベルがアナログ信号のレベルよりも低下す
るタイミングに基づいてレーザ光のオン、オフタイミン
グを制御する。

【００１９】請求項２対応の発明は、請求項１記載の光
走査装置において、基準信号発生手段は１走査毎に発生
する基準信号の位相を変化させるものである。

【００２０】請求項３対応の発明は、請求項１記載の光
走査装置において、基準信号発生手段は１走査毎に発生
する基準信号のレベルを変化させるものである。

【００２１】請求項４対応の発明は、記録情報に基づい
てオン、オフするレーザ光を偏向走査し、結像面にレー
ザ光を集光して画素単位で情報を記録する光走査装置に
おいて、初期化後にレベルが漸次増加又は減少し続ける
任意の基準信号を発生する基準信号発生手段と、この基
準信号発生手段が発生する基準信号のレベルに対応し
て、レーザ光の１走査中における走査速度の変化により
発生するｆθ誤差を補正するために、１走査における各
画素の駆動パルス幅を決定するためのデータを記憶した
記憶手段と、この記憶手段から読出した各画素に対応し
たデータをデジタル／アナログ変換するＤ／Ａ変換手段
と、基準信号発生手段が発生する基準信号のレベルとＤ
／Ａ変換手段からのアナログ信号のレベルを比較する比
較手段と、この比較手段の比較結果に応じて各画素毎に
基準信号発生手段を初期化する手段とを設け、比較手段
の比較結果に基づいてレーザ光のオン、オフタイミング
を制御するものである。

【００２２】

【作用】請求項１対応の発明においては、記憶手段から
各画素に対応したデータを読出してＤ／Ａ変換手段によ
りアナログ信号に変換する。このときのアナログ信号は
各画素毎にレベルが例えば段階的に上昇変化する。一
方、基準信号発生手段は例えばレベルを漸次上昇する基
準信号を発生する。

【００２３】比較手段は基準信号のレベルとアナログ信
号のレベルを各画素毎に比較する。基準信号のレベルは
当初はアナログ信号のレベルよりも低いが漸次上昇する
ためやがてアナログ信号のレベルより大きくなる。これ
により比較手段の出力が反転し、このタイミングでレー
ザ光がオン、オフ制御される。

【００２４】こうして、各画素毎に基準信号のレベルが
記憶手段に記憶したデータに対応したアナログ信号のレ
ベルを越えるタイミングでレーザ光はオン、オフ制御さ
れることになる。そして１ラインの走査が終了すると、
基準信号発生手段は初期化され、再び最小レベルから漸
次上昇し、次の１ラインの各画素毎のアナログ信号と比
較されることになる。

【００２５】請求項２対応の発明においては、１走査毎
に発生する基準信号の位相が変化するので、基準信号レ
ベルが漸次増加する場合は各ライン間で基準信号レベル
がアナログ信号レベルを越えるタイミングがずれる。す
なわち、レーザ光がオン、オフ制御されるタイミングが
変化する。

【００２６】請求項３対応の発明においては、１走査毎
に発生する基準信号のレベルが変化するので、基準信号
レベルが漸次増加する場合は各ライン間で基準信号レベ
ルがアナログ信号レベルを越えるタイミングがずれる。
すなわち、レーザ光がオン、オフ制御されるタイミング
が変化する。

【００２７】請求項４対応の発明においては、基準信号
レベルが漸次増加する場合は基準信号のレベルがアナロ
グ信号のレベルを越えるタイミングで比較手段の出力が
反転しレーザ光がオン、オフ制御される。そしてこの反
転毎に基準信号発生手段は初期化される。

【００２８】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００２９】（第１の実施例）この実施例は請求項１に
対応した実施例である。

【００３０】図１及び図２に示すように、半導体レーザ
発振器２１からのレーザ光を収束レンズ２２で発散気味
の光束に変換させた後スリット２３で円形のビームに成
形し、そのビームを反射ミラー２４に反射させ直角に光
路を変更させた後、スキャナモータ２５のロータ２５ａ
の回転軸２５ｂ上に配置されている直角プリズム２６の
２つの４５°反射面に照射させている。

【００３１】前記直角プリズム２６は、互いに直交する
単辺側の２つの面を反射面とし、かつこの２つの反射面
と対向した長辺側の面の中心をスキャナモータ２５の回
転軸２５ｂに合わせて配置し、前記反射ミラー２４から
の反射光をスキャナモータ２５の回転軸２５ｂから数mm
程度離れてその回転軸２５ｂに平行に入射している。

【００３２】前記スキャナモータ２５は、ロータ２５ａ
にマグネット２５ｃを一体に取付けている。前記回転軸
２５ｂは、ベース部も兼ねるステータ部材２５ｄにボー
ルベアリング２５ｅを介して回転自在に取付けている。
前記ステータ部材２５ｄには、スペーサ２５ｆを介して
回路基板２５ｇを固定し、この回路基板２５ｇの前記マ
グネット２５ｃと対向した部位の裏面側にコイル２５ｈ
を取付けている。

【００３３】前記反射ミラー２４からの反射光は前記ス
キャナモータ２５で回転駆動する直角プリズム２６の反
射面で反射してスキャナモータ２５の回転軸２５ｂに垂
直な平面方向に偏向走査する偏向光に変換した後、近傍
に配置した入射面よりも出射面の曲率半径が小さく、外
側に向かって凸のメニスカスレンズ２７に入射し、結像
面である例えばレーザプリンタでは感光ドラムの結像面
に結像するようになっている。

【００３４】前記半導体レーザ発振器２１、収束レンズ
２２及びスリット２３は光出射ユニット２８として一体
化している。また、前記メニスカスレンズ２７はケース
２９に組み込んである。

【００３５】そして、前記光出射ユニット２８を例えば
合成樹脂等からなり装置全体を包囲するハウジング２０
の上部後方に嵌め込み、前記反射ミラー２４を前記ハウ
ジング２０の上部前方の傾斜部に埋設し、前記ケース２
９を前記ハウジング２０の前部開口部に嵌め込んでい
る。

【００３６】前記ハウジング２０は下端にフランジ部を
有し、このフランジ部を前記スキャナモータ２５のステ
ータ部材２５ｄの周縁部にネジ止めしている。

【００３７】図３は前記半導体レーザ発振器２１を駆動
する制御部の構成を示すブロック図で、３１は基準信号
発生手段としての基準信号発生器で、この基準信号発生
器３１は、初期化後にレベルが漸次増加し続ける任意の
基準信号を発生するようになっている。３２は例えばＲ
ＡＭやＲＯＭなどからなる記憶手段としての記憶装置
で、この記憶装置３２は、前記基準信号発生器３１が発
生する基準信号のレベルに対応して、レーザ光の１走査
中における走査速度の変化により発生するｆθ誤差を補
正するために、１走査における各画素の駆動パルス幅を
決定するためのデータ、すなわち補正データを記憶して
いる。

【００３８】３３は前記記憶装置３２から補正データを
読み出す時の読出し位置を指定するアドレスカウンタ、
３４は前記記憶装置３２から読み出されたデジタル信号
である補正データをアナログ信号に変換するＤ／Ａ（デ
ジタル／アナログ）変換器、３５は前記基準信号発生器
３１が発生する基準信号のレベルと前記Ｄ／Ａ変換器３
４からのアナログ信号のレベルを比較し、基準信号レベ
ルがアナログ信号レベルに到達した時、出力をハイレベ
ルからローレベルに反転する比較手段としての比較器で
ある。この比較器３５の出力は各画素の印字位置を決め
る基準画像クロック（印字クロック）Ｖclk となってい
る。

【００３９】前記比較器３５からの基準画像クロックＶ
clk をレーザドライバ３６に供給すると共に前記アドレ
スカウンタ３３に供給している。前記レーザドライバ３
６は比較器３５からの基準画像クロックＶclk に基づい
てレーザダイオード３７をオン、オフ駆動するようにな
っている。なお、レーザドライバ３６及びレーザダイオ
ード３７は前記半導体レーザ発振器２１を構成してい
る。

【００４０】前記アドレスカウンタ３３は比較器３５か
らの基準画像クロックＶclk によりアドレスをインクリ
メントするようになっている。

【００４１】信号Ｓは感光ドラムの感光面を走査するレ
ーザ光が印字範囲以外の位置に到達したことを検出する
センサから出力される書き出し位置検出信号で、この書
き出し位置検出信号Ｓにより印字開始位置のタイミング
を取るようにしている。すなわち、書き出し位置検出信
号Ｓは１走査に１回出力するようになっている。

【００４２】前記基準信号発生器３１は書き出し位置検
出信号Ｓにより初期化されて基準信号レベルを初期状態
に戻すようになっている。前記アドレスカウンタ３３は
書き出し位置検出信号Ｓにより初期化されてアドレスを
初期状態に戻すようになっている。

【００４３】この制御部は、図４に示すタイミングで動
作する。すなわち、図４の(a) に示すタイミングで書き
出し位置検出信号Ｓが発生すると、基準信号発生器３１
が初期化され図４の(b) に示すようにレベルが漸次増加
する基準信号を発生する。

【００４４】また、アドレスカウンタ３３は書き出し位
置検出信号Ｓにより初期化されて図４の(c) に示すよう
に各画素毎に０，１，２，…ｎと変化するアドレスデー
タを記憶装置３２に出力する。

【００４５】記憶装置３２はアドレスデータにより読出
しアドレスが指定され、図４の(d)に示すように各画素
毎に補正データをＤ0 ，Ｄ1 ，Ｄ2 ，…Ｄn と出力す
る。この補正データＤ0 ，Ｄ1 ，Ｄ2 ，…Ｄn はＤ／Ａ
変換器３４でアナログ信号に変換されて比較器３５に供
給される。

【００４６】比較器３５は基準信号発生器３１からの基
準信号レベルとＤ／Ａ変換器３４からのアナログ信号レ
ベルを比較する。そして１画素目は基準信号レベルがＡ
0 より大きくなると、比較器３５の出力がハイレベルか
らローレベルに反転する。こうして、比較器３５から基
準画像クロックＶclk が発生してレーザドライバ３６に
供給されると共にアドレスカウンタ３３にも供給され
る。アドレスカウンタ３３はアドレスをインクリメント
し、これにより記憶装置３２からの補正データが変化す
る。すなわち、Ｄ／Ａ変換器３４からのアナログ信号レ
ベルが１段アップする。

【００４７】これにより比較器３５の出力がローレベル
からハイレベルに戻る。そしてそして２画素目は基準信
号レベルがＡ1 より大きくなると、比較器３５の出力が
ハイレベルからローレベルに反転する。

【００４８】このように比較器３５からは図４の(e) に
示すように、基準信号レベルがＡ0，Ａ1 ，Ａ2 ，…よ
りも大きくなる毎にローレベルに反転する基準画像クロ
ックＶclk が出力される。図４の(f) は印字有効範囲を
決定する信号で、この信号がローレベルになると基準信
号発生器３１が動作を開始する。

【００４９】基準画像クロックＶclk は、３００ｄｐ
ｉ、走査幅２２０ｍｍでは２５９８画素となる。以上の
処理を各ライン毎に繰り返し行うことにより例えばレー
ザプリンタでは感光ドラムに対して１頁の露光を行い、
その後トナーによる現像、トナー像の転写紙に対する転
写、熱定着が行われて１頁の印刷が行われることにな
る。

【００５０】次に記憶装置３２に記憶する補正データの
作成方法について述べる。

【００５１】図５に示すように、直角プリズム２６の反
射面からの偏向光は、メニスカスレンズ２７を介して感
光ドラムの結像面４０に結像するが、その結像面での走
査スピードは図６に示すように、中央部から端部へ行く
に従って速くなる。

【００５２】例えば、直角プリズム２６による偏向利用
角を９０度、メニスカスレンズ２７の厚さを７ｍｍ、入
射面の曲率半径を−６７．０ｍｍ、出射面の曲率半径を
−２５．８ｍｍ、スキャナモータ２５の回転軸２５ｂか
ら結像面４０までの距離を１６８．１ｍｍとした場合
に、偏向光の走査範囲は中央を０として±１１０ｍｍ程
度となる。

【００５３】そこで中央から１１０mm離れた位置で最大
画角となるようにクロックを決めると、走査位置６５mm
付近での速度が平均（基準）走査速度なり、これを基準
に印字クロックを決めると中央部では正規画素位置より
中央部に縮まり、端部では徐々に正規位置に近付き１１
０mmの位置で正規位置と重なるようになる。すなわち走
査位置と最大位置誤差の関係は図６のグラフ（イ）に示
すようになる。これは、３００ｄｐｉで走査幅２２０ｍ
ｍ、２５９８画素を印字すれば、端部では印字クロック
を速くし、中央部に向かって印字クロックを遅くし、再
び端部に向かって印字クロックは速くすることになる。

【００５４】今、基準信号発生器３１から発生する基準
信号をＦ(t) とすると、１走査の最初のクロック幅をｔ
0 とすればそのときの基準信号発生器３１から発生する
最初の画素の基準信号の大きさＡ0 は、 Ａ0 ＝Ｆ(t0) …(1) で求めることができ、このときのＡ0 をデジタル信号に
置き換えた値を補正データとして記憶装置３２の記憶す
ればよい。

【００５５】また、次の画素の基準信号の大きさＡ1 は Ａ1 ＝Ｆ (t0＋ｔ1) …(2) で求めることができ、このときのＡ1 をデジタル信号に
置き換えた値を補正データとして記憶装置３２の記憶す
ればよい。

【００５６】同様に、中央部１２９９画素目の大きさＡ
1298は、 Ａ1298＝Ｆ（ｔ0 ＋ｔ1 ＋…ｔ1197＋ｔ1298） …(3) で求めることができ、このときのＡ1298をデジタル信号
に置き換えた値を補正データとして記憶装置３２の記憶
すればよい。

【００５７】同様に、ｎ画素目の基準信号の大きさＡn-
1 は、

【数１】

【００５８】で求めることができ、このときのＡn-1 を
デジタル信号に置き換えた値を補正データとして記憶装
置３２の記憶すればよい。

【００５９】このようにして記憶装置３２に記憶したｆ
θ誤差の補正データを各画素毎に順次読出してＤ／Ａ変
換器３４でアナログ信号に変換して比較器３５で基準信
号と比較する。

【００６０】ところで、図４の(b) に示す基準信号に示
したＡ0 ，Ａ1 ，Ａ2 ，Ａ3 ，…は図４の(d) に示す記
憶装置３２からの各画素に対応した補正データＤ0 ，Ｄ
1 ，Ｄ2 ，Ｄ3 ，…をアナログ値にしたものである。

【００６１】従って、図４の(e) に示す比較器３５の出
力は、基準信号発生器３１からの基準信号Ｆ(t) がそれ
ぞれアドレスカウンタ３３により記憶装置３２から呼び
出された補正データＤ0 ，Ｄ1 ，Ｄ2 ，Ｄ3 ，…をＤ／
Ａ変換器３４で変換したアナログ値Ａ0 ，Ａ1 ，Ａ2 ，
Ａ3 ，…に比べて大きくなる時点で立ち下がる。すなわ
ち、ローレベルとなる。

【００６２】この比較器３５の出力を基準画像クロック
Ｖclk としてレーザドライバ３６に供給する。例えばレ
ーザドライバ３６に「１０１１０…」という画像データ
が入力すればレーザドライバ３６からレーザダイオード
３７に供給する駆動パルスは図４の(g) に示すように変
化する。

【００６３】従って、このときの駆動パルスのパルス幅
ｔw0，ｔw1，ｔw2，ｔw3…は記憶装置３２に記憶した各
画素位置に対応した補正データの値で制御されることに
なる。

【００６４】そこで、主走査方向の端部での駆動パルス
幅が短く、中央部での駆動パルス幅が長くなるように各
画素の補正データを上記(4) 式に従って設定し、基準信
号発生器３１からの基準信号をＦ(t) 式に基づいて変化
させればよい。

【００６５】このように、記憶装置３２の記憶した各画
素毎に設定した補正データをＤ／Ａ変換器３４で変換し
て得られるアナログ信号のレベルと基準信号発生器３１
から発生する漸次レベルが増加する基準信号のレベルを
比較器３５で比較して基準画像クロックＶclk を出力
し、この基準画像クロックＶclk によりレーザドライバ
３６が画像データに基づいてレーザダイオード３７をオ
ン、オフ駆動するようにしているので、高速クロックを
使用し、その高速クロックの異なる数の組み合わせによ
り印字クロックを作成するものに比べて、高速クロック
分のずれが生じるということがなく電気的にｆθ誤差の
補正を行う場合の補正精度を向上できる。

【００６６】また、構成も基準信号発生器３１、記憶装
置３２、アドレスカウンタ３３、Ｄ／Ａ変換器３４及び
比較器３４を使用するのみで簡単であり、また、これら
の回路部品は一般に市販されているものでありコスト的
にも安価に実現できる。

【００６７】（第２の実施例）この実施例は、第１の実
施例にモアレ防止の対策を施したもので、モアレを防止
するために記憶装置３２は例えば２走査分の補正データ
を持っている。この補正データを各走査毎に交互に切替
えて記憶装置３２から読み出すようにしている。

【００６８】すなわち、前記記憶装置３２には図７に示
すように、アドレスを分け、アドレス「００００」〜
「０ＦＦＦ」に補正パターンＡの補正データを記憶し、
アドレス「１０００」〜「１ＦＦＦ」に補正パターンＢ
の補正データを記憶している。補正パターンＡは各画素
毎に「Ｄ00」「Ｄ01」「Ｄ02」…「Ｄ02987 」という補
正データを記憶し、補正パターンＢは各画素毎に「Ｄ1
0」「Ｄ11」「Ｄ12」…「Ｄ12987 」という補正データ
を記憶している。

【００６９】補正データＤ00とＤ10は同じ画素位置にお
ける補正データであるが、Ｄ00＝Ｄ10＋α、の関係があ
り、補正パターンＡによる補正結果と補正パターンＢに
よる補正結果は一致しない。この結果、主走査方向ｎ画
素目の補正パターンＡのデータＤ0nと補正パターンＢの
データＤ1nは異なる。

【００７０】この場合、アドレスカウンタ３３は書き出
し位置検出信号Ｓをカウントし、そのカウント値により
記憶装置３２に記憶している補正パターンＡ、Ｂの補正
データを１走査毎に交互に読み出すアドレスを指定す
る。例えばカウント値が奇数のときにはアドレス「００
００」〜「０ＦＦＦ」を順次指定して補正パターンＡの
補正データを読出し、カウント値が偶数のときにはアド
レス「１０００」〜「１ＦＦＦ」を順次指定して補正パ
ターンＢの補正データを読出す。

【００７１】図８は制御部がこのような制御を行ったと
きの動作タイミングを示す図で、図８の(a) は書き出し
位置検出信号Ｓを示し、図８の(b) は基準信号発生器３
１からの基準信号を示し、図８の(c) はアドレスカウン
タ３３から記憶装置３２に供給するアドレスデータを示
し、図８の(d) は記憶装置３２から読み出される補正デ
ータを示し、図８の(e) は比較器３５の出力、すなわち
基準画像クロックＶclk を示し、図８の(f) は印字有効
範囲を決定する信号を示している。

【００７２】基準信号上のＡ00，Ａ01，Ａ02，…は記憶
装置３２から補正パターンＡの補正データを読出した時
の各画素の補正データに対応したアナログ値であり、Ａ
10，Ａ11，Ａ12，…は記憶装置３２から補正パターンＢ
の補正データを読出した時の各画素の補正データに対応
したアナログ値である。

【００７３】このように記憶装置３２から１走査毎にパ
ターンの異なる補正データを交互に読出してｆθ誤差の
補正を行うことにより、印字したときに各走査ライン間
で各画素パターンが揃うことがなく、従って縦線のモア
レを防止できる。

【００７４】なお、この実施例では記憶装置に２種類の
補正パターンＡ、Ｂを記憶して１走査毎に交互に読み出
すようにしたが必ずしもこれに限定するものではなく、
３種類以上の補正パターンを記憶装置に記憶して１走査
毎に順次選択的に読み出すようにしたものであってもよ
い。

【００７５】（第３の実施例）この実施例は請求項２に
対応した実施例である。

【００７６】この実施例も第１の実施例にモアレ防止の
対策を施したもので、モアレを防止するために図９に示
す基準信号発生器３１１を使用する。この基準信号発生
器３１１は、基準信号を発生する基準信号発生回路４
１、この基準信号発生回路４１からの基準信号を遅延す
る遅延回路４２、基準信号発生回路４１からの基準信号
及び前記遅延回路４２で遅延した基準信号のいずれかを
選択する選択回路４３、この選択回路４３及び前記基準
信号発生回路４１を制御する制御部４４で構成してい
る。

【００７７】この基準信号発生器３１１は、書き出し位
置検出信号Ｓにより基準信号発生回路４１を初期化する
と共に、書き出し位置検出信号Ｓにより制御部４４は選
択回路４３に例えば基準信号発生回路４１からの直接の
基準信号を選択させる。

【００７８】従って、この１走査においては基準信号発
生回路４１からの直接の基準信号が基準信号発生器３１
１出力として送出される。従って、この基準信号レベル
とＤ／Ａ変換器３４からのアナログ信号のレベルを比較
器３５で比較することにより基準画像クロックＶclk が
作られ、この基準画像クロックＶclk によりレーザダイ
オード３７のオン、オフタイミングが制御されｆθ誤差
の電気的補正が行われる。

【００７９】そして１走査が終了して再び書き出し位置
検出信号Ｓが発生すると、この検出信号Ｓにより基準信
号発生回路４１が初期化されると共に、この検出信号Ｓ
により制御部４４は選択回路４４に遅延回路４２で遅延
した基準信号を選択させる。

【００８０】従って、この１走査においては遅延され
た、すなわち位相が変化した基準信号が基準信号発生器
３１１出力として送出される。従って、この基準信号レ
ベルとＤ／Ａ変換器３４からのアナログ信号のレベルを
比較器３５で比較することにより基準画像クロックＶcl
k が作られ、この基準画像クロックＶclk によりレーザ
ダイオード３７のオン、オフタイミングが制御されｆθ
誤差の電気的補正が行われる。

【００８１】このようにすることで、１走査毎にクロッ
クがずれて各走査ライン間での縦線のモアレが防止され
る。

【００８２】なお、この実施例では基準信号発生器とし
て１つの基準信号発生回路を設け、この基準信号発生回
路からの基準信号をそのまま出力するか遅延して出力す
るかにより位相を異ならせたが必ずしもこれに限定する
ものではなく、遅延回路を使用せずに位相の異なる基準
信号を発生する２つの基準信号発生回路を設けたもので
あってもよい。また、位相の異なる基準信号は２種類に
は限らず３種類以上を１走査毎に選択的に出力するもの
であってもよい。

【００８３】（第４の実施例）この実施例は請求項３に
対応した実施例である。

【００８４】この実施例も第１の実施例にモアレ防止の
対策を施したもので、モアレを防止するために図１０に
示す基準信号発生器３１２を使用する。この基準信号発
生器３１２は、基準信号を発生する基準信号発生回路５
１、この基準信号発生回路５１からの基準信号の電圧Ｖ
を加算する加算器５２、基準信号発生回路５１からの基
準信号及び前記加算器５２からの基準信号のいずれかを
選択する選択回路５３、この選択回路５３及び前記基準
信号発生回路５１を制御する制御部５４で構成してい
る。

【００８５】この基準信号発生器３１２は、書き出し位
置検出信号Ｓにより基準信号発生回路５１を初期化する
と共に、書き出し位置検出信号Ｓにより制御部５４は選
択回路５４に例えば基準信号発生回路５１からの直接の
基準信号を選択させる。

【００８６】従って、この１走査においては基準信号発
生回路５１からの直接の基準信号が基準信号発生器３１
２出力として送出される。従って、この基準信号レベル
とＤ／Ａ変換器３４からのアナログ信号のレベルを比較
器３５で比較することにより基準画像クロックＶclk が
作られ、この基準画像クロックＶclk によりレーザダイ
オード３７のオン、オフタイミングが制御されｆθ誤差
の電気的補正が行われる。

【００８７】そして１走査が終了して再び書き出し位置
検出信号Ｓが発生すると、この検出信号Ｓにより基準信
号発生回路５１が初期化されると共に、この検出信号Ｓ
により制御部５４は選択回路５３に加算器５２からの基
準信号を選択させる。

【００８８】従って、この１走査においては前回とはレ
ベルが異なる基準信号が基準信号発生器３１２出力とし
て送出される。そして、この基準信号レベルとＤ／Ａ変
換器３４からのアナログ信号のレベルを比較器３５で比
較することにより基準画像クロックＶclk が作られ、こ
の基準画像クロックＶclk によりレーザダイオード３７
のオン、オフタイミングが制御されｆθ誤差の電気的補
正が行われる。

【００８９】このようにすることで、１走査毎にクロッ
クがずれて各走査ライン間での縦線のモアレが防止され
る。

【００９０】なお、この実施例では基準信号発生器内に
基準信号に電圧Ｖを加算する加算器５２を設けて基準信
号のレベルを増加する方向にシフトさせたが必ずしもこ
れに限定するものではなく、減算器を設けて基準信号の
レベルを減少する方向にシフトさせるものであってもよ
い。

【００９１】（第５の実施例）この実施例も第１の実施
例にモアレ防止の対策を施したもので、図１１に示すよ
うに、Ｄ／Ａ変換器３４１に入力する基準電圧入力値を
Ｖ1 とＶ2 の２種類用意し、制御部６１で選択回路６２
を制御してＤ／Ａ変換器３４１に１走査毎に基準電圧入
力値Ｖ1 を入力するか基準電圧入力値Ｖ2 を入力するか
を選択する。前記制御部６１は書き出し位置検出信号Ｓ
により前記選択回路６２の選択を切り替えさせる。

【００９２】この実施例では、１走査毎にＤ／Ａ変換器
３４１に入力する基準電圧入力値がＶ1 とＶ2 に切り替
えられるので、記憶装置３２からの補正データがＤ／Ａ
変換器３４１でアナログ信号に変換されるときのレベル
が変化する。すなわち、記憶装置３２から同一の補正デ
ータがＤ／Ａ変換器３４１に入力しても１走査毎にＤ／
Ａ変換器３４１に入力する基準電圧入力値が異なるの
で、１走査毎にアナログ値が異なる。

【００９３】従って、同一の補正データであっても比較
器３５に入力するアナログ信号のレベルが異なる。

【００９４】このようにしても１走査毎にクロックがず
れて各走査ライン間での縦線のモアレが防止される。

【００９５】（第６の実施例）この実施例も第１の実施
例にモアレ防止の対策を施したもので、モアレを防止す
るために基準信号の位相を変化させる制御とレベルを変
化させる制御を併用したもので、図１２に示す基準信号
発生器３１３を使用する。

【００９６】この基準信号発生器３１３は、基準信号を
発生する基準信号発生回路７１、この基準信号発生回路
７１からの基準信号を遅延する第１の遅延回路７２、こ
の基準信号発生回路７１からの基準信号を遅延する第２
の遅延回路７３、この第２の遅延回路７３で遅延した基
準信号に電圧Ｖを加算する第１の加算器７４、前記基準
信号発生回路７１からの基準信号に電圧Ｖを加算する第
２の加算器７５、基準信号発生回路７１からの直接の基
準信号、前記第１の遅延回路７２で遅延した基準信号、
前記第１の加算器７４からの基準信号及び前記第２の加
算器７５からの基準信号を順次択一的に選択する選択回
路７６、この選択回路７６及び前記基準信号発生回路７
１を制御する制御部７７で構成している。

【００９７】この基準信号発生器３１３は、書き出し位
置検出信号Ｓにより基準信号発生回路７１を初期化する
と共に、書き出し位置検出信号Ｓにより制御部７７は選
択回路７６に例えば基準信号発生回路５１からの直接の
基準信号を選択させる。

【００９８】従って、この１走査においては基準信号発
生回路７１からの直接の基準信号が基準信号発生器３１
３出力として送出される。従って、この基準信号レベル
とＤ／Ａ変換器３４からのアナログ信号のレベルを比較
器３５で比較することにより基準画像クロックＶclk が
作られ、この基準画像クロックＶclk によりレーザダイ
オード３７のオン、オフタイミングが制御されｆθ誤差
の電気的補正が行われる。

【００９９】そして１走査が終了して再び書き出し位置
検出信号Ｓが発生すると、この検出信号Ｓにより基準信
号発生回路７１が初期化されると共に、この検出信号Ｓ
により制御部７７は選択回路７６に第１の遅延回路７２
からの基準信号を選択させる。

【０１００】従って、この１走査においては前回とはレ
ベルが同じでも位相が異なる基準信号が基準信号発生器
３１３出力として送出される。そして、この基準信号レ
ベルとＤ／Ａ変換器３４からのアナログ信号のレベルを
比較器３５で比較することにより基準画像クロックＶcl
k が作られ、この基準画像クロックＶclk によりレーザ
ダイオード３７のオン、オフタイミングが制御されｆθ
誤差の電気的補正が行われる。

【０１０１】さらに１走査が終了して再び書き出し位置
検出信号Ｓが発生すると、この検出信号Ｓにより基準信
号発生回路７１が初期化されると共に、この検出信号Ｓ
により制御部７７は選択回路７６に第１の加算器７４か
らの基準信号を選択させる。

【０１０２】従って、この１走査においては前回とは位
相が同じでもレベルが異なる基準信号が基準信号発生器
３１３出力として送出される。そして、この基準信号レ
ベルとＤ／Ａ変換器３４からのアナログ信号のレベルを
比較器３５で比較することにより基準画像クロックＶcl
k が作られ、この基準画像クロックＶclk によりレーザ
ダイオード３７のオン、オフタイミングが制御されｆθ
誤差の電気的補正が行われる。

【０１０３】さらに１走査が終了して再び書き出し位置
検出信号Ｓが発生すると、この検出信号Ｓにより基準信
号発生回路７１が初期化されると共に、この検出信号Ｓ
により制御部７７は選択回路７６に第２の加算器７５か
らの基準信号を選択させる。

【０１０４】従って、この１走査においては前回とはレ
ベルが同じでも位相が異なる基準信号が基準信号発生器
３１３出力として送出される。そして、この基準信号レ
ベルとＤ／Ａ変換器３４からのアナログ信号のレベルを
比較器３５で比較することにより基準画像クロックＶcl
k が作られ、この基準画像クロックＶclk によりレーザ
ダイオード３７のオン、オフタイミングが制御されｆθ
誤差の電気的補正が行われる。

【０１０５】このようにすれば１走査毎にクロックがず
れ、しかも４走査間で同一の画素が同じ位置になること
はなく縦線のモアレがより確実に防止される。

【０１０６】（第７の実施例）この実施例は請求項４に
対応した実施例である。この実施例は、補正精度を上げ
るために１画素毎に基準信号を初期化する。

【０１０７】図１３に示すように、基準信号を発生する
基準信号発生器３１４を設け、この基準信号発生器３１
４に比較器３５の出力である基準画像クロックＶclk を
供給している。

【０１０８】前記基準信号発生器３１４は、図１４に示
すように、基準信号を発生する基準信号発生回路８１を
設け、この基準信号発生回路８１に書き出し位置検出信
号Ｓ及び基準画像クロックＶclk の反転信号をオアゲー
ト回路８２を介して供給し初期化するようになってい
る。

【０１０９】この実施例では図１５の(a) に示すように
１走査の開始に先立って書き出し位置検出信号Ｓが発生
すると、基準信号発生回路８１及びアドレスカウンタ３
３が初期化される。これによりアドレスカウンタ３３か
ら図１５の(c) に示すように最初の１画素目の補正デー
タを指定するアドレスデータ「０」が発生し、このアド
レスデータにより記憶装置３２から図１５の(d) に示す
ように最初の１画素目に対応する補正データＤ0 ′が読
み出されてＤ／Ａ変換器３４でアナログ信号に変換され
比較器３５に入力される。

【０１１０】この状態で図１５の(f) に示すように印字
有効範囲を決定する信号がローレベルになると、図１５
の(b) に示すように基準信号発生回路８１から漸次レベ
ルが増加する基準信号が発生し比較器３５に入力され
る。

【０１１１】そして基準信号のレベルがアナログ信号の
レベルよりも大きくなると、図１５の(e) に示すように
比較器３５から基準画像クロックＶclk が出力し、レー
ザドライバ３６に供給されると共にオアゲート回路８２
を介して基準信号発生回路８１に供給される。レーザド
ライバ３６は基準画像クロックＶclk により画像データ
に基づいてレーザダイオード３７をオン、オフ動作す
る。また、基準信号発生回路８１は基準画像クロックＶ
clk により初期化されて図１５の(b) に示すように再び
最初のレベルから基準信号を発生するようになる。

【０１１２】次に記憶装置３２に記憶する補正データの
作成方法について述べる。

【０１１３】今、基準信号発生回路８１からの基準信号
をＦ′(t) とすると、１走査の最初のクロック幅をｔ0
′とすれば、そのとき基準信号発生回路８１から発生
する基準信号の大きさＡ0 ′は、 Ａ0 ′＝Ｆ′(t0 ′) …(5) で求めることができ、このときのＡ0 ′をデジタル信号
に置き換えた値を補正データとして記憶装置３２の記憶
すればよい。

【０１１４】また、次の画素の基準信号の大きさＡ1 ′
は Ａ1 ′＝Ｆ′ (ｔ1 ′) …(6) で求めることができ、このときのＡ1 ′をデジタル信号
に置き換えた値を補正データとして記憶装置３２の記憶
すればよい。

【０１１５】同様に、ｎ画素目の基準信号の大きさＡn-
1 ′は、 Ａn-1 ′＝Ｆ′（ｔn-1 ′） …(7) で求めることができ、このときのＡn-1 ′をデジタル信
号に置き換えた値を補正データとして記憶装置３２の記
憶すればよい。

【０１１６】以上のように、この実施例では各画素毎に
初期化される基準信号発生回路８１からの基準信号のレ
ベル（図１５の(b) ）と、記憶装置３２から読み出され
る補正データＤ0 ′，Ｄ1 ′，Ｄ2 ′…（図１５の(d)
）をＤ／Ａ変換器３４でデジタル／アナログ変換して
得られるアナログ値Ａ0 ′，Ａ1 ′，Ａ2 ′…を比較器
３５で比較し、基準信号のレベルがアナログ値Ａ0 ′，
Ａ1 ′，Ａ2 ′…よりも大きくなる毎に比較器３５の出
力が図１５の(e) に示すようにローレベルに反転し、基
準画像クロックＶclk として出力する。

【０１１７】このように、各画素毎に基準信号発生回路
８１を初期化して基準信号を発生することにより、基準
信号の単位時間当たりのレベル変化が大きくなり、Ｄ／
Ａ変換器３４に入力する記憶装置３２からの補正データ
のビット数が少なくなっても精度の高い補正ができる。
すなわち、この実施例ではより精度の高いｆθ誤差補正
ができる。

【０１１８】また、この実施例も第１の実施例同様に、
構成が簡単となり、またコスト低下も実現できる。

【０１１９】（第８の実施例）この実施例は、第７の実
施例にモアレ防止の対策を施したもので、モアレを防止
するために、記憶装置３２は例えば１走査分の補正デー
タよりも１画素分多い２５９９画素分の補正データを記
憶している。

【０１２０】この実施例では、図１６の(a) に示すよう
に書き出し位置検出信号Ｓが発生すると、基準信号発生
器３１４からは図１６の(b) に示すように各画素毎に初
期化されたレベルが漸次増加する基準信号が発生する。

【０１２１】一方、アドレスカウンタ３３は、図１６の
(c) に示すように、例えば１走査目は「０」「１」
「２」〜「２５９７」と変化するアドレスデータを出力
し、２走査目は「１」「２」〜「２５９８」と変化する
アドレスデータを出力し、３走査目は再び「０」「１」
「２」〜「２５９７」と変化するアドレスデータを出力
するようになる。すなわち、各走査毎に交互に記憶装置
３２から補正データを読み出すためのアドレス指定を１
画素分ずらしている。

【０１２２】これにより、記憶装置３２から読み出され
る補正データは、図１６の(d) に示すように、奇数走査
目は「Ｄ0 」「Ｄ1 」「Ｄ2 」〜「Ｄ2597」となり、ま
た偶数走査目は「Ｄ1 」「Ｄ2 」「Ｄ3 」〜「Ｄ2598」
となる。

【０１２３】なお、図１６の(e) は比較器３５から出力
する基準画像クロックＶclk を示し、図１６の(f) は印
字有効範囲を決定する信号を示している。

【０１２４】このように、１走査毎に交互に記憶装置３
２から読み出す補正データを１画素分ずらせるようにし
ているので、１走査毎にＤ／Ａ変換器３４からのアナロ
グ値を基準信号レベルが越えるタイミングが同じ画素位
置でずれることになる。こうして縦線のモアレが防止さ
れる。

【０１２５】なお、この実施例では記憶装置３２に記憶
する補正データの画素数を１走査の画素数よりも１画素
多くして１走査毎に読み出す補正データのアドレスを１
つずらせるようにしたが必ずしもこれに限定するもので
はなく、記憶装置に１走査の画素数よりも２画素以上多
く記憶して１走査毎に読み出す補正データのアドレスを
１つずつずらし、増加した画素数分ずらし終わると最初
のアドレスに戻すようにして補正データを変化させるよ
うにしてもよい。

【０１２６】

【発明の効果】請求項１対応の発明によれば、電気的に
ｆθ誤差の補正を行うものにおいて、印字クロックより
も高速なクロックを使用することなく１走査毎に初期化
してレベル変化する基準信号を利用してｆθ誤差の補正
ができるので、補正精度を向上でき、しかもコスト低下
を図ることができる。

【０１２７】請求項２対応の発明によれば、１走査毎に
発生する基準信号の位相を変化させることにより、さら
に各画素ライン間で縦線のモアレが発生するのを防止で
きる。

【０１２８】請求項３対応の発明によれば、１走査毎に
発生する基準信号のレベルを変化させることにより、さ
らに各画素ライン間で縦線のモアレが発生するのを防止
できる。

【０１２９】請求項４対応の発明によれば、電気的にｆ
θ誤差の補正を行うものにおいて、印字クロックよりも
高速なクロックを使用することなく１画素毎に初期化し
てレベル変化する基準信号のレベル変化を利用してｆθ
誤差の補正ができるので、補正精度をより向上でき、し
かもコスト低下を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す筐体を省いた状態
の平面図。

【図２】図１のＡ−Ａ線に沿った断面図。

【図３】同実施例の要部ブロック図。

【図４】同実施例における各部の動作を説明するための
タイミング図。

【図５】同実施例の感光ドラムの結像面に結像する偏向
光を示す図。

【図６】同実施例の走査位置と走査スピード及び最大位
置誤差との関係を示す図。

【図７】本発明の第２の実施例における補正データの記
憶状態を示す図。

【図８】同実施例における各部の動作を説明するための
タイミング図。

【図９】本発明の第３の実施例における基準信号発生器
の構成を示すブロック図。

【図１０】本発明の第４の実施例における基準信号発生
器の構成を示すブロック図。

【図１１】本発明の第５の実施例におけるＤ／Ａ変換器
の構成を示すブロック図。

【図１２】本発明の第６の実施例における基準信号発生
器の構成を示すブロック図。

【図１３】本発明の第７の実施例の要部ブロック図。

【図１４】同実施例における基準信号発生器の構成を示
すブロック図。

【図１５】同実施例における各部の動作を説明するため
のタイミング図。

【図１６】本発明の第８の実施例における各部の動作を
説明するためのタイミング図。

【図１７】従来例を示す斜視図。

【図１８】同従来例における走査位置に対するレーザ制
御信号の周期を示す図。

【図１９】他の従来例を示すブロック図。

【符号の説明】

２１…半導体レーザ発振器 ２５…スキャナモータ ２６…直角プリズム ３１…基準信号発生器 ３２…記憶装置 ３３…アドレスカウンタ ３４…Ｄ／Ａ変換器 ３５…比較器 ３６…レーザドライバ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/113

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にレーザ光を集光して画素単
   位で情報を記録する光走査装置において、 初期化後にレベルが漸次増加又は減少し続ける任意の基
   準信号を発生する基準信号発生手段と、この基準信号発
   生手段が発生する基準信号のレベルに対応して、レーザ
   光の１走査中における走査速度の変化により発生するｆ
   θ誤差を補正するために、１走査における各画素の駆動
   パルス幅を決定するためのデータを記憶した記憶手段
   と、この記憶手段から読出した各画素に対応したデータ
   をデジタル／アナログ変換するＤ／Ａ変換手段と、前記
   基準信号発生手段が発生する基準信号のレベルと前記Ｄ
   ／Ａ変換手段からのアナログ信号のレベルを比較する比
   較手段と、１走査毎に前記基準信号発生手段を初期化す
   る手段とを設け、前記比較手段の比較結果に基づいてレ
   ーザ光のオン、オフタイミングを制御することを特徴と
   する光走査装置。
2. 【請求項２】 基準信号発生手段は、１走査毎に発生す
   る基準信号の位相を変化させることを特徴とする請求項
   １記載の光走査装置。
3. 【請求項３】 基準信号発生手段は、１走査毎に発生す
   る基準信号のレベルを変化させることを特徴とする請求
   項１記載の光走査装置。
4. 【請求項４】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にレーザ光を集光して画素単
   位で情報を記録する光走査装置において、 初期化後にレベルが漸次増加又は減少し続ける任意の基
   準信号を発生する基準信号発生手段と、この基準信号発
   生手段が発生する基準信号のレベルに対応して、レーザ
   光の１走査中における走査速度の変化により発生するｆ
   θ誤差を補正するために、１走査における各画素の駆動
   パルス幅を決定するためのデータを記憶した記憶手段
   と、この記憶手段から読出した各画素に対応したデータ
   をデジタル／アナログ変換するＤ／Ａ変換手段と、前記
   基準信号発生手段が発生する基準信号のレベルと前記Ｄ
   ／Ａ変換手段からのアナログ信号のレベルを比較する比
   較手段と、この比較手段の比較結果に応じて各画素毎に
   前記基準信号発生手段を初期化する手段とを設け、前記
   比較手段の比較結果に基づいてレーザ光のオン、オフタ
   イミングを制御することを特徴とする光走査装置。