JPH071871Y2 - Semiconductor integrated circuit - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は半導体集積回路に関し、特に電話用スピーチ
ネットワークにおける電話増幅器の利得制御回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a semiconductor integrated circuit, and more particularly to a gain control circuit for a telephone amplifier in a telephone speech network.

［従来の技術］ 第２図は従来のこの種の回路を示す接続図であって、図
において1,2,3はそれぞれ第１、第２、第３の定電流回
路、４は増幅用トランジスタ、５は増幅用トランジスタ
４のコレクタ、６は負荷抵抗、７は増幅器、8,9はそれ
ぞれトランジスタでトランジスタ8,9でダーリントン回
路（変形ダーリントン回路）を構成する。トランジスタ
８のエミッタ端子と第３の定電流回路３との接続点が出
力点10となり、出力点10と接地との間に結合キャパシタ
11とスピーカ12の直列回路（仮にスピーカ回路という）
が接続される。[Prior Art] FIG. 2 is a connection diagram showing a conventional circuit of this type. In the drawing, 1, 2, 3 are first, second and third constant current circuits, respectively, and 4 is an amplifying transistor. Reference numeral 5 is a collector of the amplifying transistor 4, 6 is a load resistor, 7 is an amplifier, and 8 and 9 are transistors, respectively, and transistors 8 and 9 form a Darlington circuit (modified Darlington circuit). The connection point between the emitter terminal of the transistor 8 and the third constant current circuit 3 becomes the output point 10, and the coupling capacitor is provided between the output point 10 and the ground.
Series circuit of 11 and speaker 12 (tentatively called speaker circuit)
Are connected.

13は第１のスイッチングトランジスタ、14は抵抗、15は
キャパシタ、16は抵抗である。キャパシタ15と抵抗16の
直列回路は外付回路として形成される。Reference numeral 13 is a first switching transistor, 14 is a resistor, 15 is a capacitor, and 16 is a resistor. The series circuit of the capacitor 15 and the resistor 16 is formed as an external circuit.

定電流回路1,2の定電流をそれぞれI₁，I₂とし抵抗６に
流れる電流をI₆とすれば、トランジスタ13がオフのとき
は、 I₆＝I₂−I₁ ……（１） であり、抵抗６の抵抗値をR₆、トランジスタ８の動作時
のベース・エミッタ間電圧をVBE8とすれば、出力点10の
電圧V₁₀は V₁₀＝VBE8＋（I₂−I₁）R₆ ……（２） となる。増幅器７の出力電圧の変化は、トランジスタ４
で増幅され、且つ、ダーリントン回路で増幅されてスピ
ーカ12を駆動する。When the constant currents of the constant current circuits 1 and 2 are I ₁ and I ₂ , respectively, and the current flowing through the resistor 6 is I ₆ , when the transistor 13 is off, I ₆ = I ₂ −I ₁ (1) If the resistance value of the resistor 6 is R ₆ and the base-emitter voltage when the transistor 8 is operating is VBE8, the voltage V _{10 at the} output point ₁₀ is V ₁₀ = VBE8 + (I ₂ −I ₁ ) R ₆ … (2) The change in the output voltage of the amplifier 7 depends on the transistor 4
And the Darlington circuit to drive the speaker 12.

トランジスタ４による増幅段を考えると、その負荷抵抗
は抵抗（６）であり、その値によってこの段の利得が定
められる。従って、回路全体の利得を制御するためには
抵抗（６）に並列な（等価的に）インピーダンスを付加
することによって行う。Considering the amplification stage by transistor 4, its load resistance is a resistor (6), whose value determines the gain of this stage. Therefore, in order to control the gain of the entire circuit, impedance (parallel) is added in parallel with the resistor (6).

すなわち、トランジスタ13のベースｓにバイアスを印加
し、このトランジスタ13をオンにするとトランジスタ13
のエミッタから接地への外付回路15,16がトランジスタ
４の負荷として抵抗６と並列に接続された形となり、ト
ランジスタ４の負荷抵抗の値が低下しこの段の利得が低
下する。That is, when a bias is applied to the base s of the transistor 13 and the transistor 13 is turned on, the transistor 13 is turned on.
The external circuits 15 and 16 from the emitter to the ground are connected in parallel with the resistor 6 as the load of the transistor 4, so that the value of the load resistance of the transistor 4 decreases and the gain of this stage decreases.

キャパシタ15と抵抗16の直列回路のインピーダンスを
Z_G，抵抗14の抵抗値をR₁₄、トランジスタ13のオン状態
の抵抗値をR_ONとすればR₆に並列に接続されるインピー
ダンスZ_Pは Z_P＝R_ON＋1/（1/R₁₄＋1/Z_G） ……（３） となり、トランジスタ４の段での利得はそれだけ低下す
る。The impedance of the series circuit of capacitor 15 and resistor 16
If Z _G , the resistance value of the resistor 14 is R ₁₄ , and the resistance value of the transistor 13 in the ON state is R _ON , the impedance Z _P connected in parallel with R ₆ is Z _P = R _ON + 1 / (1 / R ₁₄ + 1 / Z _G ) ... (3), and the gain in the stage of the transistor 4 decreases accordingly.

Z_Gの値は適当な外付回路を選び利得を適当に調整する。For the value of Z _G, an appropriate external circuit is selected and the gain is adjusted appropriately.

［考案が解決しようとする課題］ 従来の回路は以上のように構成されているので次のよう
な問題点がある。すなわち、トランジスタ13がオフ状態
になっている間にはキャパシタ15の電荷は抵抗14,16を
経て放電されているので、この状態でトランジスタ13を
オンにすると、コンデンサ15を充電する過渡電流が３−
10−６−５−13を経て流れ、点５の電圧が一時低下し、
そのためスピーカ12か「ぼつ」という音を発し、耳障り
である。[Problems to be Solved by the Invention] Since the conventional circuit is configured as described above, it has the following problems. That is, since the charge of the capacitor 15 is discharged through the resistors 14 and 16 while the transistor 13 is in the off state, when the transistor 13 is turned on in this state, the transient current that charges the capacitor 15 is 3 times. −
It flows through 10-6-5-13, the voltage at point 5 temporarily drops,
Therefore, the speaker 12 or the "bottom" sound is emitted, which is annoying.

この考案は従来の回路における上記の課題を解決し、切
り換え時にスピーカから不愉快な音を発することのない
回路を提供することを目的としている。It is an object of the present invention to solve the above problems in the conventional circuit, and to provide a circuit that does not emit an unpleasant sound from the speaker when switching.

［課題を解決するための手段］ この考案では、第２のスイッチングトランジスタを設
け、第１のスイッチングトランジスタ13がオフ状態にあ
る間はこの第２のトランジスタをオン状態にして、キャ
パシタを適当な電圧に充電した。[Means for Solving the Problems] In the present invention, a second switching transistor is provided, and while the first switching transistor 13 is in the off state, the second transistor is turned on and the capacitor is set to an appropriate voltage. Charged to.

［作用］ 第１のスイッチングトランジスタがオフの間もキャパシ
タはほぼ点５の電圧まで充電されているので、第１のス
イッチングトランジスタをオンにした場合でもキャパシ
タへの充電電流は流れない。[Operation] Since the capacitor is charged to the voltage of the point 5 even while the first switching transistor is off, the charging current to the capacitor does not flow even when the first switching transistor is turned on.

［実施例］ 第１図はこの考案の一実施例を示す接続図で、第２図と
同一符号は同一または相当部分を示し、17は第２のスイ
ッチングトランジスタ、18は第４の定電流回路、19は接
続点、20はダイオードである。トランジスタ17のベース
ｔはトランジスタ13のベースｓと反対論理の信号が加え
られ、13がオンのとき17はオフ、13がオフのとき17はオ
ンとなるよう制御される。[Embodiment] FIG. 1 is a connection diagram showing an embodiment of the present invention. The same reference numerals as those in FIG. 2 denote the same or corresponding parts, 17 is a second switching transistor, and 18 is a fourth constant current circuit. , 19 are connection points, and 20 is a diode. A signal having the opposite logic to that of the base s of the transistor 13 is applied to the base t of the transistor 17, and 17 is controlled to be off when 13 is on and 17 is on when 13 is off.

トランジスタ17に関係する以外の回路の動作は第１図と
第２図と同様であるので重複した説明を省略する。The operation of the circuit other than that related to the transistor 17 is the same as that in FIGS. 1 and 2, and thus the duplicate description will be omitted.

接続点（電圧点ということもう出来る）19の電圧は接続
点５の電圧とほぼ等しくなるように調整しておく。トラ
ンジスタ13がオフ、17がオンの間にトランジスタ17を経
てキャパシタ15を充電する電流が流れるがこの電流は信
号電流回路には関係のない回路を流れる。充電後はトラ
ンジスタ13のエミッタの電位はほぼ接続点19の電位にな
っている。従ってトランジスタ13がオンになってもキャ
パシタ15への充電電流は流れず、スピーカ12から「ぼ
つ」という音は発生しない。The voltage at the connection point (which can be called a voltage point) 19 is adjusted to be substantially equal to the voltage at the connection point 5. A current for charging the capacitor 15 flows through the transistor 17 while the transistor 13 is off and 17 is on, but this current flows through a circuit unrelated to the signal current circuit. After charging, the potential of the emitter of the transistor 13 is almost at the potential of the connection point 19. Therefore, even if the transistor 13 is turned on, the charging current to the capacitor 15 does not flow, and the speaker 12 does not make a clicking noise.

［考案の効果］ 以上のようにこの考案によれば、利得の切り換えを行う
ときに従来の回路で発生していた「ぼつ」音を除去する
ことが出来る。[Advantage of the Invention] As described above, according to the present invention, it is possible to eliminate the "buzzing" sound generated in the conventional circuit when the gain is switched.

【図面の簡単な説明】[Brief description of drawings]

第１図はこの考案の一実施例を示す接続図、第２図は従
来の回路を示す接続図。 １……第１の定電流回路、２……第２の定電流回路、３
……第３の定電流回路、４……増幅用トランジスタ、５
……接続点、６……負荷抵抗、７……増幅器、8,9……
ダーリントン回路、10……出力点、12……スピーカ、13
……第１のスイッチングトランジスタ、14……抵抗、15
……キャパシタ、16……抵抗、17……第２のスイッチン
グトランジスタ、19……電圧点。 なお、図中同一符号は同一または相当部分を示す。FIG. 1 is a connection diagram showing an embodiment of the present invention, and FIG. 2 is a connection diagram showing a conventional circuit. 1 ... 1st constant current circuit, 2 ... 2nd constant current circuit, 3
...... Third constant current circuit, 4 ... Amplifying transistor, 5
...... Connection point, 6 …… Load resistance, 7 …… Amplifier, 8,9 ……
Darlington circuit, 10 …… Output point, 12 …… Speaker, 13
...... First switching transistor, 14 ...... Resistance, 15
... capacitor, 16 ... resistor, 17 ... second switching transistor, 19 ... voltage point. The same reference numerals in the drawings indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】エミッタが第１の定電流回路１を介して電
源に接続されコレクタが第２の定電流回路２を介して接
地される増幅用トランジスタ４のベースに信号を入力
し、出力点10が第３の定電流回路３を介して上記電源に
接続され、該出力点と接地間とに接続されるダーリント
ン回路の入力ベース端子を上記増幅用トランジスタ４の
コレクタ側の端子５に接続し、上記端子５と10との間に
負荷抵抗６を接続し、上記ダーリントン回路の該出力点
10と接地との間にスピーカ回路を接続するよう構成され
た半導体集積回路において、 コレクタが上記増幅用トランジスタ４のコレクタ側端子
５に接続され、エミッタが抵抗14を介して接地される第
１のスイッチングトランジスタ13、 上記抵抗14に並列に接続されるキャパシタ15と抵抗16を
直列接続した外付回路、 コレクタが上記端子５とほぼ同一電位の電圧点に接続さ
れエミッタ側の端子が上記第１のスイッチングトランジ
スタ13のエミッタに接続される第２のスイッチングトラ
ンジスタ17、 上記第１のスイッチングトランジスタ13がオンの間は上
記第２のトランジスタ17はオフとなり、13がオフの間は
17がオンとなるよう制御する手段、 を備えたことを特徴とする半導体集積回路。1. A signal is input to the base of an amplifying transistor 4 whose emitter is connected to a power source via a first constant current circuit 1 and whose collector is grounded via a second constant current circuit 2, and an output point. 10 is connected to the power source through the third constant current circuit 3, and the input base terminal of the Darlington circuit connected between the output point and the ground is connected to the collector-side terminal 5 of the amplifying transistor 4. , A load resistor 6 is connected between the terminals 5 and 10, and the output point of the Darlington circuit is connected.
In the semiconductor integrated circuit configured to connect the speaker circuit between 10 and the ground, the first collector whose collector is connected to the collector-side terminal 5 of the amplifying transistor 4 and whose emitter is grounded through the resistor 14 An external circuit in which a switching transistor 13, a capacitor 15 and a resistor 16 connected in parallel to the resistor 14 are connected in series, a collector is connected to a voltage point having substantially the same potential as the terminal 5 and an emitter side terminal is the first terminal. The second switching transistor 17 connected to the emitter of the switching transistor 13, the second transistor 17 is off while the first switching transistor 13 is on, and the second transistor 17 is off while the first switching transistor 13 is on.
A semiconductor integrated circuit comprising means for controlling 17 to be turned on.