JP2538239Y2 - Low frequency amplifier circuit - Google Patents
Low frequency amplifier circuitInfo
- Publication number
- JP2538239Y2 JP2538239Y2 JP1990100858U JP10085890U JP2538239Y2 JP 2538239 Y2 JP2538239 Y2 JP 2538239Y2 JP 1990100858 U JP1990100858 U JP 1990100858U JP 10085890 U JP10085890 U JP 10085890U JP 2538239 Y2 JP2538239 Y2 JP 2538239Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、低電圧源用の低周波増幅回路に関するもの
であり、大電流を出力し得ると共に電圧損失の少ない省
電力型の低周波増幅回路に係るものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a low-frequency amplifier circuit for a low-voltage source, which can output a large current and has a low voltage loss and a power-saving low-frequency amplifier. It relates to a circuit.
第２図は、従来の低周波増幅回路の一例を示す回路図
である。トランジスタQ10のコレクタは、電源電圧VCCに
接続され、そのエミッタがトランジスタQ11のコクレタ
に接続され、Q11のエミッタが接地されて低電圧用の低
周波増幅回路の出力段を形成している。周知の如く出力
端子20に負荷回路RL1が接続さ、負荷に大電流を流し込
む場合には、トランジスタQ10のコクレタ電流ICを大電
流とするべく、トランジスタQ10のベースにベース電流I
Bを多く流し込まねばならない。トランジスタQ12，Q13
は出力段のバイアス回路であり、10は入力端子である。FIG. 2 is a circuit diagram showing an example of a conventional low-frequency amplifier circuit. The collector of the transistor Q 10 is connected to the power source voltage V CC, its emitter connected to Kokureta transistor Q 11, and the emitter of Q 11 is grounded to form an output stage of the low frequency amplifying circuit for low voltage I have. Known as the output terminal 2 0 in the load circuit R L1 is connected is, when pouring a large current to the load, so as to put Kokureta current I C of the transistor Q 10 and a large current, the base to the base current of the transistor Q 10 I
A lot of B must be poured. Transistors Q 12 and Q 13
Is a bias circuit of the output stage, 1 0 is the input terminal.
通常、この様な電力用の低周波増幅回路では、大電流
を得るために出力段がダーリントン回路で構成されてい
る。Usually, in such a low-frequency amplifier circuit for electric power, an output stage is constituted by a Darlington circuit in order to obtain a large current.
従来の低周波増幅回路では、大電流を取り扱う場合、
仮に出力段のトランジスタQ10にコレクタ電流ICとし100
mAの電流を供給しようとすると、（IB＝IC／HFE）（但
し、HFEは電流増幅率であり、HFEが50であるとする。）
の関係式からベース電流IBは約2mAとなり、従って、ト
ランジスタQ12のコレクタ電流として少なくとも2mAの電
流を用意する必要がある。しかし、PNPトランジスタに
よって充分な電流を供給するのは必ずしも容易ではな
く、たとえ用意できたとしても、常時、大電流を流さね
ばならないために省電力化には相応しくない。In a conventional low frequency amplifier circuit, when handling a large current,
If the collector current I C in the transistor Q 10 of the output stage 100
When an attempt is made to supply a current of mA, (I B = I C / H FE ) (where H FE is the current amplification factor and H FE is 50)
The base current I B from the relationship about 2mA next, therefore it is necessary to prepare at least 2mA current as the collector current of the transistor Q 12. However, it is not always easy to supply a sufficient current with a PNP transistor, and even if it can be prepared, a large current must always flow, which is not suitable for power saving.
通常、このような低周波増幅回路では、出力段にダー
リントン回路を用いている場合が多いが、電源電圧VCC
が２〜３ボルトの場合には、ダーリントン回路を構成す
るトランジスタのベース・エミッタ間電圧VBEとコレク
タ・エミッタ間飽和電圧VCE(sat)によって、約1.6ボル
ト程度の電圧損失がある為に充分な振幅を得ることがで
きない欠点があり、低電圧電源の場合にはダーリントン
回路は使用することできない。Usually, in such a low-frequency amplifier circuit, a Darlington circuit is often used in the output stage, but the power supply voltage V CC
Is about 2 to 3 volts, there is a voltage loss of about 1.6 volts due to the base-emitter voltage V BE and the collector-emitter saturation voltage V CE (sat) of the transistors constituting the Darlington circuit. There is a drawback that a large amplitude cannot be obtained. In the case of a low-voltage power supply, the Darlington circuit cannot be used.
本考案は、上述の如き課題に基づいてなされたもの
で、その主な目的は、２〜３ボルトの低電圧源であって
負荷回路に100mA程度の大電流を出力し得ると共に、省
電力型の低周波増幅回路を提供するものである。The present invention has been made based on the above-mentioned problem, and its main purpose is to output a large current of about 100 mA to a load circuit with a low voltage source of 2 to 3 volts and to save power. Is provided.
本考案の低周波増幅回路は、出力段のトランジスタか
ら出力電流が供給される抵抗の端子間電圧によってバイ
アスされるトランジスタのコレクタが出力段のトランジ
スタのベースに接続さ、該抵抗によってバイアスされる
トランジスタと他のダイオード接続されたトランジスタ
とによって電流ミラー回路を構成していることを特徴と
する。In the low-frequency amplifier circuit of the present invention, the collector of the transistor biased by the voltage between the terminals of the resistor to which the output current is supplied from the output stage transistor is connected to the base of the output stage transistor, and the transistor biased by the resistor And a diode-connected transistor to form a current mirror circuit.
本考案の低周波増幅回路は、出力段のトランジスタに
正帰還を掛けて入力信号の振幅に応じて出力段のトラン
ジスタにベース電流を供給して、大電流を出力し得るよ
うになされたものである。The low-frequency amplifier circuit of the present invention is configured to apply a positive feedback to the output stage transistor, supply a base current to the output stage transistor according to the amplitude of the input signal, and output a large current. is there.
第１図は、本考案に掛かる低周波増幅回路の一実施例
を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of a low-frequency amplifier circuit according to the present invention.
図に於いて、トランジスタQ1とQ2は低周波増幅回路の
出力段Ａのトランジスタである。トランジスタQ1のエミ
ッタとトランジスタQ2のコレクタは接続され、その接続
点はカップリング・コンデンサＣを介して出力端子２に
接続さ、出力端子２にはスピーカ等の負荷回路RLが接続
される。トランジスタQ1のコレクタは抵抗R1が接続さ
れ、トランジスタQ2のエミッタは接地される。トランジ
スタQ1のベースは電流源用のトランジスタQ4のコレクタ
とダイオードD1のアノードに接続され、D1のカソードが
トランジスタQ3のコレクタに接続される。トランジスタ
Q4は定電流源３に接続されダイオード接続されたトラン
ジスタQ5とによって電流ミラー回路７を形成し、出力段
Ａのバイアス回路Ｂを構成している。トランジスタQ1の
コレクタと抵抗Ｒとの接続点はダイオード接続されたト
ランジスタQ6のエミッタに接続さ、そのコレクタ・ベー
スに定電流源５が接続される。トランジスタQ6はトラン
ジスタQ7とによって電流ミラー回路４を形成し、トラン
ジスタQ7のコレクタは、トランジスタQ1のベースに接続
される。In the figure, the transistors Q 1, Q 2 is a transistor of the output stage A of the low frequency amplifying circuit. The collector of the emitter and the transistor Q 2 of the transistor Q 1 is connected, the connection point of the coupling capacitor via the C output terminal 2 for connection of the load circuit R L such as a speaker is connected to the output terminal 2 . The collector of the transistor Q 1 is the resistance R 1 is connected, the emitter of the transistor Q 2 is grounded. The base of transistor Q 1 is connected to the anode of the collector and the diode D 1 of the transistor Q 4 for the current source, the cathode of D 1 is connected to the collector of the transistor Q 3. Transistor
Q 4 is connected to the constant current source 3 and is connected to a diode-connected transistor Q 5 to form a current mirror circuit 7, which constitutes a bias circuit B of the output stage A. Connection point between the collector and the resistance R of the transistor Q 1 is of connected to the emitter of the transistor Q 6 which are diode-connected, the constant current source 5 is connected to the collector-base. Transistor Q 6 forms a current mirror circuit 4 by the transistors Q 7, the collector of the transistor Q 7 is connected to the base of the transistor Q 1.
バイアス回路Ｂは種々の回路があり、実施例に限定す
るものではない。又、電流ミラー回路4,7もまた実施例
に限定するものではなく、公知の種々の回路が実施し得
る。The bias circuit B includes various circuits, and is not limited to the embodiment. Also, the current mirror circuits 4 and 7 are not limited to the embodiments, and various known circuits can be implemented.
無論、図示されていないが、トランジスタQ7のエミッ
タと電源電圧端子６間に抵抗を付加して帰還電流を調整
してもよい。Of course, although not shown, may be adjusted feedback current by adding a resistor between the emitter and the power supply voltage terminal 6 of the transistor Q 7.
次に、本考案の低周波増幅回路の動作について説明す
る。通常、低周波増幅回路の出力段のトランジスタに
は、クロスオーバー歪みの発生を防ぐべく微小電流が流
されているが、無視して説明する。Next, the operation of the low-frequency amplifier circuit of the present invention will be described. Normally, a very small current is applied to the transistor at the output stage of the low-frequency amplifier circuit in order to prevent the occurrence of crossover distortion.
入力端子１からは、所定のバイアス電流iBに信号電流
（±Δｉ）が重畳されたベース電流（iB±Δｉ）がトラ
ンジスタQ2，Q3のベースに供給されると、トランジスタ
Q3のコレクタ電流とし（IC±ΔＩ）の電流が流れる。When a base current (i B ± Δi) obtained by superimposing a signal current (± Δi) on a predetermined bias current i B is supplied from the input terminal 1 to the bases of the transistors Q 2 and Q 3 ,
A current of (I C ± ΔI) flows as the collector current of Q 3 .
さて、バイアス電流iBに重畳された半サイクルの信号
成分（＋Δｉ）がトランジスタQ3のベースに供給される
と、電流源用トランジスタQ4からのコレクタ電流IS1が
トランジスタQ3のコレクタ電流として吸い込まれる。従
って、トランジスタQ1のベース電流IB1の信号成分は抑
制され、そのコクレタ電流IC1は減少し、信号成分は零
となる。一方、トランジスタQ2のベースに供給されるベ
ース電流（iB＋Δｉ）は、トランジスタQ2によって増幅
され、出力端子２からカップリング・コンデンサＣを介
して信号成分Δｉに電流増幅率HFEを乗じた値のコレク
タ電流IC2が引き込まれ、信号成分の半サイクルの出力
が得られる。Now, when the half cycle signal component (+ Δi) superimposed on the bias current i B is supplied to the base of the transistor Q 3 , the collector current I S1 from the current source transistor Q 4 becomes the collector current of the transistor Q 3. Inhaled. Therefore, the signal component of the base current I B1 of the transistor Q 1 is suppressed, the Kokureta current I C1 is reduced, the signal component is zero. On the other hand, the base current supplied to the base of the transistor Q 2 (i B + Δi) is amplified by the transistor Q 2, multiplied by the current amplification factor H FE signal components .DELTA.i from the output terminal 2 via the coupling capacitor C The value of the collector current I C2 is drawn, and an output of a half cycle of the signal component is obtained.
又、バイアス電流iBに重畳された半サイクルの信号成
分（−Δｉ）が入力端子１に供給されたとすると、トラ
ンジスタQ3のコレクタ電流として、（IS1−ΔＩ）の電
流がトランジスタQ3に引き込まれる。同時にトランジス
タQ1のベースには、略信号成分ΔＩであるベース電流I
B1が供給され、信号成分ΔＩの電流増幅率HFEを乗じた
値のコクレタ電流IC1がトランジスタQ1のコレクタから
カップリング・コンデンサＣを介して負荷回路RLに流れ
る。Also, if the signal component of the half-cycle superimposed on the bias current i B (-Δi) is supplied to the input terminal 1, as the collector current of the transistor Q 3, a current transistor Q 3 of (I S1 -.DELTA.I) Be drawn in. The base of the transistor Q 1 is at the same time, the base current I is substantially a signal component ΔI
B1 is supplied, Kokureta current I C1 of the value obtained by multiplying the current amplification factor H FE signal component ΔI via the coupling capacitor C from the collector of the transistor Q 1 through the load circuit R L.
しかしながら電流源用トランジスタQ4はPNPトランジ
スタである為、大きな出力を得難い。本願考案の低周波
増幅回路では、NPNトランジスタQ4の電流供給不足によ
って電流ミラー回路７から供給される電流が不足する為
に、トランジスタQ1のコクレタ電流IC1を抵抗R1に流
し、抵抗R1の端子間電圧（R1・IC1）によって電流ミラ
ー回路４のトランジスタQ7をバイアスしてそのコレクタ
電流IB2をトランジスタQ1のベース電流IB1に加算して、
供給し、不足分を補いトランジスタQ1のコレクタ電流I
C1として大電流が流れる得るようにしたものである。However, since current source transistor Q 4 are the PNP transistor, it is difficult to obtain a large output. The low-frequency amplifier circuit of the present invention, in order to current supplied from the current mirror circuit 7 by a current shortage of the NPN transistor Q 4 is insufficient, flowing Kokureta current I C1 of the transistor Q 1 to the resistor R 1, resistor R by adding the collector current I B2 to the base current I B1 of the transistor Q 1 to bias the transistor Q 7 of the current mirror circuit 4 by a voltage between terminals (R 1 · I C1),
Supplied, the transistor Q 1 to compensate for the shortage collector current I
A large current can flow as C1 .
因に、電流ミラー回路４は、通常定電流源５を介して
微小電流ISが流されており、トランジスタQ6とQ7の夫々
のベースと電源電圧端子６間の電圧の関係は、トランジ
スタQ6とQ7のベース・エミッタ間電圧VBE6，VBE7と抵抗
R1の端子間電圧Vaは次式のように表される。In this connection, the current mirror circuit 4 is normally are washed away minute current I S through the constant current source 5, the relationship between the voltage between the transistors Q 6 and the base and a power supply voltage terminal 6 of each of the Q 7, transistor Q 6 and Q 7 base-emitter voltages V BE6 , V BE7 and resistance
Terminal voltage V a of R 1 is expressed by the following equation.
VBE6＋Va＝VBE7 VBE6＋R1・IS＝VBE7 ……（１） （但し、R1は抵抗R1の抵抗値） 従って、入力信号によりトランジスタQ1のコレクタ電
流IC1が増大すれば、抵抗R1の端子間電圧Vaは大きくな
って（１）式に基づいてトランジスタQ7のベース・エミ
ッタ間電圧VBE7が増大し、トランジスタQ7のコレクタ電
流IB2は増大してトランジスタQ1に正帰還が掛り、その
コレクタ電流IC1が増大して大電力を出力し得る。V BE6 + V a = V BE7 V BE6 + R 1 · I S = V BE7 (1) (However, R 1 is the resistance value of the resistor R 1 ) Therefore, the collector current I C1 of the transistor Q 1 is increased by the input signal. if the terminal voltage V a of the resistor R 1 is a base-emitter voltage V BE7 of the transistor Q 7 is increased on the basis since it (1) increases, the collector current I B2 of the transistor Q 7 is increased positive feedback is applied to the transistor Q 1, may output a high power that the collector current I C1 is increased.
無論、入力信号の振幅レベルに応じてコレクタ電流I
C1が減衰すればトランジスタQ7のコレクタ電流IB2も減
衰し入力信号の振幅に応じて出力も振動する。Of course, the collector current I depends on the amplitude level of the input signal.
C1 is output also vibrates in response to the amplitude of even attenuated input signal collector current I B2 of the transistor Q 7 if attenuated.
本考案の低周波増幅回路は、その出力段に入力信号の
振幅レベルに応じて出力段のトランジスタのベースにベ
ース電流を供給する正帰還回路を具えている為に出力に
歪みを発生させることなく、２〜３ボルトの低電圧源で
あっても電圧損失が少なく、而も大電流を出力し得るき
わめて効果的な低周波増幅回路である。The low-frequency amplifier circuit of the present invention has a positive feedback circuit that supplies a base current to the base of the transistor at the output stage according to the amplitude level of the input signal at the output stage, so that no distortion occurs in the output. This is a very effective low frequency amplifying circuit which can output a large current even with a low voltage source of 2 to 3 volts.
又、本考案の低周波増幅回路は、出力段のトランジス
タのバイアス回路のバイアス電流を大出力に合わせてバ
イアス電流値を設定する必要がなく極めて省電力化が可
能である。Further, the low-frequency amplifier circuit of the present invention does not need to set a bias current value according to a large output of the bias current of the bias circuit of the transistor in the output stage, so that it is possible to extremely save power.
第１図は、本考案に係る低周波増幅回路の一実施例を説
明する為の回路図、第２図は、従来の低周波増幅回路の
一例を示す回路図である。 1:入力端子,2:出力端子,3,5:定電流源,4,7:電流ミラー
回路,6:電源電圧端子,A:出力段,B:バイアス回路FIG. 1 is a circuit diagram for explaining one embodiment of a low-frequency amplifier circuit according to the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional low-frequency amplifier circuit. 1: input terminal, 2: output terminal, 3, 5: constant current source, 4, 7: current mirror circuit, 6: power supply voltage terminal, A: output stage, B: bias circuit
Claims (1)
続され、第１のトランジスタのエミッタに第２のトラン
ジスタのコレクタが接続され、第２のトランジスタのエ
ミッタが接地され、該第１のトランジスタのエミッタと
該第２のトランジスタのコレクタの接続点から出力を得
る出力段と、該出力段の第１と第２のトランジスタのベ
ースにバイアス電流に重畳された信号電流を供給するバ
イアス回路と、該第１のトランジスタのコレクタと該抵
抗との接続点にエミッタを接続されると共にダイオード
接続され、コレクタを定電流源に接続された第３のトラ
ンジスタと第１のトランジスタのベースにコレクタを接
続されてミラー電流を供給する第４のトランジスタから
なる電流ミラー回路とを含むことを特徴とする低周波増
幅回路。A resistor connected to a collector of the first transistor; a collector of a second transistor connected to an emitter of the first transistor; an emitter of the second transistor grounded; An output stage for obtaining an output from a connection point between the emitter and the collector of the second transistor; a bias circuit for supplying a signal current superimposed on the bias current to a base of the first and second transistors of the output stage; An emitter is connected to a connection point between the collector of the first transistor and the resistor, the diode is connected, and a collector is connected to a base of the third transistor and the base of which the collector is connected to the constant current source. A current mirror circuit comprising a fourth transistor for supplying a mirror current.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990100858U JP2538239Y2 (en) | 1990-09-26 | 1990-09-26 | Low frequency amplifier circuit |
| US08/531,063 US5717684A (en) | 1990-01-29 | 1995-09-20 | Disk cartridge having chamfered wall portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990100858U JP2538239Y2 (en) | 1990-09-26 | 1990-09-26 | Low frequency amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457912U JPH0457912U (en) | 1992-05-19 |
| JP2538239Y2 true JP2538239Y2 (en) | 1997-06-11 |
Family
ID=31843829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990100858U Expired - Lifetime JP2538239Y2 (en) | 1990-01-29 | 1990-09-26 | Low frequency amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538239Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559105U (en) * | 1978-06-30 | 1980-01-21 |
-
1990
- 1990-09-26 JP JP1990100858U patent/JP2538239Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457912U (en) | 1992-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04111506A (en) | Amplifying circuit | |
| JPS6212691B2 (en) | ||
| JP2538239Y2 (en) | Low frequency amplifier circuit | |
| JPS6010106Y2 (en) | cascade amplifier | |
| JPH04369105A (en) | Amplifier | |
| JP3253573B2 (en) | BTL amplifier circuit | |
| JPH0362042B2 (en) | ||
| JPS6141293Y2 (en) | ||
| JPH0145766B2 (en) | ||
| JPH01223807A (en) | Output circuit | |
| JPH0419881Y2 (en) | ||
| JPH06326526A (en) | Circuit device for control current compensation of transistor | |
| JPH0540577Y2 (en) | ||
| JPS5827539Y2 (en) | audio amplifier | |
| JPS607548Y2 (en) | power amplifier | |
| JPH036022Y2 (en) | ||
| JP3784910B2 (en) | Output circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS6223133Y2 (en) | ||
| JP3349334B2 (en) | Differential amplifier | |
| JPH024503Y2 (en) | ||
| JPH03744Y2 (en) | ||
| JPS62234406A (en) | Power amplifier circuit | |
| JPS6119543Y2 (en) | ||
| JPS5918368Y2 (en) | Current detection circuits such as power amplifier circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |