JPS6325764Y2 - - Google Patents
Info
- Publication number
- JPS6325764Y2 JPS6325764Y2 JP1980065701U JP6570180U JPS6325764Y2 JP S6325764 Y2 JPS6325764 Y2 JP S6325764Y2 JP 1980065701 U JP1980065701 U JP 1980065701U JP 6570180 U JP6570180 U JP 6570180U JP S6325764 Y2 JPS6325764 Y2 JP S6325764Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- output
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はミユーテイング回路に関し、特に電源
をオンまたはオフした時にパワーアンプ出力に生
ずる過度音の発生を防止する電源ミユーテイング
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting circuit, and more particularly to a power muting circuit that prevents excessive noise from occurring at the output of a power amplifier when the power is turned on or off.
近年、電子技術の急速な発達に伴なつてパワー
アンプも小型で大出力化の傾向にある。この場
合、パワーアンプにはその入力段において用いら
れる安定化電源B1と、出力段において用いられ
非安定化電源B2とによつて駆動されており、そ
の電圧は一般にB1>B2の関係にある。そして、
このパワーアンプに電圧を供給する電源は、安定
化電源B1の立上りおよび立下りが遅く、非安定
化電源B2の立上りおよび立下りが早くなる。こ
の結果、電源スイツチのオン、オフ時に両電源の
立上りおよび立下り特性の違いによつて生ずる電
圧差のために、アンプ出力にクリツク雑音が生じ
てしまう。 In recent years, with the rapid development of electronic technology, there has been a trend toward smaller power amplifiers with larger outputs. In this case, the power amplifier is driven by a regulated power supply B 1 used in its input stage and an unregulated power supply B 2 used in its output stage, and the voltage is generally such that B 1 > B 2 . In a relationship. and,
Regarding the power supplies that supply voltage to this power amplifier, the stabilized power supply B 1 rises and falls slowly, and the unregulated power supply B 2 rises and falls quickly. As a result, click noise occurs in the amplifier output due to the voltage difference caused by the difference in rise and fall characteristics of the two power supplies when the power switch is turned on and off.
従つて、本考案による目的は、電源のオンおよ
びオフ時にパワーアンプの出力に生ずるクリツク
音の発生を防止する電源ミユーテイング回路に関
するものである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a power supply muting circuit that prevents the clicking noise that occurs at the output of a power amplifier when the power is turned on and off.
このような目的を達成するために、本考案は安
定化電源B1と非安定化電源B2の立上りおよび立
下り特性の違いによつて生ずる電圧差を利用して
パワーアンプの出力段トランジスタをオフに制御
して、電源のオン、オフ時に生ずる過度音の発生
を防止するものである。以下、図面を用いて詳細
に説明する。 In order to achieve these objectives, the present invention utilizes the voltage difference caused by the difference in rise and fall characteristics between the regulated power supply B1 and the unregulated power supply B2 to control the output stage transistor of the power amplifier. This prevents the generation of excessive noise that occurs when the power is turned on and off. Hereinafter, it will be explained in detail using the drawings.
第1図は本考案による電源ミユーテイング回路
の一実施例を示す回路図であつて、同図において
1a,1bは図示しない電源部より供給される安
定化電源+B1,−B1が供給される第1電源端子、
2a,2bは図示しない電源部より供給される非
安定化電源+B2,−B2が供給される第2電源端子
であつて、安定化電源+B1,−B1の特性は第2図
に曲線Aで示すように電源スイツチのオン、オフ
時における立上りおよび立下り特性がゆるやかと
なつており、また非安定化電源+B2,−B2の特性
は第2図に曲線Bで示すように電源スイツチのオ
ン、オフ時における立上りおよび立下り特性が急
峻となり、定常状態における電圧の大きさは+
B1>+B2の関係を有している。3は増幅しよう
とする信号が供給される入力端子、Q1,Q2は差
動アンプを構成し、第1電源端子1a,1b間に
供給される安定化電源+B,−Bを電源として入
力端子3に入力される信号を増幅するトランジス
タ、Q3はトランジスタQ1,Q2によつて構成され
た差動アンプの負荷抵抗R1の両端に生ずるアン
プ出力をベース入力とするトランジスタであつ
て、このトランジスタQ3は第1電源端子1a,
1b間に抵抗R2、ダイオード群D1,抵抗R3,R4
を介して接続されている。Q4,Q5は第2電源端
子2aと出力端子4との間においてダーリントン
接続された出力段のトランジスタであつて、トラ
ンジスタQ3の出力を抵抗R2とダイオード群D1と
の接続点から取り出した信号を増幅している。
Q6,Q7は第2電源端子2bと出力端子4との間
においてダーリントン接続されたトランジスタ
Q4,Q5と逆極性のトランジスタであつて、トラ
ンジスタQ3のコレクタ出力を増幅している。つ
まり、トランジスタQ4,Q5およびトランジスタ
Q6,Q7は最終段のプツシユプルアンプを構成し
ていることになる。Q8はエミツタが順方向接続
のダイオードD2を介して第2電源端子2aに接
続され、かつ第1電源端子1aに供給される安定
化電源+B1を抵抗R5を介してベース入力とする
トランジスタ、CはダイオードD2の出力を充電
する比較的大容量のコンデンサ、Q9,Q10はトラ
ンジスタQ8のオン出力を抵抗R6,R7を介してベ
ース入力として、トランジスタQ4,Q6の各ベー
スに入力される信号を側路するミユーテイング用
のトランジスタである。 FIG. 1 is a circuit diagram showing an embodiment of the power supply muting circuit according to the present invention, in which 1a and 1b are supplied with stabilized power supplies +B 1 and -B 1 supplied from a power supply section (not shown). a first power terminal;
2a and 2b are second power supply terminals to which unregulated power supplies +B 2 and -B 2 are supplied from a power supply section (not shown), and the characteristics of the regulated power supplies +B 1 and -B 1 are shown in Fig. 2. As shown by curve A, the rise and fall characteristics when the power switch is turned on and off are gradual, and the characteristics of unregulated power supplies +B 2 and -B 2 are as shown by curve B in Figure 2. The rise and fall characteristics when the power switch is on and off become steep, and the voltage in the steady state is +
The relationship is B 1 >+B 2 . 3 is an input terminal to which the signal to be amplified is supplied, Q 1 and Q 2 constitute a differential amplifier, and the stabilized power supplies +B and -B supplied between the first power supply terminals 1a and 1b are input as power supplies. A transistor that amplifies the signal input to terminal 3, Q3 is a transistor whose base input is the amplifier output generated across the load resistor R1 of the differential amplifier constituted by the transistors Q1 and Q2 . , this transistor Q3 is connected to the first power supply terminal 1a,
Between 1b, resistor R 2 , diode group D 1 , resistors R 3 , R 4
connected via. Q 4 and Q 5 are output stage transistors connected in Darlington between the second power supply terminal 2a and the output terminal 4, and the output of the transistor Q 3 is connected from the connection point between the resistor R 2 and the diode group D 1 . The extracted signal is amplified.
Q 6 and Q 7 are transistors connected in Darlington between the second power supply terminal 2b and the output terminal 4.
This transistor has the opposite polarity to Q 4 and Q 5 , and amplifies the collector output of transistor Q 3 . That is, transistors Q 4 , Q 5 and transistors
Q 6 and Q 7 constitute the final stage push-pull amplifier. The emitter of Q 8 is connected to the second power supply terminal 2a via the forward-connected diode D 2 , and the stabilized power supply +B 1 supplied to the first power supply terminal 1a is input as the base via the resistor R 5 . Transistor C is a relatively large capacitor that charges the output of diode D 2 , Q 9 and Q 10 use the on output of transistor Q 8 as base input via resistors R 6 and R 7 , and transistors Q 4 and Q This is a muting transistor that bypasses the signals input to each base of 6 .
このように構成された回路において、図示しな
い電源回路の電源スイツチをオンすると、安定化
電源+B1,−B1および非安定化電源+B2,−B2は
第2図に曲線A,Bで示すように上昇する。ま
た、ダイオードD2のカソード側に接続されたコ
ンデンサCの両端電位も第3図に点線Cで示すよ
うにほぼ非安定化電源+B2の電位に沿つて上昇
する。 In the circuit configured as described above, when the power switch of the power supply circuit (not shown) is turned on, the regulated power supplies +B 1 , -B 1 and the unregulated power supplies +B 2 , -B 2 are curved as curves A and B in Fig. 2. Rise as shown. Further, the potential across the capacitor C connected to the cathode side of the diode D2 also rises approximately along the potential of the unregulated power supply + B2 , as shown by the dotted line C in FIG.
この場合、トランジスタQ8は安定化電源+B1
の電圧がコンデンサCの両端電位以上になるまで
の期間、つまり、第2図の時間T1間においての
みオンとなる。この結果、トランジスタQ8の出
力をベース入力とするトランジスタQ9,Q10もオ
ンとなる。トランジスタQ9,Q10がオンになる
と、プツシユプルアンプを構成するトランジスタ
Q4,Q6のベースがそれぞれ中点電位に落される
ことになる。従つて、この第2図に示す期間T1
においては、トランジスタQ4,Q6の入力が強制
的に側路されて電源オン時に生ずる過度音の発生
を防止する。 In this case, transistor Q 8 is connected to the regulated power supply +B 1
It is turned on only during the period until the voltage of the capacitor C becomes equal to or higher than the potential across the capacitor C, that is, during the time T1 in FIG . As a result, transistors Q 9 and Q 10 whose base input is the output of transistor Q 8 are also turned on. When transistors Q 9 and Q 10 are turned on, the transistors that make up the push-pull amplifier
The bases of Q 4 and Q 6 are respectively dropped to the midpoint potential. Therefore, the period T 1 shown in FIG.
In this case, the inputs of transistors Q 4 and Q 6 are forcibly bypassed to prevent excessive noise that occurs when the power is turned on.
次に、電源スイツチをオフすると、安定化電源
B1は第2図に示すように比較的ゆるやかに下降
する。一方、コンデンサCの両端電位+B3はダ
イオードD2によつて逆流が阻止されているため
に、第2図に点線Cで示すように極めてゆるやか
に下降する。従つて、トランジスタQ8はベース
電位となる安定化電源+B1の電位がコンデンサ
Cの両端電位よりも低くなる期間、つまり第2図
に示す期間T3においてオンとなる。トランジス
タQ8がオンになると、これに伴なつてトランジ
スタQ9,Q10もオンとなつてトランジスタQ4,Q6
のベースに入力される信号をすべて側路する。こ
のため、電源スイツチをオフした場合においても
電源オフ時に出力される過度音の発生を防止す
る。従つて、このように構成された回路において
は、電源オン時およびオフ時に出力段を強制的に
不動作とするために、電源オン、オフ時における
過度音の発生が確実に防止される。 Next, when the power switch is turned off, the regulated power supply
B 1 descends relatively slowly as shown in Figure 2. On the other hand, the potential +B 3 across the capacitor C is prevented from flowing backward by the diode D 2 , so it drops extremely slowly as shown by the dotted line C in FIG. Therefore, the transistor Q8 is turned on during a period when the potential of the stabilized power supply + B1 serving as the base potential is lower than the potential across the capacitor C, that is, during the period T3 shown in FIG. When transistor Q 8 turns on, transistors Q 9 and Q 10 also turn on, and transistors Q 4 and Q 6
Bypass all signals input to the base of the Therefore, even when the power switch is turned off, generation of excessive noise that is output when the power is turned off is prevented. Therefore, in the circuit configured as described above, since the output stage is forcibly rendered inactive when the power is turned on and off, generation of excessive noise when the power is turned on and off is reliably prevented.
なお、上記実施例においては、プツシユプル増
幅回路に適用した場合についてのみ説明したが、
本考案はこれに限定されるものではない。また、
ミユーテイング制御用のトランジスタQ8は正電
源側に限られるものではなく、極性が逆のトラン
ジスタを負電源側に設けても良い。 In addition, in the above embodiment, only the case where it is applied to a push-pull amplifier circuit was explained.
The present invention is not limited to this. Also,
The muting control transistor Q8 is not limited to the positive power supply side, and a transistor with the opposite polarity may be provided on the negative power supply side.
以上説明したように本考案による電源ミユーテ
イング回路は、安定化電源および非安定化電源の
特性をたくみに利用したものであるために、簡単
な回路構成でありながら電源スイツチのオン、オ
フ時における過度音の発生を確実に防止すること
が出来る優れた効果を有する。 As explained above, the power supply muting circuit according to the present invention skillfully utilizes the characteristics of a regulated power supply and an unregulated power supply, and therefore, although it has a simple circuit configuration, it is able to withstand excessive It has an excellent effect of reliably preventing the generation of sound.
第1図は本考案による電源ミユーテイング回路
の一実施例を示す回路図、第2図は第1図の動作
を説明するための各部波形図である。
Q1〜Q10……トランジスタ、R1〜R7……抵抗、
D1,D2……ダイオード、+B1,−B1……安定化電
源、+B2,−B2……非安定化電源。
FIG. 1 is a circuit diagram showing an embodiment of a power supply muting circuit according to the present invention, and FIG. 2 is a waveform diagram of each part for explaining the operation of FIG. 1. Q1 to Q10 ...transistor, R1 to R7 ...resistance,
D 1 , D 2 ... Diode, +B 1 , -B 1 ... Stabilized power supply, +B 2 , -B 2 ... Unregulated power supply.
Claims (1)
化電源を使用する第1のアンプ回路と、立上りお
よび立下り特性が急峻である前記安定化電源より
低電位の非安定化電源を使用する第2のアンプ回
路とを接続したパワーアンプの電源ミユーテイン
グ回路において、非安定化電源出力を順方向ダイ
オードを介して充電する他端を接地したコンデン
サと、前記コンデンサの一端をエミツタ入力と
し、かつ前記安定化電源出力をベース入力とする
第1トランジスタと、第1トランジスタのコレク
タ出力によつて制御されて前記第2のアンプの出
力段トランジスタに入力される信号を出力端に側
路する第2トランジスタとを備えた電源ミユーテ
イング回路。 A first amplifier circuit that uses a stabilized power supply with gradual rise and fall characteristics, and a second amplifier circuit that uses an unregulated power supply that has a lower potential than the stabilized power supply and has steep rise and fall characteristics. In a power supply mutating circuit of a power amplifier connected to a circuit, a capacitor whose other end is grounded charges the unregulated power supply output via a forward diode, and one end of the capacitor is used as an emitter input, and the stabilized power supply output and a second transistor that is controlled by the collector output of the first transistor and bypasses the signal input to the output stage transistor of the second amplifier to the output terminal. Power muting circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980065701U JPS6325764Y2 (en) | 1980-05-13 | 1980-05-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980065701U JPS6325764Y2 (en) | 1980-05-13 | 1980-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56165414U JPS56165414U (en) | 1981-12-08 |
JPS6325764Y2 true JPS6325764Y2 (en) | 1988-07-13 |
Family
ID=29659818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980065701U Expired JPS6325764Y2 (en) | 1980-05-13 | 1980-05-13 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6325764Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555618B2 (en) * | 1974-11-12 | 1980-02-08 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593602Y2 (en) * | 1978-06-26 | 1984-02-01 | パイオニア株式会社 | Muting control signal generation circuit |
-
1980
- 1980-05-13 JP JP1980065701U patent/JPS6325764Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555618B2 (en) * | 1974-11-12 | 1980-02-08 |
Also Published As
Publication number | Publication date |
---|---|
JPS56165414U (en) | 1981-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6325764Y2 (en) | ||
US4283683A (en) | Audio bridge circuit | |
JP2518393B2 (en) | Voltage-current conversion circuit with output switching function | |
JP2599429Y2 (en) | Photoelectric conversion circuit | |
JPH06276037A (en) | Audio power amplifier | |
JPH0210677Y2 (en) | ||
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JPS6336745Y2 (en) | ||
JPH0522974Y2 (en) | ||
JPH0348683B2 (en) | ||
JPH071871Y2 (en) | Semiconductor integrated circuit | |
JPH024500Y2 (en) | ||
JPH0328605Y2 (en) | ||
JP2844796B2 (en) | Amplifier circuit | |
JPH0717012Y2 (en) | Reference potential conversion circuit | |
JPS584253Y2 (en) | buffer amplifier | |
JP2861226B2 (en) | Clock signal output circuit | |
JPH0611090B2 (en) | Shock noise prevention circuit | |
JPS5914817Y2 (en) | Stabilized power supply circuit | |
JPS6130329Y2 (en) | ||
JPS5921109A (en) | Power amplifier having constant output characteristic | |
JPH0345568B2 (en) | ||
JPH0419881Y2 (en) | ||
JPS6118462Y2 (en) | ||
JPS6223136Y2 (en) |