JPH0717337A - 電子制御ユニットの故障判定方法及び故障判定装置 - Google Patents

Abstract

(57)【要約】 【目的】 電子制御ユニットのＣＰＵのフェールを検出
することができる簡素でかつコストの安い手段を提供す
ることを目的とする。 【構成】 電子制御ユニットＣにおいては、４ビットタ
イプのサブＣＰＵ２から１６ビットタイプのメインＣＰ
Ｕ１に所定の数値が送信され、メインＣＰＵ１では該数
値を用いて制御演算とは無関係な簡単な演算が行われ、
この演算結果の正誤がサブＣＰＵ２によって判定され
る。ここで、メインＣＰＵ１の演算結果が所定回数連続
して誤っていると判断されたときには、メインＣＰＵ１
がフェールしていると判定される。したがって、演算容
量の大きいメインＣＰＵ１を２つ設ける必要がなくな
り、電子制御ユニットが簡素化され、かつそのコストが
低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子制御ユニットの故
障判定方法及び故障判定装置に関するものである。

【０００２】

【従来の技術】近年、自動車においては、マイクロコン
ピュータを備えた電子制御ユニットを用いて、エンジ
ン、自動変速機、あるいはブレーキシステム等の各種制
御対象を精密に制御し、燃費性能、走行性能あるいは制
動性能を高めるようにしたものが多用されている。

【０００３】しかしながら、かかる電子制御ユニットの
ＣＰＵはときとしてフェール(故障)することがあり、か
かるＣＰＵのフェールが生じているときには制御対象が
正常に作動しなくなるので、かかるＣＰＵのフェールを
早期に検出して運転者に知らせる必要がある。このた
め、一般に、電子制御ユニットにはＣＰＵのフェールを
検出するフェール検出手段が設けられる。

【０００４】そして、従来の自動車用の電子制御ユニッ
トでは、普通、同一の機能を有する２つのＣＰＵを設
け、両ＣＰＵに同一の制御情報を与えて同一の制御演算
を行わせ、相互通信により両ＣＰＵの演算結果を相互に
照らし合わさせ、両演算結果が食い違っているときに
は、少なくとも一方のＣＰＵがフェールしていることに
なるので、かかるフェールを運転者に知らせるようにし
ている(例えば、特開昭５９−１３０７６８号公報参
照)。なお、この場合、一方のＣＰＵが正常なときで
も、いずれのＣＰＵがフェールしているのかは判定でき
ないので、結局電子制御ユニットはその機能を失うこと
になる。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のフェール検出手法では、制御対象を制御しう
る演算容量の大きいＣＰＵを２つ設けなければならない
ので、ＣＰＵのためのコストが倍加され、かつＣＰＵま
わりの回路が複雑化・大規模化し、電子制御ユニットの
コストが非常に高くつくといった問題がある。

【０００６】本発明は、上記従来の問題点を解決するた
めになされたものであって、電子制御ユニットのＣＰＵ
のフェールを検出することができる簡素でかつ安価な手
段を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達するた
め、第１の発明は、制御対象を制御するメイン制御手段
に所定の数値を与え、該メイン制御手段に制御演算とは
無関係な所定の演算式に基づいて上記数値を用いて演算
を行わせた後、該演算結果の正誤を判断し、該演算結果
が誤っているときには上記メイン制御手段が故障してい
ると判定するようにしていることを特徴とする電子制御
ユニットの故障判定方法を提供する。

【０００８】第２の発明は、制御対象を制御するメイン
制御手段と、上記制御対象を制御することなく上記メイ
ン制御手段の故障の有無を判定するサブ制御手段とが設
けられていることを特徴とする電子制御ユニットの故障
判定装置を提供する。

【０００９】第３の発明は、第２の発明にかかる電子制
御ユニットの故障判定装置において、メイン制御手段に
は、制御対象を制御するための制御演算を行う制御演算
部と、上記制御演算には無関係な所定の演算式を用いて
演算を行うことができる副演算部とが設けられ、かつ、
サブ制御手段には、所定の数値を副演算部に出力する数
値出力部と、メイン制御手段の故障の有無を判定する故
障判定部とが設けられていて、メイン制御手段の副演算
部が、数値出力部から入力された数値を用いて演算を行
った後、該演算結果を故障判定部に出力するようになっ
ており、サブ制御手段の故障判定部が、副演算部から入
力された演算結果の正誤を判断し、該演算結果が誤って
いるときにはメイン制御手段が故障していると判定する
ようになっていることを特徴とする電子制御ユニットの
故障判定装置を提供する。

【００１０】第４の発明は、第３の発明にかかる電子制
御ユニットの故障判定装置において、故障判定部が、副
演算部から入力された演算結果が所定回数以上誤ってい
たときに、メイン制御手段が故障していると判定するよ
うになっていることを特徴とする電子制御ユニットの故
障判定装置を提供する。

【００１１】第５の発明は、第２〜第４の発明のいずれ
か１つにかかる電子制御ユニットの故障判定装置におい
て、サブ制御手段の演算容量がメイン制御手段の演算容
量よりも小さく設定されていることを特徴とする電子制
御ユニットの故障判定装置を提供する。

【００１２】第６の発明は、第３の発明にかかる電子制
御ユニットの故障判定装置において、サブ制御手段に
は、副演算部と同一の演算式を用いて演算を行うことが
できる主演算部が設けられ、かつ数値出力部が所定の数
値を副演算部と主演算部とに出力するようになってい
て、サブ制御手段の主演算部が、数値出力部から入力さ
れた数値を用いて演算を行った後、該演算結果を故障判
定部に出力するようになっており、サブ制御手段の故障
判定部が、副演算部から入力された演算結果と主演算部
から入力された演算結果とを比較し、両演算結果が異な
るときにはメイン制御手段が故障していると判定するよ
うになっていることを特徴とする電子制御ユニットの故
障判定装置を提供する。

【００１３】第７の発明は、第３〜第５の発明のいずれ
か１つにかかる電子制御ユニットの故障判定装置におい
て、サブ制御手段の故障判定部が、上記所定の演算式に
基づいて所定の数値を用いて演算を行った場合の正答を
マップ化して備えていて、副演算部から入力された演算
結果を該マップと比較することによって、副演算部の演
算結果の正誤を判断するようになっていることを特徴と
する電子制御ユニットの故障判定装置を提供する。

【００１４】第８の発明は、第３〜第７の発明のいずれ
か１つにかかる電子制御ユニットの故障判定装置におい
て、サブ制御手段の故障判定部が、メイン制御手段の制
御演算部での演算結果が急変したときにも、メイン制御
手段が故障していると判定するようになっていることを
特徴とする電子制御ユニットの故障判定装置を提供す
る。

【００１５】第９の発明は、第３〜第７の発明のいずれ
か１つにかかる電子制御ユニットの故障判定装置におい
て、サブ制御手段の故障判定部が、メイン制御手段の制
御演算部での演算結果が同一である状態が継続したとき
にもメイン制御手段が故障していると判定するようにな
っていることを特徴とする電子制御ユニットの故障判定
装置を提供する。

【００１６】第１０の発明は、第３〜第７の発明のいず
れか１つにかかる電子制御ユニットの故障判定装置にお
いて、サブ制御手段が、メイン制御手段のウォッチドッ
グパルスを監視し、該ウォッチドッグパルスの乱れを検
出したときにもメイン制御手段が故障していると判定す
るようになっていることを特徴とする電子制御ユニット
の故障判定装置を提供する。

【００１７】第１１の発明は、第３〜第７の発明のいず
れか１つにかかる電子制御ユニットの故障判定装置にお
いて、メイン制御手段がそれ自身のウォッチドッグパル
スを監視し、該ウォッチドッグパルスの乱れを検出した
ときにはメイン制御手段が故障していると判定するよう
になっていることを特徴とする電子制御ユニットの故障
判定装置を提供する。

【００１８】

【実施例】以下、本発明の実施例を具体的に説明する。 ＜第１実施例＞図１に示すように、自動車用のＡＢＳ
(アンチ・ロック・ブレーキシステム)を制御対象とする
電子制御ユニットＣには、主としてＡＢＳ制御の制御演
算を行うためのメインＣＰＵ１と、主としてメインＣＰ
Ｕ１のフェール(故障)を検出するためのサブＣＰＵ２と
が設けられている。そして、メインＣＰＵ１とサブＣＰ
Ｕ２とは相互通信ラインＬ₃を介して、互いに自在に通
信できるようになっている。なお、メインＣＰＵ１とサ
ブＣＰＵ２とは、夫々、特許請求の範囲に記載された
「メイン制御手段」と「サブ制御手段」とに相当する。

【００１９】メインＣＰＵ１は、演算容量の大きい１６
ビットタイプのＣＰＵであって、詳しくは図示していな
いが、その内部には各種命令の取り出しを行う制御部
と、各種命令(演算)を実行する演算部とが設けられてい
る。ここで、メインＣＰＵ１の演算部はさらに、ＡＢＳ
を制御するための制御演算を行う制御演算部と、後で説
明するように該制御演算とは無関係な演算を行う副演算
部とに分けられている。なお、メインＣＰＵ１にはメイ
ンＣＰＵ用メモリ３が付設されている。

【００２０】サブＣＰＵ２は、演算容量の小さい４ビッ
トタイプのＣＰＵであって、詳しくは図示していない
が、その内部にはメインＣＰＵ１と同様に制御部と演算
部とが設けられている。ここで、サブＣＰＵ２の演算部
はさらに、後で説明するようにメインＣＰＵ１の副演算
部と同一の演算を行う主演算部と、メインＣＰＵ１の副
演算部と該サブＣＰＵ２の主演算部とに所定の同一の数
値を出力する数値出力部と、後で説明するようにメイン
ＣＰＵ１のフェール(故障)の有無を判定する故障判定部
とに分けられている。なお、サブＣＰＵ２には、サブＣ
ＰＵ用メモリ４が付設されている。

【００２１】電子制御ユニットＣには、各種センサから
出力される信号をラインＬ₁を介して受け入れる一方、
該信号をラインＬ₂を介してメインＣＰＵ１に送る入力
インタフェース５が設けられている。また、第１の入力
端子にラインＬ₄を介してメインＣＰＵ１の出力信号(Ａ
ＢＳ制御信号)が入力され、第２の入力端子にラインＬ₅
を介してサブＣＰＵ２の出力信号が入力されるアンド回
路６が設けられ、このアンド回路６の出力信号はライン
Ｌ₆を介して出力インタフェース７に送られるようにな
っている。

【００２２】ここで、アンド回路６は、サブＣＰＵ２か
ら、メインＣＰＵがフェールしていないことを示す１信
号(オン信号)が入力されているときには、メインＣＰＵ
１の出力信号をそのまま出力インタフェース７側に出力
し、サブＣＰＵ２から、メインＣＰＵ１がフェールして
いることを示す０信号(オフ信号)が入力されているとき
には、メインＣＰＵ１の出力信号の出力インタフェース
７側への出力を阻止する機能を有する。

【００２３】出力インタフェース７の出力信号はライン
Ｌ₇を介して、ＮＰＮ型の第１トランジスタ１１のベー
ス１１aに送られる。なお、ラインＬ₇には、他端が車体
１０にアースされたレジスタ９(抵抗)が接続されてい
る。この第１トランジスタ１１はスイッチとして用いら
れており、ベース１１aに１信号(オン信号)が入力され
たときにはコレクタ１１bとエミッタ１１cとの間の電気
抵抗がほぼ０となり(スイッチ・オン)、０信号(オフ信
号)が入力されたときにはコレクタ１１bとエミッタ１１
cとの間の電気抵抗が∞となる(スイッチ・オフ)。

【００２４】つまり、出力インタフェース７から１信号
(オン信号)が出力されているときには第１トランジスタ
１１がスイッチ・オンの状態となり、導線１２が通電さ
れ(後で説明するリレースイッチ１５がオフされていな
い場合のみ)、ソレノイド１３が励磁され、ＡＢＳ用の
アクチュエータ１４が作動状態となる。他方、出力イン
タフェース７から０信号(オフ信号)が出力されていると
きには第１トランジスタ１１がスイッチ・オフの状態と
なり、導線１２は通電されず、ソレノイド１３が消磁さ
れ、ＡＢＳ用のアクチュエータ１４が非作動状態とな
る。

【００２５】さらに、電子制御ユニットＣには、ウォッ
チドッグパルスモニタ８(以下、これをＷ／Ｄモニタ８
という)が設けられている。このＷ／Ｄモニタ８には、
メインＣＰＵ１のウォッチドッグパルス出力部１a(以
下、これをＷ／Ｄ出力部１aという)から出力されるウォ
ッチドッグパルスがラインＬ₈を介して入力されるとと
もに、サブＣＰＵ２のウォッチドッグパルス出力部２a
(以下、これをＷ／Ｄ出力部２aという)から出力される
ウォッチドッグパルスがラインＬ₁₀を介して入力される
ようになっている。ここで、ウォッチドッグパルスは、
基本的には一定の周期でオン・オフを繰り返す矩形波信
号であって、１周期中のオン時間Ｔ₁とオフ時間Ｔ₂とが
一定値に設定されている。

【００２６】かかるウォッチドッグパルスは、メインＣ
ＰＵ１のＷ／Ｄ出力部１aあるいはサブＣＰＵ２のＷ／
Ｄ出力部２bで発生させられるが、メインＣＰＵ１ある
いはサブＣＰＵ２がフェールしているときには、かかる
ウォッチドッグパルスが乱れ、オン時間Ｔ₁あるいはオ
フ時間Ｔ₂が上記設定値よりも大きくなり、又は小さく
なる。そこで、かかるウォッチドッグパルスのオン時間
Ｔ₁又はオフ時間Ｔ₂が所定の下限値と上限値の間に入っ
ていないときには、該ＣＰＵ１,２がフェールしている
ものと判定するようにしている。

【００２７】そして、Ｗ／Ｄモニタ８は、ラインＬ₈又
はラインＬ₁₀を介して入力されるウォッチドッグパルス
のオン時間Ｔ₁及びオフ時間Ｔ₂が夫々、所定の下限値と
上限値の間に入っていれば(フェールなし)ラインＬ₁₁に
１信号(オン信号)を出力し、他方下限値と上限値の間に
入っていなければ(フェール)ラインＬ₁₁に０信号(オフ
信号)を出力する。

【００２８】Ｗ／Ｄモニタ８の出力信号はラインＬ₁₁を
介して、ＮＰＮ型の第２トランジスタ１７のベース１７
aに送られる。なお、ラインＬ₁₁には、他端が車体１０
にアースされた第２レジスタ１６(抵抗)が接続されてい
る。この第２トランジスタ１７もスイッチとして用いら
れており、ベース１７aに１信号(オン信号)が入力され
たときにはコレクタ１７bとエミッタ１７cとの間の電気
抵抗がほぼ０となり、０信号(オフ信号)が入力されたと
きにはコレクタ１７bとエミッタ１７cとの間の電気抵抗
が∞となる。

【００２９】つまり、Ｗ／Ｄモニタ８から１信号(オン
信号)が出力されているときには第２トランジスタ１１
がスイッチ・オンの状態となり、リレースイッチ１５が
オン状態となる。他方、Ｗ／Ｄモニタ８から０信号(オ
フ信号)が出力されているときには第２トランジスタ１
７がスイッチ・オフの状態となり、リレースイッチ１５
がオフ状態となる。

【００３０】以下、電子制御ユニットＣによるフェール
判定方法、ないしはフェール判定された場合の動作につ
いて説明する。なお、電子制御ユニットＣにおいては、
ＡＢＳを制御するための制御演算と、メインＣＰＵ１自
身のフェール以外のシステム異常の検出とはすべてメイ
ンＣＰＵ１によって行われ、サブＣＰＵ２はメインＣＰ
Ｕ１のフェール(故障)のみを検出する。

【００３１】電子制御ユニットＣにおいては、所定の周
期でサブＣＰＵ２の数値出力部から相互通信ラインＬ₃
を介してメインＣＰＵ１の副演算部に所定の数値αが送
信され、これと同時に上記数値αがサブＣＰＵ２の主演
算部にも送られる。ここで、メインＣＰＵ１の副演算部
は、ＡＢＳの制御演算とは無関係な所定の演算式に基づ
いて、上記数値αを用いて演算を行う。ここで、演算式
は例えば次の式１のように設定される。

【数１】 f(x)＝(Ａx＋Ｂ)／Ｃ……………………………………………式１ 式１において、Ａ,Ｂ,Ｃは定数であり、xは独立変数で
ある。そして、メインＣＰＵ１の副演算部は、式１の右
辺のxにαを代入し、演算結果としてf(α)を得る。この
後、副演算部によって演算された演算結果f(α)は、相
互通信ラインＬ₃を介してサブＣＰＵ２の故障判定部に
送信される。

【００３２】また、サブＣＰＵ２の主演算部も、式１の
右辺のxにαを代入し、演算結果としてf'(α)を得る。
そして、主演算部によって演算された演算結果f'(α)も
またサブＣＰＵ２の故障判定部に送られる。

【００３３】サブＣＰＵ２の故障判定部は、メインＣＰ
Ｕ１の副演算部の演算結果f(α)とサブＣＰＵ２の主演
算部の演算結果f'(α)とを比較し、両演算結果が異なる
ときにはメインＣＰＵ１の副演算部の演算結果f(α)が
誤っているものと判断する。そして、このような、副演
算部の演算結果f(α)と主演算部の演算結果f'(α)との
食い違いが連続して所定回数以上起こったときには、メ
インＣＰＵ１がフェール(故障)しているものと判定す
る。なお、かかる食い違いが生じたときには直ちにメイ
ンＣＰＵ１がフェールしているものと判定するようにし
てもよい。

【００３４】また、サブＣＰＵ用メモリ４に、式１にお
いてxを所定の複数の数値α₁,α₂…αnとした場合の正
しい演算値f"(α₁),f"(α₂)…f"(αn)をマップ化して記
憶(メモリ)させておき、メインＣＰＵ１の副演算部の演
算結果f(α)をこのマップの演算値と比較するようにし
てもよい。

【００３５】具体的にはサブＣＰＵ２の数値出力部から
メモリＣＰＵ１の副演算部へα₁〜αnのいずれか１つ
(例えば、α₁とする)を送信してf(α₁)を演算させる一
方、サブＣＰＵ２の故障判定部にサブＣＰＵ用メモリ４
からα₁に対応する正しい演算値f"(α₁)を呼び出させ、
副演算部の演算結果f(α₁)と正しい演算値f"(α₁)とを
比較させ、両者間に食い違いがあるときには、メモリＣ
ＰＵ１の副演算部の演算結果f(α₁)が誤っていると判断
させるようにしてもよい。このようにすれば、サブＣＰ
Ｕ２に主演算部を設ける必要がなくなるので、サブＣＰ
Ｕ２が簡素化される。

【００３６】そして、サブＣＰＵ２の故障判定部によっ
て、メインＣＰＵ１がフェールしていると判定された場
合は、サブＣＰＵ２の制御部からラインＬ₅を介してア
ンド回路６に０信号(オフ信号)が出力される。このた
め、メインＣＰＵ１の出力信号のいかんにかかわらず、
アンド回路６から出力インタフェース７へは常時０信号
(オフ信号)が出力されるようになり、したがって第１ト
ランジスタ１１は常時スイッチ・オフとなり、ソレノイ
ド１３が常時消磁状態となり、アクチュエータ１４が非
作動状態となり、ＡＢＳは作動を停止する。したがっ
て、ＡＢＳの誤作動が防止される。

【００３７】なお、サブＣＰＵ２の故障判定部によっ
て、メインＣＰＵ１がフェールしていると判定された場
合は、かかるフェールの発生が運転者に警告灯、ブサー
等により報知されるようになっている。

【００３８】そして、このようなサブＣＰＵ２によるメ
インＣＰＵ１のフェール検出と並行して、Ｗ／Ｄモニタ
８によって、メインＣＰＵ１及びサブＣＰＵ２のフェー
ル検出が行われる。

【００３９】すなわち、メインＣＰＵ１のＷ／Ｄ出力部
１a又はサブＣＰＵ２のＷ／Ｄ出力部２aからＷ／Ｄモニ
タ８に入力されたウォッチドッグパルスのオン時間Ｔ₁
あるいはオフ時間Ｔ₂が所定の下限値と上限値の間に入
っていないときには、Ｗ／Ｄモニタ８によって、メイン
ＣＰＵ１ないしはサブＣＰＵ２にフェールが発生してい
ると判定される。このとき、Ｗ／Ｄモニタ８からライン
Ｌ₁₁を介して第２トランジスタ１７に０信号(オフ信号)
が出力される。このため、第２トランジスタ１７は常時
スイッチ・オフとなり、リレースイッチ１５がオフされ
る。したがって、ソレノイド１３が常時消磁状態とな
り、アクチュエータ１４が非作動状態となり、ＡＢＳは
作動を停止し、ＡＢＳの誤作動が防止される。

【００４０】なお、Ｗ／Ｄモニタ８によって、メインＣ
ＰＵ１あるいはサブＣＰＵ２がフェールしていると判定
された場合は、かかるフェールの発生が運転者に警告
灯、ブサー等により報知されるようになっている。

【００４１】このように、第１実施例では、演算容量の
小さいサブＣＰＵ２(４ビット)でメインＣＰＵ１(１６
ビット)のフェール(故障)を検出するようにしているの
で、従来の電子制御ユニットのように演算容量の大きい
メインＣＰＵを２つ設ける必要はなく、このため電子制
御ユニットＣの構造が簡素化され、かつそのコストが大
幅に低減される。また、メインＣＰＵ１のフェールが確
実に検出され、電子制御ユニットＣの信頼性が高められ
る。さらに、Ｗ／Ｄモニタ８を設けて、メインＣＰＵ１
及びサブＣＰＵ２のフェール(故障)を検出するようにし
ているので、電子制御ユニットＣのフェールが確実に検
出され、電子制御ユニットＣの信頼性が一層高められ
る。

【００４２】＜第２〜第５実施例＞以下、図２〜図５を
参照しつつ第２〜第５実施例を説明するが、第２〜第５
実施例の基本部分は図１に示す第１実施例と共通である
ので、説明の重複を避けるため、第１実施例と共通な部
分には第１実施例と同一番号を付してその説明を省略
し、以下では第１実施例との相異点についてのみ説明す
る。

【００４３】図２に示すように、第２実施例では、サブ
ＣＰＵ２の故障判定部によって、メインＣＰＵ１のフェ
ールが検出されたときには、サブＣＰＵ２のＷ／Ｄ出力
部２aからＷ／Ｄモニタ８に所定のフェール信号が出力
される。ここで、フェール信号は、例えば平坦波、すな
わちオン時間Ｔ₁が０である信号とされる。したがっ
て、Ｗ／Ｄモニタ８は、オン時間Ｔ₁が下限値未満とな
っているので、出力インタフェース７に出力カット信号
を印加する。そして、このように出力インタフェース７
に出力カット信号が入力されると、出力インタフェース
７からは常時０信号(オフ信号)が出力され、第１トラン
ジスタ１１がスイッチ・オフ状態となり、アクチュエー
タ１４が非作動状態となりＡＢＳ制御が停止される(図
１参照)。

【００４４】図３に示すように、第３実施例では、メイ
ンＣＰＵ１の出力信号、すなわちＡＢＳ制御するための
制御信号が、サブＣＰＵ２に入力される。そして、サブ
ＣＰＵ２は、メインＣＰＵ１の出力信号が急変したと
き、又は所定時間以上変化せず同一状態が継続されたと
きには、メインＣＰＵ１がフェールしていると判定する
ようになっている。このとき、サブＣＰＵ２のＷ／Ｄ出
力部２aからＷ／Ｄモニタ８に所定のフェール信号(例え
ば、平坦波)が出力される。したがって、Ｗ／Ｄモニタ
８は、出力インタフェース７に出力カット信号を印加す
る。そして、このように出力インタフェース７に出力カ
ット信号が入力されると、出力インタフェース７からは
常時０信号(オフ信号)が出力され、第１トランジスタ１
１がスイッチ・オフ状態となり、アクチュエータ１４が
非作動状態となりＡＢＳ制御が停止される(図１参照)。

【００４５】図４に示すように、第４実施例では、メイ
ンＣＰＵ１のＷ／Ｄ出力部１aから出力されたウォッチ
ドッグパルスがサブＣＰＵ２に入力され、このウォッチ
ドッグパルスに基づいて、サブＣＰＵ２によってメイン
ＣＰＵ１のフェールの有無が判定される。そして、サブ
ＣＰＵ２によってメインＣＰＵ１がフェールしていると
判定された場合は、サブＣＰＵ２のＷ／Ｄ出力部２aか
らＷ／Ｄモニタ８に所定のフェール信号(例えば、平坦
波)が出力される。したがって、Ｗ／Ｄモニタ８は、出
力インタフェース７に出力カット信号を印加する。そし
て、このように出力インタフェース７に出力カット信号
が入力されると、出力インタフェース７からは常時０信
号(オフ信号)が出力され、第１トランジスタ１１がスイ
ッチ・オフ状態となり、アクチュエータ１４が非作動状
態となりＡＢＳ制御が停止される(図１参照)。

【００４６】図５に示すように、第５実施例では、メイ
ンＣＰＵ１のウォッチドッグパルスに基づいて、メイン
ＣＰＵ１自身によってメインＣＰＵ１のフェールの有無
が判定される。そして、メインＣＰＵ１がフェールして
いると判定された場合は、サブＣＰＵ２のＷ／Ｄ出力部
２aからＷ／Ｄモニタ８に所定のフェール信号(例えば、
平坦波)が出力される。したがって、Ｗ／Ｄモニタ８
は、出力インタフェース７に出力カット信号を印加す
る。そして、このように出力インタフェース７に出力カ
ット信号が入力されると、出力インタフェース７からは
常時０信号(オフ信号)が出力され、第１トランジスタ１
１がスイッチ・オフ状態となり、アクチュエータ１４が
非作動状態となりＡＢＳ制御が停止される(図１参照)。

【００４７】

【発明の作用・効果】第１の発明によれば、メイン制御
手段を１つ設けるだけの簡素な構造でメイン制御手段の
故障を検出することができるので、電子制御ユニットの
信頼性を高めつつ、電子制御ユニットを簡素化すること
ができ、かつそのコストを低減することができる。

【００４８】第２の発明によれば、サブ制御手段によっ
てメイン制御手段の故障が検出されるので、大容量でか
つ高価なメイン制御手段を１つ設けるだけですみ、電子
制御ユニットの信頼性を高めつつ電子制御ユニットを簡
素化することができ、かつそのコストを低減することが
できる。

【００４９】第３の発明によれば、基本的には第２の発
明と同様の作用・効果が得られる。さらに、メイン制御
手段に簡単な演算を実行させるだけでメイン制御手段の
故障を検出できるので、電子制御ユニットの構造が一層
簡素化される。

【００５０】第４の発明によれば、基本的には第３の発
明と同様の作用・効果が得られる。さらに、メイン制御
手段が演算の誤りを所定回数繰り返したときに初めて故
障していると判定されるので、故障の誤判定が防止さ
れ、故障判定の安定性が高められる。

【００５１】第５の発明によれば、基本的には第２〜第
４の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、サブ制御手段の演算容量が小さく設定され
るので、電子制御ユニットが一層簡素化・コンパクト化
される。

【００５２】第６の発明によれば、基本的には第３の発
明と同様の作用・効果が得られる。さらに、副演算部の
演算結果と主演算部の演算結果とを比較するだけの簡素
な制御ロジックでメイン制御手段の故障の有無を判定す
ることができるので、電子制御ユニットが簡素化され
る。

【００５３】第７の発明によれば、基本的には第３〜第
５の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、サブ制御手段に主演算部を設ける必要がな
くなるので、電子制御ユニットがなお一層簡素化され
る。

【００５４】第８の発明によれば、基本的には第３〜第
７の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、メイン制御手段の演算結果を監視するだけ
の簡素な構成で、メイン制御手段の故障を一層確実に検
出することができ、電子制御ユニットの信頼性が一層高
められる。

【００５５】第９の発明によれば、基本的には第３〜第
７の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、メイン制御手段の演算結果を監視するだけ
の簡素な構成で、メイン制御手段の故障を一層確実に検
出することができ、電子制御ユニットの信頼性が一層高
められる。

【００５６】第１０の発明によれば、基本的には第３〜
第７の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、サブ制御手段がメイン制御手段のウォッチ
ドッグパルスに基づいてメイン制御手段の故障の有無を
検出するようになっているので、サブ制御手段の構成が
簡素化される。

【００５７】第１１の発明によれば、基本的には第３〜
第７の発明のいずれか１つと同様の作用・効果が得られ
る。さらに、メイン制御手段がウォッチドッグパルスに
基づいてそれ自身の故障を検出するようになっているの
で、サブ制御手段の構成が一層簡素化される。

【図面の簡単な説明】

【図１】 本発明の第１実施例を示す電子制御ユニット
のシステム構成図である。

【図２】 本発明の第２実施例を示す電子制御ユニット
のシステム構成図である。

【図３】 本発明の第３実施例を示す電子制御ユニット
のシステム構成図である。

【図４】 本発明の第４実施例を示す電子制御ユニット
のシステム構成図である。

【図５】 本発明の第５実施例を示す電子制御ユニット
のシステム構成図である。

【符号の説明】

Ｃ…電子制御ユニット Ｌ₃…相互通信ライン １…メインＣＰＵ ２…サブＣＰＵ ８…ウォッチドッグパルスモニタ(Ｗ／Ｄモニタ) １４…アクチュエータ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 制御対象を制御するメイン制御手段に所
   定の数値を与え、該メイン制御手段に制御演算とは無関
   係な所定の演算式に基づいて上記数値を用いて演算を行
   わせた後、該演算結果の正誤を判断し、該演算結果が誤
   っているときには上記メイン制御手段が故障していると
   判定するようにしていることを特徴とする電子制御ユニ
   ットの故障判定方法。
2. 【請求項２】 制御対象を制御するメイン制御手段と、
   上記制御対象を制御することなく上記メイン制御手段の
   故障の有無を判定するサブ制御手段とが設けられている
   ことを特徴とする電子制御ユニットの故障判定装置。
3. 【請求項３】 請求項２に記載された電子制御ユニット
   の故障判定装置において、 メイン制御手段には、制御対象を制御するための制御演
   算を行う制御演算部と、上記制御演算には無関係な所定
   の演算式を用いて演算を行うことができる副演算部とが
   設けられ、 かつ、サブ制御手段には、所定の数値を副演算部に出力
   する数値出力部と、メイン制御手段の故障の有無を判定
   する故障判定部とが設けられていて、 メイン制御手段の副演算部が、数値出力部から入力され
   た数値を用いて演算を行った後、該演算結果を故障判定
   部に出力するようになっており、 サブ制御手段の故障判定部が、副演算部から入力された
   演算結果の正誤を判断し、該演算結果が誤っているとき
   にはメイン制御手段が故障していると判定するようにな
   っていることを特徴とする電子制御ユニットの故障判定
   装置。
4. 【請求項４】 請求項３に記載された電子制御ユニット
   の故障判定装置において、 故障判定部が、副演算部から入力された演算結果が所定
   回数以上誤っていたときに、メイン制御手段が故障して
   いると判定するようになっていることを特徴とする電子
   制御ユニットの故障判定装置。
5. 【請求項５】 請求項２〜請求項４のいずれか１つに記
   載された電子制御ユニットの故障判定装置において、 サブ制御手段の演算容量がメイン制御手段の演算容量よ
   りも小さく設定されていることを特徴とする電子制御ユ
   ニットの故障判定装置。
6. 【請求項６】 請求項３に記載された電子制御ユニット
   の故障判定装置において、 サブ制御手段には、副演算部と同一の演算式を用いて演
   算を行うことができる主演算部が設けられ、かつ数値出
   力部が所定の数値を副演算部と主演算部とに出力するよ
   うになっていて、 サブ制御手段の主演算部が、数値出力部から入力された
   数値を用いて演算を行った後、該演算結果を故障判定部
   に出力するようになっており、 サブ制御手段の故障判定部が、副演算部から入力された
   演算結果と主演算部から入力された演算結果とを比較
   し、両演算結果が異なるときにはメイン制御手段が故障
   していると判定するようになっていることを特徴とする
   電子制御ユニットの故障判定装置。
7. 【請求項７】 請求項３〜請求項５のいずれか１つに記
   載された電子制御ユニットの故障判定装置において、 サブ制御手段の故障判定部が、上記所定の演算式に基づ
   いて所定の数値を用いて演算を行った場合の正答をマッ
   プ化して備えていて、副演算部から入力された演算結果
   を該マップと比較することによって、副演算部の演算結
   果の正誤を判断するようになっていることを特徴とする
   電子制御ユニットの故障判定装置。
8. 【請求項８】 請求項３〜請求項７のいずれか１つに記
   載された電子制御ユニットの故障判定装置において、 サブ制御手段の故障判定部が、メイン制御手段の制御演
   算部での演算結果が急変したときにもメイン制御手段が
   故障していると判定するようになっていることを特徴と
   する電子制御ユニットの故障判定装置。
9. 【請求項９】 請求項３〜請求項７のいずれか１つに記
   載された電子制御ユニットの故障判定装置において、 サブ制御手段の故障判定部が、メイン制御手段の制御演
   算部での演算結果が同一である状態が継続したときにも
   メイン制御手段が故障していると判定するようになって
   いることを特徴とする電子制御ユニットの故障判定装
   置。
10. 【請求項１０】 請求項３〜請求項７に記載された電子
    制御ユニットの故障判定装置において、 サブ制御手段が、メイン制御手段のウォッチドッグパル
    スを監視し、該ウォッチドッグパルスの乱れを検出した
    ときにもメイン制御手段が故障していると判定するよう
    になっていることを特徴とする電子制御ユニットの故障
    判定装置。
11. 【請求項１１】 請求項３〜請求項７に記載された電子
    制御ユニットの故障判定装置において、 メイン制御手段がそれ自身のウォッチドッグパルスを監
    視し、該ウォッチドッグパルスの乱れを検出したときに
    はメイン制御手段が故障していると判定するようになっ
    ていることを特徴とする電子制御ユニットの故障判定装
    置。