JPH064353A - 複数のマイクロコンピュータの相互監視回路 - Google Patents
複数のマイクロコンピュータの相互監視回路Info
- Publication number
- JPH064353A JPH064353A JP4157907A JP15790792A JPH064353A JP H064353 A JPH064353 A JP H064353A JP 4157907 A JP4157907 A JP 4157907A JP 15790792 A JP15790792 A JP 15790792A JP H064353 A JPH064353 A JP H064353A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputers
- microcomputer
- signal
- circuit
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
- B60T8/32—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration
- B60T8/88—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means
- B60T8/885—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means using electrical circuitry
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2270/00—Further aspects of brake control systems not otherwise provided for
- B60T2270/40—Failsafe aspects of brake control systems
- B60T2270/413—Plausibility monitoring, cross check, redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Debugging And Monitoring (AREA)
- Regulating Braking Force (AREA)
- Safety Devices In Control Systems (AREA)
- Valves And Accessory Devices For Braking Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数のマイクロコンピュータで制御される制
御回路におけるマイクロコンピュータ自身の異常をでき
るだけシンプルな構成の相互監視回路により監視する。 【構成】 ２つのマイクロコンピュータ２、２’内に互
いに相手方のマイクロコンピュータ自身の異常動作を監
視する監視回路７、７’を設けて相互監視する。それぞ
れの相互監視回路は判定部を有し、パルス信号のパルス
周期、デューティにより、異常を判定し、異常を検出す
ると異常判定信号を外部へそれぞれ出力する。この判定
信号は負荷遮断機構であるフェイルセーフリレー５の駆
動回路９の入力信号系に直接送られ、異常信号を低レベ
ルとすることによって駆動回路９の出力をカットし、フ
ェイルセーフリレー５を遮断する。
御回路におけるマイクロコンピュータ自身の異常をでき
るだけシンプルな構成の相互監視回路により監視する。 【構成】 ２つのマイクロコンピュータ２、２’内に互
いに相手方のマイクロコンピュータ自身の異常動作を監
視する監視回路７、７’を設けて相互監視する。それぞ
れの相互監視回路は判定部を有し、パルス信号のパルス
周期、デューティにより、異常を判定し、異常を検出す
ると異常判定信号を外部へそれぞれ出力する。この判定
信号は負荷遮断機構であるフェイルセーフリレー５の駆
動回路９の入力信号系に直接送られ、異常信号を低レベ
ルとすることによって駆動回路９の出力をカットし、フ
ェイルセーフリレー５を遮断する。
Description
【０００１】
【産業上の利用分野】この発明は、自動車車輪の回転を
制動するアンチロックブレーキ等を制御するコンピュー
タ制御回路の誤動作や暴走を検出し、システムを安全状
態に監視する複数コンピュータの監視制御回路に関す
る。
制動するアンチロックブレーキ等を制御するコンピュー
タ制御回路の誤動作や暴走を検出し、システムを安全状
態に監視する複数コンピュータの監視制御回路に関す
る。
【０００２】
【従来の技術】自動車の車輪の回転を制御するアンチロ
ック制御回路は、車輪側に取り付けた車輪速センサから
の情報に基づいて車輪速やスリップ率などをコンピュー
タ内で演算し、その演算結果に基づいて車輪を最も効率
よく制御するものであり、種々の形式のものが知られて
いる。
ック制御回路は、車輪側に取り付けた車輪速センサから
の情報に基づいて車輪速やスリップ率などをコンピュー
タ内で演算し、その演算結果に基づいて車輪を最も効率
よく制御するものであり、種々の形式のものが知られて
いる。
【０００３】かかるアンチロック制御回路は、車輪の回
転を制動するという重要な役目を有するところから高い
安全性や絶対的な信頼性が要求され、最も代表的なもの
では少なくとも２つのマイクロコンピュータを並列に設
け、それぞれのコンピュータにより互いに相手側コンピ
ュータを監視するようにしているものがある。
転を制動するという重要な役目を有するところから高い
安全性や絶対的な信頼性が要求され、最も代表的なもの
では少なくとも２つのマイクロコンピュータを並列に設
け、それぞれのコンピュータにより互いに相手側コンピ
ュータを監視するようにしているものがある。
【０００４】この場合、一例として図２に示すアンチロ
ック制御回路では、２つのマイクロコンピュータＭ
Ｃ0 、ＭＣ1 （♯０、♯１）は、車輪速センサＳ1 〜Ｓ
4 からの車輪速情報を入力処理回路Ｄによりパルス信号
としてそれぞれ並列に分岐して入力され、所定のプログ
ラムにより演算されるとその演算結果に基づいて出力信
号ＯＵＴがそれぞれ出力される。これら出力信号は、負
荷である電磁弁等へ送られ、油圧系路のブレーキ制動圧
のＯＮ、ＯＦＦを制御する。
ック制御回路では、２つのマイクロコンピュータＭ
Ｃ0 、ＭＣ1 （♯０、♯１）は、車輪速センサＳ1 〜Ｓ
4 からの車輪速情報を入力処理回路Ｄによりパルス信号
としてそれぞれ並列に分岐して入力され、所定のプログ
ラムにより演算されるとその演算結果に基づいて出力信
号ＯＵＴがそれぞれ出力される。これら出力信号は、負
荷である電磁弁等へ送られ、油圧系路のブレーキ制動圧
のＯＮ、ＯＦＦを制御する。
【０００５】上記本来のマイクロコンピュータによる常
時及びアンチロック制御動作中に、その動作の異常を監
視するために２つのマイクロコンピュータＭＣ0 、ＭＣ
1 の基準信号として出力されるウォッチドッグパルス信
号ＷＤＰ0 、ＷＤＰ1 がウォッチドッグ回路ＷＤＣに入
力され監視される。ウォッチドッグ回路ＷＤＣではウォ
ッチドッグパルス信号を比較判定し、２つのマイクロコ
ンピュータが共に正常である限り判定信号ＷＤを出力す
る。
時及びアンチロック制御動作中に、その動作の異常を監
視するために２つのマイクロコンピュータＭＣ0 、ＭＣ
1 の基準信号として出力されるウォッチドッグパルス信
号ＷＤＰ0 、ＷＤＰ1 がウォッチドッグ回路ＷＤＣに入
力され監視される。ウォッチドッグ回路ＷＤＣではウォ
ッチドッグパルス信号を比較判定し、２つのマイクロコ
ンピュータが共に正常である限り判定信号ＷＤを出力す
る。
【０００６】さらに、上記監視回路には電源の高電圧監
視回路ＨＷＣが設けられており、例えば５Ｖの電源電圧
を監視し、正常である限りＨＷが出力される。そして、
上記ＷＤ信号及びＨＷ信号をＡＮＤ1 ゲートを介しても
う１つのＡＮＤ2 ゲートへ送る。
視回路ＨＷＣが設けられており、例えば５Ｖの電源電圧
を監視し、正常である限りＨＷが出力される。そして、
上記ＷＤ信号及びＨＷ信号をＡＮＤ1 ゲートを介しても
う１つのＡＮＤ2 ゲートへ送る。
【０００７】一方、上記監視信号とは別に、それぞれの
マイクロコンピュータＭＣ0 、ＭＣ1 から常時及びアン
チロック制御動作中において異常動作を検知したときＬ
0 出力とするフェイルセーフ信号ＦＳ0 、ＦＳ1 が出力
されており、これらはＡＮＤ2 ゲートへ送られてくる。
上記全ての信号が正常であれば、ＡＮＤ2 ゲートの出力
信号により駆動回路ＦＥＴを動作させフェイルセーフリ
レーＦＳR が通電され、負荷Ｘの電磁弁等を動作可能な
状態としている。従って、ＡＮＤ2 ゲートへの入力信号
のいずれか１つにでも異常があればフェイルセーフリレ
ーＦＳＲはカットされ、アンチロック制御は停止され
る。
マイクロコンピュータＭＣ0 、ＭＣ1 から常時及びアン
チロック制御動作中において異常動作を検知したときＬ
0 出力とするフェイルセーフ信号ＦＳ0 、ＦＳ1 が出力
されており、これらはＡＮＤ2 ゲートへ送られてくる。
上記全ての信号が正常であれば、ＡＮＤ2 ゲートの出力
信号により駆動回路ＦＥＴを動作させフェイルセーフリ
レーＦＳR が通電され、負荷Ｘの電磁弁等を動作可能な
状態としている。従って、ＡＮＤ2 ゲートへの入力信号
のいずれか１つにでも異常があればフェイルセーフリレ
ーＦＳＲはカットされ、アンチロック制御は停止され
る。
【０００８】なお、上記２つのマイクロコンピュータＭ
Ｃ0 、ＭＣ1 の出力信号ＯＵＴを負荷Ｘの電磁弁等へ送
る場合、その送信方法としてそれぞれの出力信号を比較
して両者が一致している限り、主マイクロコンピュータ
で制御し、不一致の時はフェイルセーフリレーを動作さ
せて負荷Ｘを非作動とし、主コンピュータの制御を他方
のコンピュータによる監視する方式のもの、あるいは２
つのマイクロコンピュータを対等な関係のものとして扱
い、それぞれのマイクロコンピュータの出力信号が不一
致の時はその不一致の持続時間の程度に応じてより安全
な制御動作となるように制御し、所定時間以上不一致が
持続するとフェイルセーフリレーを動作させて負荷Ｘを
非作動とする方式のものなどがあり、説明が複雑となる
のでその回路部分については図示省略している。
Ｃ0 、ＭＣ1 の出力信号ＯＵＴを負荷Ｘの電磁弁等へ送
る場合、その送信方法としてそれぞれの出力信号を比較
して両者が一致している限り、主マイクロコンピュータ
で制御し、不一致の時はフェイルセーフリレーを動作さ
せて負荷Ｘを非作動とし、主コンピュータの制御を他方
のコンピュータによる監視する方式のもの、あるいは２
つのマイクロコンピュータを対等な関係のものとして扱
い、それぞれのマイクロコンピュータの出力信号が不一
致の時はその不一致の持続時間の程度に応じてより安全
な制御動作となるように制御し、所定時間以上不一致が
持続するとフェイルセーフリレーを動作させて負荷Ｘを
非作動とする方式のものなどがあり、説明が複雑となる
のでその回路部分については図示省略している。
【０００９】
【発明が解決しようとする課題】ところで、上述した従
来のマイクロコンピュータの動作を監視する回路では、
それぞれのマイクロコンピュータからのウォッチドッグ
パルス信号はマイクロコンピュータが正常である限りウ
ォッチドッグ回路へ加えられ、一定間隔でこのウォッチ
ドッグタイマをトリガしている。従って、マイクロコン
ピュータが異常動作をして出力信号がなくなる、あるい
はパルス幅が異常変化したりするとウォッチドッグタイ
マがトリガされなくなり、これによりマイクロコンピュ
ータ自身の異常動作が検知される。
来のマイクロコンピュータの動作を監視する回路では、
それぞれのマイクロコンピュータからのウォッチドッグ
パルス信号はマイクロコンピュータが正常である限りウ
ォッチドッグ回路へ加えられ、一定間隔でこのウォッチ
ドッグタイマをトリガしている。従って、マイクロコン
ピュータが異常動作をして出力信号がなくなる、あるい
はパルス幅が異常変化したりするとウォッチドッグタイ
マがトリガされなくなり、これによりマイクロコンピュ
ータ自身の異常動作が検知される。
【００１０】しかし、かかる従来のウォッチドッグタイ
マによる監視回路では、その回路がマイクロコンピュー
タの外部に構成されているため、マイクロコンピュータ
として汎用部品を使用すると回路設計上の部品レイアウ
トの問題、即ちスペースの確保が難しくなるという問題
や、ゲートアレイ又はリニアＩＣを使用した場合にコス
トが高くなるなどの問題があった。
マによる監視回路では、その回路がマイクロコンピュー
タの外部に構成されているため、マイクロコンピュータ
として汎用部品を使用すると回路設計上の部品レイアウ
トの問題、即ちスペースの確保が難しくなるという問題
や、ゲートアレイ又はリニアＩＣを使用した場合にコス
トが高くなるなどの問題があった。
【００１１】この発明は、上述した従来の複数のマイク
ロコンピュータにより制御される電子制御回路の監視回
路の現状に留意して、それぞれのマイクロコンピュータ
のいずれか又はそのいくつかが異常状態になるとマイク
ロコンピュータ内の相互監視回路で監視し、異常時には
異常信号を外部へ出力して負荷遮断機構を直ちに遮断し
得るようにして監視回路の構成を簡略化しコスト低減す
ると共に全ての暴走状態に対応でき信頼性の向上を図っ
た相互監視回路を提供することを課題とする。
ロコンピュータにより制御される電子制御回路の監視回
路の現状に留意して、それぞれのマイクロコンピュータ
のいずれか又はそのいくつかが異常状態になるとマイク
ロコンピュータ内の相互監視回路で監視し、異常時には
異常信号を外部へ出力して負荷遮断機構を直ちに遮断し
得るようにして監視回路の構成を簡略化しコスト低減す
ると共に全ての暴走状態に対応でき信頼性の向上を図っ
た相互監視回路を提供することを課題とする。
【００１２】
【課題を解決するための手段】上記課題を解決する手段
としてこの発明は、複数のマイクロコンピュータを持
ち、それぞれのマイクロコンピュータは独立した発振源
によって動作し、速度情報等の入力信号は分岐されそれ
ぞれのマイクロコンピュータに入力され、それぞれのマ
イクロコンピュータで所定のプログラムに従って演算
し、その演算結果に基づいて制御信号を出力する電子制
御回路において、それぞれのマイクロコンピュータの異
常を監視する、ソフトウェアを介在しない監視回路を互
いに他のマイクロコンピュータ内に設け、自己が発する
ウォッチドッグ信号を他のマイクロコンピュータ内の監
視回路で相互監視すると共に相手方マイクロコンピュー
タからのウォッチドッグ信号の正常、異常の判定結果
を、異常であれば制御対称の負荷を遮断する機能を持つ
負荷遮断機構へ送るようにして成る複数のマイクロコン
ピュータの相互監視回路の構成としたのである。
としてこの発明は、複数のマイクロコンピュータを持
ち、それぞれのマイクロコンピュータは独立した発振源
によって動作し、速度情報等の入力信号は分岐されそれ
ぞれのマイクロコンピュータに入力され、それぞれのマ
イクロコンピュータで所定のプログラムに従って演算
し、その演算結果に基づいて制御信号を出力する電子制
御回路において、それぞれのマイクロコンピュータの異
常を監視する、ソフトウェアを介在しない監視回路を互
いに他のマイクロコンピュータ内に設け、自己が発する
ウォッチドッグ信号を他のマイクロコンピュータ内の監
視回路で相互監視すると共に相手方マイクロコンピュー
タからのウォッチドッグ信号の正常、異常の判定結果
を、異常であれば制御対称の負荷を遮断する機能を持つ
負荷遮断機構へ送るようにして成る複数のマイクロコン
ピュータの相互監視回路の構成としたのである。
【００１３】この場合、前記判定部がウォッチドッグ信
号のパルス幅及びデューティを判定するように構成する
のが好ましい。
号のパルス幅及びデューティを判定するように構成する
のが好ましい。
【００１４】又、前記負荷遮断機構の入力信号系を負論
理の論理積回路とし、判定部からの信号をそれぞれこの
論理積回路へ送り論理積の結果が異常であれば負荷遮断
機構により負荷を遮断するように構成することもでき
る。
理の論理積回路とし、判定部からの信号をそれぞれこの
論理積回路へ送り論理積の結果が異常であれば負荷遮断
機構により負荷を遮断するように構成することもでき
る。
【００１５】さらに、前記判定部が異常を検出すると直
ちに異常信号を出力するが、相手方マイクロコンピュー
タが正常に戻るとその正常なパルス信号を一定回数以上
連続して検出した後正常判定出力を出力するように構成
してもよい。
ちに異常信号を出力するが、相手方マイクロコンピュー
タが正常に戻るとその正常なパルス信号を一定回数以上
連続して検出した後正常判定出力を出力するように構成
してもよい。
【００１６】さらに、前記マイクロコンピュータに内蔵
された監視回路において、その正常または異常の判定結
果を自分自身でモニタする機能を内部に設けたマイクロ
コンピュータを使用するのが好ましい。
された監視回路において、その正常または異常の判定結
果を自分自身でモニタする機能を内部に設けたマイクロ
コンピュータを使用するのが好ましい。
【００１７】あるいは、前記電子制御回路においてパワ
ーオンリセット解除後、故意に他のコンピュータから発
するウォッチドッグパルス信号を異常にさせ、それぞれ
のコンピュータに内蔵された監視回路の監視機能をチェ
ックするイニシャルテストを行うようにしてもよい。
ーオンリセット解除後、故意に他のコンピュータから発
するウォッチドッグパルス信号を異常にさせ、それぞれ
のコンピュータに内蔵された監視回路の監視機能をチェ
ックするイニシャルテストを行うようにしてもよい。
【００１８】あるいは、前記電子制御回路においてマイ
クロコンピュータの特定の外部端子をＨｉまたはＬｏに
設定する事により、水晶振動子の発振をソフトウェアで
止める事ができないモードに設定する事ができるマイク
ロコンピュータを使用するようにしてもよい。
クロコンピュータの特定の外部端子をＨｉまたはＬｏに
設定する事により、水晶振動子の発振をソフトウェアで
止める事ができないモードに設定する事ができるマイク
ロコンピュータを使用するようにしてもよい。
【００１９】
【作用】この発明の相互監視回路は上記の構成としたか
ら、マイクロコンピュータのいずれか又はいくつかが暴
走などの異常状態になると、その異常をマイクロコンピ
ュータ内の監視回路による相互監視で検出し、負荷遮断
機構へ判定信号を出力し負荷が遮断される。
ら、マイクロコンピュータのいずれか又はいくつかが暴
走などの異常状態になると、その異常をマイクロコンピ
ュータ内の監視回路による相互監視で検出し、負荷遮断
機構へ判定信号を出力し負荷が遮断される。
【００２０】同様に全てのマイクロコンピュータが異常
状態になった場合も、ソフトウェアを介在しないマイコ
ンに内蔵された監視回路で相互監視を行うことが可能で
あり、且つ水晶振動子の発振もソフトウェアで止めるこ
とができない為、確実に異常を検出し負荷遮断機構へ判
定信号を出力し、負荷が遮断される。
状態になった場合も、ソフトウェアを介在しないマイコ
ンに内蔵された監視回路で相互監視を行うことが可能で
あり、且つ水晶振動子の発振もソフトウェアで止めるこ
とができない為、確実に異常を検出し負荷遮断機構へ判
定信号を出力し、負荷が遮断される。
【００２１】また負荷遮断機構の入力信号系が負論理の
論理積回路により構成されており、相互監視によるウォ
ッチドッグパルス異常又は５Ｖの高電圧異常等その他の
異常判定信号のいずれか１つでも入力されたら負荷遮断
機構が働き負荷が遮断される。
論理積回路により構成されており、相互監視によるウォ
ッチドッグパルス異常又は５Ｖの高電圧異常等その他の
異常判定信号のいずれか１つでも入力されたら負荷遮断
機構が働き負荷が遮断される。
【００２２】また、パワーオンリセット解除後、故意に
他のコンピュータから発するウォッチドッグパルス信号
を種々のパターンで異常にさせ、それぞれのコンピュー
タに内蔵された監視回路の監視機能をチェックするに当
り、種々のパターンのいくらかは実際に負荷を遮断さ
せ、遮断されたことをモニタするが、他のほとんどのパ
ターンについては、判定結果を自分自身でモニタするこ
とにより、負荷の遮断、接続の機械的に決定される時間
に制限されることなく電気的に高速にチェックされる。
他のコンピュータから発するウォッチドッグパルス信号
を種々のパターンで異常にさせ、それぞれのコンピュー
タに内蔵された監視回路の監視機能をチェックするに当
り、種々のパターンのいくらかは実際に負荷を遮断さ
せ、遮断されたことをモニタするが、他のほとんどのパ
ターンについては、判定結果を自分自身でモニタするこ
とにより、負荷の遮断、接続の機械的に決定される時間
に制限されることなく電気的に高速にチェックされる。
【００２３】
【実施例】以下この発明の実施例について図面を参照し
て説明する。図１は実施例の電子制御回路の一例であ
り、自動車ブレーキのアンチロック制御回路及びその監
視回路を含む全体ブロック図である。車輪速センサＳ1
〜Ｓ4からの車輪速情報を表わす信号は二値化回路１で
パルス信号に変換され、２系統に分岐された後２つの独
立のマイクロコンピュータ２、２’により読み取られ
る。２つのマイクロコンピュータ２、２’は独立の基準
時間を基準発振器３、３’でそれぞれ与えられて作動
し、実施例のものでは車輪速情報に基づいて車輪速やス
リップ率等の演算を行なう所定プログラムを内蔵し、そ
れらのデータ、情報を記憶するメモリーを備えている。
て説明する。図１は実施例の電子制御回路の一例であ
り、自動車ブレーキのアンチロック制御回路及びその監
視回路を含む全体ブロック図である。車輪速センサＳ1
〜Ｓ4からの車輪速情報を表わす信号は二値化回路１で
パルス信号に変換され、２系統に分岐された後２つの独
立のマイクロコンピュータ２、２’により読み取られ
る。２つのマイクロコンピュータ２、２’は独立の基準
時間を基準発振器３、３’でそれぞれ与えられて作動
し、実施例のものでは車輪速情報に基づいて車輪速やス
リップ率等の演算を行なう所定プログラムを内蔵し、そ
れらのデータ、情報を記憶するメモリーを備えている。
【００２４】マイクロコンピュータ２、２’の上記演算
結果に基づく出力信号ＯＵＴは、図示省略しているが、
例えば前述した出力決定論理回路等を経て電磁弁４など
の負荷へ送られる。電磁弁４はフェイルセーフリレー５
の接点を介して図示省略の電源バッテリーへ接続されて
おり、フェイルセーフリレー５をＯＮとすることにより
電磁弁４がＯＮ、ＯＦＦ制御可能の状態におかれる。相
互監視回路は次のように構成されている。まず、２つの
マイクロコンピュータ２、２’内には互いに相手側の発
するウォッチドッグパルス信号ＷＤを受信して監視する
監視回路７、７’が設けられている。この監視回路７、
７’は、上記アンチロック制御のためのプログラムを構
成するソフトウェアが介在しないウォッチドッグ回路と
して設けられている。
結果に基づく出力信号ＯＵＴは、図示省略しているが、
例えば前述した出力決定論理回路等を経て電磁弁４など
の負荷へ送られる。電磁弁４はフェイルセーフリレー５
の接点を介して図示省略の電源バッテリーへ接続されて
おり、フェイルセーフリレー５をＯＮとすることにより
電磁弁４がＯＮ、ＯＦＦ制御可能の状態におかれる。相
互監視回路は次のように構成されている。まず、２つの
マイクロコンピュータ２、２’内には互いに相手側の発
するウォッチドッグパルス信号ＷＤを受信して監視する
監視回路７、７’が設けられている。この監視回路７、
７’は、上記アンチロック制御のためのプログラムを構
成するソフトウェアが介在しないウォッチドッグ回路と
して設けられている。
【００２５】ウォッチドッグ回路は、例えばリトリガブ
ル・ワンショット・マルチバイブレータ又はこれに相当
する機能を有するウォッチドッグタイマとすることがで
きる。このウォッチドッグタイマは、ウォッチドッグパ
ルスのパルスと発生周期の時間を測定し、長時間異常、
短時間異常のいずれも検出する。それぞれのマイクロコ
ンピュータが出力するウォッチドッグパルスの発生周期
は正常時には５０％デューティ比に設定されており、こ
のウォッチドッグタイマをパルス信号の周期とデューテ
ィが正常であるかどうかの判定部として備えている。パ
ルス信号をトリガ信号として入力されると、判定部で上
記周期とデューティを判定し、その判定の結果マイクロ
コンピュータ自身の動作が正常である限り常時Ｈの信号
を異常時にはＬの信号をそれぞれ出力する。この場合、
判定部は異常を検出すると直ちに異常信号を出力する
が、その後相手方のマイクロコンピュータが正常に戻る
とそのウォッチドッグパルスの正常な値を一定回数以上
連続して検出した後正常判定出力を出力するように構成
されている。
ル・ワンショット・マルチバイブレータ又はこれに相当
する機能を有するウォッチドッグタイマとすることがで
きる。このウォッチドッグタイマは、ウォッチドッグパ
ルスのパルスと発生周期の時間を測定し、長時間異常、
短時間異常のいずれも検出する。それぞれのマイクロコ
ンピュータが出力するウォッチドッグパルスの発生周期
は正常時には５０％デューティ比に設定されており、こ
のウォッチドッグタイマをパルス信号の周期とデューテ
ィが正常であるかどうかの判定部として備えている。パ
ルス信号をトリガ信号として入力されると、判定部で上
記周期とデューティを判定し、その判定の結果マイクロ
コンピュータ自身の動作が正常である限り常時Ｈの信号
を異常時にはＬの信号をそれぞれ出力する。この場合、
判定部は異常を検出すると直ちに異常信号を出力する
が、その後相手方のマイクロコンピュータが正常に戻る
とそのウォッチドッグパルスの正常な値を一定回数以上
連続して検出した後正常判定出力を出力するように構成
されている。
【００２６】さらに、２つのマイクロコンピュータ２、
２’は常時及びアンチロック制御動作において、その入
力から出力までの信号系において異常が発生するとその
異常状態を検知してフェイルセーフ信号を発するフェイ
ルセーフ信号発生部が内蔵されている。それぞれのフェ
イルセーフ信号発生部からの信号ＦＳはＡＮＤゲート８
へ送られ、その出力信号は駆動回路９のＦＥＴへゲート
信号として与えられる。この駆動回路９は、ゲート信号
が与えられるとフェイルセーフリレー５を駆動し、これ
によって電磁弁４を駆動可能の状態とする。
２’は常時及びアンチロック制御動作において、その入
力から出力までの信号系において異常が発生するとその
異常状態を検知してフェイルセーフ信号を発するフェイ
ルセーフ信号発生部が内蔵されている。それぞれのフェ
イルセーフ信号発生部からの信号ＦＳはＡＮＤゲート８
へ送られ、その出力信号は駆動回路９のＦＥＴへゲート
信号として与えられる。この駆動回路９は、ゲート信号
が与えられるとフェイルセーフリレー５を駆動し、これ
によって電磁弁４を駆動可能の状態とする。
【００２７】又、図示のように、ＡＮＤゲート８から駆
動回路９へのゲート信号系路には、前述した２つのマイ
クロコンピュータ自身の異常を判定した判定信号がウォ
ッチドッグ回路からそれぞれ与えられると共に、電源電
圧の異常を監視する高電圧監視回路１０の出力が加えら
れるように接続されている。実施例の高電圧監視回路１
０は、５Ｖの電源電圧の異常を監視する。
動回路９へのゲート信号系路には、前述した２つのマイ
クロコンピュータ自身の異常を判定した判定信号がウォ
ッチドッグ回路からそれぞれ与えられると共に、電源電
圧の異常を監視する高電圧監視回路１０の出力が加えら
れるように接続されている。実施例の高電圧監視回路１
０は、５Ｖの電源電圧の異常を監視する。
【００２８】なお、上記２つのマイクロコンピュータ
２、２’には、常時及びアンチロック制御回路等のプロ
グラムの作動についてその正常又は異常の判定結果を自
分自身でモニタする機能を内蔵している。このモニタ機
能は、イグニッションを投入しパワーオンとしてリセッ
ト解除後他のコンピュータに内蔵されたイニシャルテス
ト用のプログラムによりその発するウォッチドッグパル
ス信号を故意に異常な信号として送り込み、異常信号と
正常信号の組合せパターンを自分自身で判定とモニタを
行ない、予め想定された組合せパターンと一致すれば正
常であるとして作動をモニタするものである。この場
合、判定はマイクロコンピュータ内のレジスタの１ビッ
トを割当て、異常の場合はその１ビットに送りこまれた
信号をソフトプログラムによりチェックして判定する。
２、２’には、常時及びアンチロック制御回路等のプロ
グラムの作動についてその正常又は異常の判定結果を自
分自身でモニタする機能を内蔵している。このモニタ機
能は、イグニッションを投入しパワーオンとしてリセッ
ト解除後他のコンピュータに内蔵されたイニシャルテス
ト用のプログラムによりその発するウォッチドッグパル
ス信号を故意に異常な信号として送り込み、異常信号と
正常信号の組合せパターンを自分自身で判定とモニタを
行ない、予め想定された組合せパターンと一致すれば正
常であるとして作動をモニタするものである。この場
合、判定はマイクロコンピュータ内のレジスタの１ビッ
トを割当て、異常の場合はその１ビットに送りこまれた
信号をソフトプログラムによりチェックして判定する。
【００２９】又、それぞれのマイクロコンピュータには
そのマイクロコンピュータを汎用化するため一般にスト
ップモード又はホルトモードが設けられており、特殊コ
マンドを送り込むことにより、つまりソフトプログラム
によって水晶発振器の発振を停止できるようになってい
る。従ってソフトウェアの暴走により場合によっては発
振器の発振動作が停止する可能性も考えられる。
そのマイクロコンピュータを汎用化するため一般にスト
ップモード又はホルトモードが設けられており、特殊コ
マンドを送り込むことにより、つまりソフトプログラム
によって水晶発振器の発振を停止できるようになってい
る。従ってソフトウェアの暴走により場合によっては発
振器の発振動作が停止する可能性も考えられる。
【００３０】しかしこの発明ではより高度な信頼性を確
保するため、マイクロコンピュータに特定の外部端子１
１を設け、その外部端子１１をＨi 又はＬ0 に設定する
ことにより、ソフトウェアによる発振停止機能を削除す
るような構成にする。つまり外部端子１１の設定でマイ
クロコンピュータの水晶発振回路はハードウェアのみに
依存する構成となる。
保するため、マイクロコンピュータに特定の外部端子１
１を設け、その外部端子１１をＨi 又はＬ0 に設定する
ことにより、ソフトウェアによる発振停止機能を削除す
るような構成にする。つまり外部端子１１の設定でマイ
クロコンピュータの水晶発振回路はハードウェアのみに
依存する構成となる。
【００３１】以上のように構成した実施例の監視回路に
より次のようにして２つのマイクロコンピュータの制御
動作の異常を監視している。２つのマイクロコンピュー
タによるアンチロック制御動作については基本的には従
来と同様であり、詳細な説明は省略する。常時及びアン
チロック制御動作中に異常状態がない限り、２つのマイ
クロコンピュータ２、２’はフェイルセーフリレー信号
ＦＳ0 、ＦＳ1 としてＨの信号を共に出力し、これによ
ってＡＮＤゲート８でＨの出力信号を駆動回路９のゲー
トへ送り、イグニッションＩＧＮ６を介してフェイルセ
ーフリレー５をＯＮにする。なお、ＡＮＤゲート８の動
作は負論理である。
より次のようにして２つのマイクロコンピュータの制御
動作の異常を監視している。２つのマイクロコンピュー
タによるアンチロック制御動作については基本的には従
来と同様であり、詳細な説明は省略する。常時及びアン
チロック制御動作中に異常状態がない限り、２つのマイ
クロコンピュータ２、２’はフェイルセーフリレー信号
ＦＳ0 、ＦＳ1 としてＨの信号を共に出力し、これによ
ってＡＮＤゲート８でＨの出力信号を駆動回路９のゲー
トへ送り、イグニッションＩＧＮ６を介してフェイルセ
ーフリレー５をＯＮにする。なお、ＡＮＤゲート８の動
作は負論理である。
【００３２】一方、２つのマイクロコンピュータ自身の
動作の異常が相互監視回路７、７’によって監視され、
一方のマイクロコンピュータ自身の基準信号であるウォ
ッチドッグパルス信号は他方のマイクロコンピュータへ
送られ相手方の相互監視回路によりチェックされる。い
ずれのマイクロコンピュータにも異常がなければ判定信
号としてＨの信号が出力され、前述したように駆動回路
９のゲート信号系に加えられている。又、高電圧監視回
路１０からも電源電圧に異常がない限りＨの信号が上記
ゲート信号系に加えられている。
動作の異常が相互監視回路７、７’によって監視され、
一方のマイクロコンピュータ自身の基準信号であるウォ
ッチドッグパルス信号は他方のマイクロコンピュータへ
送られ相手方の相互監視回路によりチェックされる。い
ずれのマイクロコンピュータにも異常がなければ判定信
号としてＨの信号が出力され、前述したように駆動回路
９のゲート信号系に加えられている。又、高電圧監視回
路１０からも電源電圧に異常がない限りＨの信号が上記
ゲート信号系に加えられている。
【００３３】しかし、上記３つの種類の監視信号のうち
いずれか１つでも異常が生じると、例えばフェイルセー
フ信号ＦＳがＬになるとＡＮＤゲート８の出力もＬとな
り、他の信号がＨでも駆動回路９のゲート信号系はＬと
なるためフェイルセーフリレー５をカットする。ウォッ
チドッグ信号ＷＤ、あるいは高電圧監視信号がＬとなっ
ても同じである。従って、以上の論理制御により２つの
マイクロコンピュータの制御動作だけでなく、マイクロ
コンピュータ自身の異常動作も監視される。かかる制御
回路は、ウォッチドッグ回路を互いに相手方のマイクロ
コンピュータに内蔵したウォッチドッグ回路で行なわ
れ、外部にはシンプルな構成のゲート駆動回路のみを設
けることによって行なわれる。
いずれか１つでも異常が生じると、例えばフェイルセー
フ信号ＦＳがＬになるとＡＮＤゲート８の出力もＬとな
り、他の信号がＨでも駆動回路９のゲート信号系はＬと
なるためフェイルセーフリレー５をカットする。ウォッ
チドッグ信号ＷＤ、あるいは高電圧監視信号がＬとなっ
ても同じである。従って、以上の論理制御により２つの
マイクロコンピュータの制御動作だけでなく、マイクロ
コンピュータ自身の異常動作も監視される。かかる制御
回路は、ウォッチドッグ回路を互いに相手方のマイクロ
コンピュータに内蔵したウォッチドッグ回路で行なわ
れ、外部にはシンプルな構成のゲート駆動回路のみを設
けることによって行なわれる。
【００３４】
【効果】以上詳細に説明したように、この発明では複数
のマイクロコンピュータのいずれか又はそのいくつかあ
るいはその全てが異常になってもその相手方マイクロコ
ンピュータ内の相互監視回路で異常を検出し、判定信号
をそれぞれ負荷遮断機構へ直接送り遮断機構を遮断する
ようにしたから、相互監視回路の構成を極めてシンプル
なものとしてコスト低減を図り、かつどのような異常状
態にも最適な対応ができ、信頼性が向上するという利点
が得られる。
のマイクロコンピュータのいずれか又はそのいくつかあ
るいはその全てが異常になってもその相手方マイクロコ
ンピュータ内の相互監視回路で異常を検出し、判定信号
をそれぞれ負荷遮断機構へ直接送り遮断機構を遮断する
ようにしたから、相互監視回路の構成を極めてシンプル
なものとしてコスト低減を図り、かつどのような異常状
態にも最適な対応ができ、信頼性が向上するという利点
が得られる。
【００３５】またパワーオンリセット解除後行なう相互
監視機能チェック時において電気的に行なうことができ
るようにしたので高速にチェックするという利点が得ら
れる。
監視機能チェック時において電気的に行なうことができ
るようにしたので高速にチェックするという利点が得ら
れる。
【図１】実施例のアンチロック制御回路及びその監視回
路を示す全体ブロック図
路を示す全体ブロック図
【図２】従来例のアンチロック制御回路及びその監視回
路の全体ブロック図
路の全体ブロック図
２、２’ マイクロコンピュータ ４ 電磁弁 ５ フェイルセーフリレー ６ イグニッション ７、７’ 監視回路 ８ ＡＮＤゲート ９ 駆動回路 １０ 高電圧監視回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中井 賢治 大阪市此花区島屋一丁目１番３号 住友電 気工業株式会社大阪製作所内 (72)発明者 上田 清二 大阪市此花区島屋一丁目１番３号 住友電 気工業株式会社大阪製作所内
Claims (7)
- 【請求項１】複数のマイクロコンピュータを持ち、それ
ぞれのマイクロコンピュータは独立した発振源によって
動作し、速度情報等の入力信号は分岐されそれぞれのマ
イクロコンピュータに入力され、それぞれのマイクロコ
ンピュータで所定のプログラムに従って演算し、その演
算結果に基づいて制御信号を出力する電子制御回路にお
いて、それぞれのマイクロコンピュータの異常を監視す
る、ソフトウェアを介在しない監視回路を互いに他のマ
イクロコンピュータ内に設け、自己が発するウォッチド
ッグ信号を他のマイクロコンピュータ内の監視回路で相
互監視すると共に相手方マイクロコンピュータからのウ
ォッチドッグ信号の正常、異常の判定結果を、異常であ
れば制御対称の負荷を遮断する機能を持つ負荷遮断機構
へ送るようにして成る複数のマイクロコンピュータの相
互監視回路。 - 【請求項２】前記判定部がウォッチドッグ信号のパルス
幅及びデューティを判定するようにしたことを特徴とす
る請求項１に記載の複数のマイクロコンピュータの相互
監視回路。 - 【請求項３】前記負荷遮断機構の入力信号系を負論理の
論理積回路とし、判定部からの信号をそれぞれこの論理
積回路へ送り論理積の結果が異常であれば負荷遮断機構
により負荷を遮断するようにしたことを特徴とする請求
項１又は２に記載の複数のマイクロコンピュータの相互
監視回路。 - 【請求項４】前記判定部が異常を検出すると直ちに異常
信号を出力するが、相手方マイクロコンピュータが正常
に戻るとその正常なパルス信号を一定回数以上連続して
検出した後正常判定出力を出力するようにしたことを特
徴とする請求項１乃至３のいずれかに記載の複数のマイ
クロコンピュータの相互監視回路。 - 【請求項５】前記マイクロコンピュータに内蔵された監
視回路において、その正常または異常の判定結果を自分
自身でモニタする機能を内部に設けたマイクロコンピュ
ータを使用する事を特徴とする請求項１乃至４のいずれ
かに記載の複数のマイクロコンピュータの相互監視回
路。 - 【請求項６】前記電子制御回路においてパワーオンリセ
ット解除後、故意に他のコンピュータから発するウォッ
チドッグパルス信号を異常にさせ、それぞれのコンピュ
ータに内蔵された監視回路の監視機能をチェックするイ
ニシャルテストを行なうことを特徴とする請求項１乃至
５のいずれかに記載の複数のマイクロコンピュータの相
互監視回路。 - 【請求項７】前記電子制御回路においてマイクロコンピ
ュータの特定の外部端子をＨｉまたはＬｏに設定するこ
とにより、水晶振動子の発振をソフトウェアで止めるこ
とができないモードに設定することができるマイクロコ
ンピュータを使用することを特徴とする請求項１乃至６
のいずれかに記載の複数のマイクロコンピュータの相互
監視回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157907A JPH064353A (ja) | 1992-06-17 | 1992-06-17 | 複数のマイクロコンピュータの相互監視回路 |
| DE1993607405 DE69307405T2 (de) | 1992-06-17 | 1993-06-14 | Schaltung für die gegenseitige Überwachung von Computergeräten |
| EP19930109483 EP0575854B1 (en) | 1992-06-17 | 1993-06-14 | Mutual monitoring circuit for computers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157907A JPH064353A (ja) | 1992-06-17 | 1992-06-17 | 複数のマイクロコンピュータの相互監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064353A true JPH064353A (ja) | 1994-01-14 |
Family
ID=15660054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157907A Pending JPH064353A (ja) | 1992-06-17 | 1992-06-17 | 複数のマイクロコンピュータの相互監視回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0575854B1 (ja) |
| JP (1) | JPH064353A (ja) |
| DE (1) | DE69307405T2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203191A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 磁気ディスク装置の電源制御回路 |
| JP2001056701A (ja) * | 1999-07-15 | 2001-02-27 | Robert Bosch Gmbh | 制御ユニットの相互監視のための方法並びに装置 |
| JP2005165755A (ja) * | 2003-12-03 | 2005-06-23 | Fanuc Ltd | 非常停止回路 |
| JP2006519149A (ja) * | 2003-02-28 | 2006-08-24 | ゴットヴァルト ポート テクノロジー ゲーエムベーハー | 周波数制御式三相クレーンモータ等の電気駆動装置を安全に断路するための方法および装置 |
| KR100754139B1 (ko) * | 2006-09-05 | 2007-08-31 | 지멘스 오토모티브 주식회사 | 자동차의 전장품 제어 장치 |
| JP2008117390A (ja) * | 2006-10-25 | 2008-05-22 | Rockwell Automation Technologies Inc | デュアルｃｐｕの安全システムにおける安全タイマクロスチェック診断 |
| US9779559B2 (en) | 2012-03-16 | 2017-10-03 | Denso Corporation | Circuit for monitoring abnormality of ECU |
| KR20200001980A (ko) | 2018-06-28 | 2020-01-07 | 미쓰미덴기가부시기가이샤 | 전자 제어 장치, 전자 제어용 반도체 집적 회로 장치 및 가스 풍로 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995034026A1 (de) * | 1994-06-08 | 1995-12-14 | O & K Orenstein & Koppel Ag | Steuerung für mobile arbeitsmaschinen |
| JP2867901B2 (ja) * | 1994-12-05 | 1999-03-10 | 住友電気工業株式会社 | Ａｂｓ用マイクロコンピュータの故障検出装置 |
| DE19743463A1 (de) * | 1997-10-01 | 1999-04-08 | Itt Mfg Enterprises Inc | Verfahren zur Fehlerkennung von Mikroprozessoren in Steuergeräten eines Kfz. |
| EP1086408B1 (de) * | 1998-06-10 | 2003-01-29 | Siemens Aktiengesellschaft | Steuereinrichtung für eine maschine, anlage oder ein gerät, sowie verfahren zum überwachen einer steuerung |
| FR2790857B1 (fr) * | 1999-03-12 | 2001-09-07 | Siemens Automotive Sa | Systeme de securite pour vehicule automobile |
| JP3636031B2 (ja) * | 2000-04-28 | 2005-04-06 | 株式会社デンソー | 電子制御装置内のマイクロコンピュータ監視方法 |
| DE10252990B3 (de) | 2002-11-14 | 2004-04-15 | Siemens Ag | Steuereinheit zur Auslösung eines Insassenschutzmittels in einem Kraftfahrzeug und Verfahren zur Überwachung der ordnungsgemäßen Funktion einer vorzugsweise solchen Steuereinheit |
| JP4007203B2 (ja) * | 2003-01-23 | 2007-11-14 | 株式会社デンソー | 電子制御装置 |
| JP4458414B2 (ja) | 2004-02-09 | 2010-04-28 | 日立オートモティブシステムズ株式会社 | バルブリフト可変機構の駆動制御装置 |
| US7937596B2 (en) * | 2007-08-30 | 2011-05-03 | Harris Corporation | Adaptable microcontroller based security monitor |
| DE102008045314A1 (de) * | 2008-09-02 | 2010-03-04 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Verfahren zum Betreiben eines Gerätes der Prozessautomatisierungstechnik |
| US9632492B2 (en) | 2015-01-23 | 2017-04-25 | Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. | Redundant watchdog method and system utilizing safety partner controller |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2108836A1 (de) * | 1971-02-25 | 1972-09-07 | Licentia Gmbh | Anordnung für ein Doppelrechnersystem |
| US4468768A (en) * | 1981-10-26 | 1984-08-28 | Owens-Corning Fiberglas Corporation | Self-testing computer monitor |
| DE3700986C2 (de) * | 1987-01-15 | 1995-04-20 | Bosch Gmbh Robert | Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug |
| DE3726489C2 (de) * | 1987-08-08 | 1995-04-20 | Bosch Gmbh Robert | Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug |
| DE3728561C2 (de) * | 1987-08-27 | 1997-08-21 | Vdo Schindling | Verfahren zur Überprüfung einer Überwachungseinrichtung für einen Mikroprozessor |
| GB8729901D0 (en) * | 1987-12-22 | 1988-02-03 | Lucas Ind Plc | Dual computer cross-checking system |
| WO1989012272A1 (en) * | 1988-06-06 | 1989-12-14 | Robert Bosch Gmbh | A method for monitoring errors in data |
-
1992
- 1992-06-17 JP JP4157907A patent/JPH064353A/ja active Pending
-
1993
- 1993-06-14 DE DE1993607405 patent/DE69307405T2/de not_active Expired - Fee Related
- 1993-06-14 EP EP19930109483 patent/EP0575854B1/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203191A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 磁気ディスク装置の電源制御回路 |
| JP2001056701A (ja) * | 1999-07-15 | 2001-02-27 | Robert Bosch Gmbh | 制御ユニットの相互監視のための方法並びに装置 |
| JP2006519149A (ja) * | 2003-02-28 | 2006-08-24 | ゴットヴァルト ポート テクノロジー ゲーエムベーハー | 周波数制御式三相クレーンモータ等の電気駆動装置を安全に断路するための方法および装置 |
| JP2005165755A (ja) * | 2003-12-03 | 2005-06-23 | Fanuc Ltd | 非常停止回路 |
| KR100754139B1 (ko) * | 2006-09-05 | 2007-08-31 | 지멘스 오토모티브 주식회사 | 자동차의 전장품 제어 장치 |
| JP2008117390A (ja) * | 2006-10-25 | 2008-05-22 | Rockwell Automation Technologies Inc | デュアルｃｐｕの安全システムにおける安全タイマクロスチェック診断 |
| JP4711197B2 (ja) * | 2006-10-25 | 2011-06-29 | ロックウェル オートメーション テクノロジーズ， インコーポレーテッド | デュアルｃｐｕの安全システムにおける安全タイマクロスチェック診断 |
| US9779559B2 (en) | 2012-03-16 | 2017-10-03 | Denso Corporation | Circuit for monitoring abnormality of ECU |
| KR20200001980A (ko) | 2018-06-28 | 2020-01-07 | 미쓰미덴기가부시기가이샤 | 전자 제어 장치, 전자 제어용 반도체 집적 회로 장치 및 가스 풍로 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0575854A3 (ja) | 1994-04-13 |
| EP0575854A2 (en) | 1993-12-29 |
| DE69307405T2 (de) | 1997-08-21 |
| EP0575854B1 (en) | 1997-01-15 |
| DE69307405D1 (de) | 1997-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH064353A (ja) | 複数のマイクロコンピュータの相互監視回路 | |
| US5897596A (en) | Electronic controller with fault diagnosing function | |
| US6243629B1 (en) | Electronic control unit for automotive vehicles | |
| US5684702A (en) | Control system having data correlation for controlling a vehicular anti-lock braking system | |
| US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| US5713643A (en) | Control circuit for automotive vehicle motion control systems | |
| JPH04500875A (ja) | マイクロコントローラをベースとする制御システムのための故障検出機構 | |
| JPH0319571B2 (ja) | ||
| JPH10513286A (ja) | プログラム制御回路の機能をモニタするための処理及び回路構成 | |
| JPH01298446A (ja) | ダブルマイコンシステム暴走防止回路 | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JPH0717337A (ja) | 電子制御ユニットの故障判定方法及び故障判定装置 | |
| JP2906790B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPH0750020B2 (ja) | 電子制御装置 | |
| JPH09305223A (ja) | 車載用電子制御ユニット | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPS6289153A (ja) | 記憶装置 | |
| JPH0991034A (ja) | 電子制御ユニット | |
| JP4402715B2 (ja) | マイクロコントローラシステムおよびその駆動方法 | |
| JP3508614B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
| JP3184362B2 (ja) | 電子制御ユニットの故障検出装置 | |
| JPS6257001A (ja) | 電子機器の電磁波妨害低減装置 | |
| JPH0325813B2 (ja) | ||
| JPH1083355A (ja) | 車両用制御装置のメモリチェック機構 |