JPH07134683A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 主記憶装置上にデータ転送用の専用エリアを
確保することなく、拡張記憶装置と入出力装置との間の
データ転送を行うことを可能とする。 【構成】 主記憶装置１のハードウエアシステムエリア
２０内に少なくとも１つのバッファ２１、２２が設けら
れる。中央処理装置３から拡張記憶装置と入出力装置と
の間のデータ転送要求がチャネル処理装置６を介してチ
ャネル装置７または８に与えられると、チャネル装置
は、バッファ２１と２２とを交互に使用し、主記憶制御
装置４、拡張記憶制御装置５を介してデータの転送を実
行する。 【効果】 主記憶装置のプログラムエリアにデータ転送
用の大容量の専用エリアを確保することなく、拡張記憶
装置と入出力装置との間のデータ転送を行うことがで
き、プログラムで専用エリアを確保する処理を不要とす
ることができる。また、主記憶装置のプログラムエリア
を圧迫することをなくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子計算機システムに
おけるデータ転送方式に係り、特に、メモリの階層化が
進み、主記憶装置に加えて大容量の拡張記憶装置を備え
た電子計算機システムに使用して好適なデータ転送方式
に関する。

【０００２】

【従来の技術】拡張記憶装置を備える電子計算機システ
ムに関する従来技術として、例えば、特開昭５９−１６
７７６１号公報等に記載された技術が知られている。

【０００３】この従来技術に用いられている拡張記憶装
置は、主記憶装置を補う目的で設けられており大容量の
専用記憶装置として構成されている。そして、この従来
技術は、中央処理装置だけが拡張記憶装置に対するデー
タの読み書きを行うことができ、入出力装置と拡張記憶
装置との間で直接データを転送するという点についての
配慮がなされていない。

【０００４】一般に、この種の拡張記憶装置は、ジョブ
のスワッピング、大容量データの一時記憶として使用さ
れるが、拡張記憶装置の容量が不足するような場合、拡
張記憶装置のデータを入出力装置、例えば、ディスク装
置に格納する必要が生じる。このような場合のデータの
転送は、予め主記憶装置上にデータ転送用の専用エリア
を確保し、拡張記憶装置上のデータを一旦主記憶に転送
した後、主記憶装置上のデータをディスク装置に転送す
るという方法により行われている。また、入出力装置の
データを拡張記憶装置に転送する場合も、入出力装置か
ら予め主記憶装置上に確保した専用エリアにデータを一
旦転送し、主記憶装置上のデータを拡張記憶装置に転送
する方法により行われている。

【０００５】

【発明が解決しようとする課題】前記従来技術は、拡張
記憶装置と入出力装置との間でデータの転送を行う場合
に、予め主記憶装置上のプログラムエリアににデータ転
送用の専用エリアを確保する必要があり、プログラム実
行のための主記憶容量が不足してしまうという問題点を
有している。また、前記従来技術は、主記憶装置上への
専用エリアの確保をプログラムが行わなければならず、
このための処理がプログラムに対するオーバヘッドにな
ってしまうという問題点を有している。

【０００６】本発明の目的は、前記従来技術の問題点を
解決し、主記憶装置に加えて大容量の拡張記憶装置を備
えた電子計算機システムにおいて、主記憶装置上のプロ
グラムエリアにデータ転送用の専用エリアを確保するこ
となく、拡張記憶装置と入出力装置との間のデータ転送
を行うことを可能とするデータ転送方式を提供すること
にある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、主記憶装置と拡張記憶装置とを備えて構成される計
算機システムにおいて、前記主記憶装置のハードウエア
システムエリア内に少なくとも１面のバッファを設け、
このバッファを介して前記拡張記憶装置と入出力装置と
の間でデータの転送を行うようにすることにより達成さ
れる。

【０００８】また、前記目的は、データ転送が入出力装
置から拡張記憶装置に対して行われる場合、バッファが
フルになったことを検出すると共に、所望の転送数のデ
ータ転送を終了したことを検出して、バッファから拡張
記憶装置へのデータ転送を実行するようにすることによ
り達成され、さらに、データ転送が拡張記憶装置から入
出力装置に対して行われる場合、バッファがフルになっ
たことを検出して、所望の転送数のデータ転送を終了す
るまで、バッファから入出力装置へのデータ転送を実行
するようにすることにより達成される。

【０００９】さらに、前記目的は、ハードウエアシステ
ムエリア内に複数のバッファが設ける場合、バッファが
フルになったことが検出されたとき、使用するバッファ
を切り替えるようにすることにより達成される。

【００１０】

【作用】本発明は、主記憶装置のハードウエアシステム
エリア内に少なくとも１つのバッファを備え、このバッ
ファを介して入出力装置と拡張記憶装置との間でデータ
の転送を行うことができるので、主メモリのプログラム
領域を使用することなく、また、プログラムにデータ転
送用のメモリ領域を形成させるためのオーバヘッドをか
けることなく、入出力装置と拡張記憶装置との間で効率
的にデータの転送を行うことができる。

【００１１】また、本発明は、主記憶装置のハードウエ
アシステムエリア内に複数のバッファを設ける場合、バ
ッファがフルになったことを検出して使用するバッファ
を切り替えることができるので、より効率的にデータの
転送を行うことができる。

【００１２】以上により、本発明は、主記憶装置のプロ
グラム領域にデータ転送用の大容量のデータ転送のため
の専用エリアを確保することなく、拡張記憶装置と入出
力装置との間のデータ転送を行うことができ、プログラ
ムが専用エリアを確保する処理を不要とすることができ
ると共に、データ転送のために、主記憶装置上のプログ
ラムエリアを圧迫することもなくすことができる。

【００１３】

【実施例】以下、本発明によるデータ転送方式の一実施
例を図面により詳細に説明する。

【００１４】図１は本発明が適用された電子計算機シス
テム一実施例の概略構成を示すブロック図、図２はチャ
ネル装置の構成例を示すブロック図、図３は拡張記憶リ
クエストの内容を説明する図、図４は主記憶制御装置及
び拡張記憶制御装置の構成を示すブロック図、図５はチ
ャネル装置の命令制御部におけるリード動作のデータ転
送処理を説明するフローチャート、図６はチャネル装置
の命令制御部におけるライト動作のデータ転送処理を説
明するフローチャートである。図１〜図４において、１
は主記憶装置、２は拡張記憶装置、３は中央処理装置、
４は主記憶制御装置、５は拡張記憶制御装置、６はチャ
ネル処理装置、７、８はチャネル措置、９、１０は入出
力装置、２０はハードウエアシステムエリア、２１、２
２はバッファ、２０１は命令制御部、２０２はマイクロ
プロセッサ、２０３はチャネル処理装置インタフェース
制御部、２０４はデータ転送制御部、２０５はデータア
ドレス制御部、２０６は転送カウント制御部、２０７、
２０９はセレクタ、２０８はデータバッファ制御部、２
１０は入出力インタフェース制御部、４０１、４０５は
インタフェースユニット、４０２、４０６はデータレジ
スタ、４０３、４０７はアドレスレジスタ、４０４は拡
張記憶制御装置インタフェース制御部、４０８は主記憶
制御装置インタフェース制御部である。

【００１５】本発明が適用された計算機システムは、図
１に示すように、主記憶制御装置４が、主記憶装置１
と、中央処理装置３と、拡張制御装置５と、チャネル処
理装置６とのそれぞれにデータ転送用信号線群１００、
１０２、１０３、１０５を介して接続されて構成されて
いる。

【００１６】主記憶装置１には、通常、プログラムがア
クセスできないハードウエアが制御用に使用するハード
ウエアシステムエリア２０が設けられており、本発明の
一実施例では、このハードウエアシステムエリア２０
に、バッファ２１、２２の２面のバッファが割り当てら
れている。拡張記憶制御装置２は、データ転送用信号線
群１０１を介して拡張記憶制御装置５に接続されてい
る。また、チャネル処理装置６は、入出力命令の起動及
び入出力割込みのためのインタフェース信号線群１０４
を介して中央処理装置３に接続されている。さらに、チ
ャネル処理装置６は、複数のチャネル装置７、８が接続
され、各チャネル装置には、入出力装置９、１０が接続
されている。なお、入出力装置９、１０は、図１では各
チャネル装置に１台のみ接続されているが、複数台接続
されていてもよい。

【００１７】図１を参照して、まず、入出力装置９から
拡張記憶装置２にデータを転送する場合の動作（以下、
リード動作という）の概要を説明する。

【００１８】入出力装置９からチャネル装置７が受信す
るデータは、チャネル処理装置６と主記憶制御装置４を
通り、バッファ２１に順次格納される。チャネル装置７
は、このデータ転送で、バッファ２１がフルになったこ
とを検出すると、バッファ２１から拡張記憶装置２へデ
ータを転送するためのリクエストをチャネル処理装置６
を介して主記憶制御装置４に発行する。

【００１９】このリクエストを受け取った主記憶制御装
置４は、バッファ２１のデータを主記憶制御装置４と拡
張記憶装置５とを介して拡張記憶装置２へ転送する。チ
ャネル装置７は、バッファ２１から拡張記憶装置２へデ
ータを転送するためのリクエストを発行した後、バッフ
ァをバッファ２１からバッファ２２に切り替えて、前述
と同様の処理を続け、プログラムから指定されたデータ
バイト数だけのデータを転送し終わるまで、バッファを
切り替えながら処理を続ける。

【００２０】次に、図１を参照して、拡張記憶装置２か
ら入出力装置９へデータを転送する場合の動作（以下、
ライト動作という）の概要を説明する。

【００２１】チャネル装置７は、拡張記憶装置２からバ
ッファ２１へデータを転送するデータリクエストを、チ
ャネル処理装置６を介して主記憶制御装置４に発行す
る。主記憶制御装置４は、このリクエストを受け取る
と、拡張記憶装置２のデータを拡張記憶制御装置５と主
記憶制御装置４とを介してバッファ２１へ転送する。こ
のデータ転送中、チャネル装置７は、バッファ２１がフ
ルになったことを主記憶制御装置４からチャネル処理装
置６を介して受け取ると、バッファ２１のデータを主記
憶制御装置４、チャネル処理装置６、チャネル装置７を
介して、入出力装置９へ順次転送する。バッファ２１が
フルになると、チャネル装置７は、バッファをバッファ
２１からバッファ２２に切り替えて同様の処理を行う。
チャネル装置７は、プログラムから指定されたデータバ
イト数だけデータを転送し終わるまでバッファを切り替
えながら処理を続ける。

【００２２】一般に、拡張記憶装置２へのデータ転送速
度は、数百Ｍｂ（ビット）／ｓであり、数バイト単位に
アクセスして行うよりも４Ｋバイト単位程度にまとめて
アクセスして転送する方が転送処理のオーバヘッドを少
なくすることができ、効率のよいデータ転送を行うこと
ができる。一方、入出力装置から受け取るデータの転送
速度は、数Ｍｂ／ｓから２０Ｍｂ／ｓ程度であり、従っ
て、このデータを直接拡張記憶装置２に転送するより
も、一旦４Ｋバイト程度をバッファした後、まとめて拡
張記憶装置２に転送する方が効率的である。

【００２３】次に、図２を参照して、前述したチャネル
装置７、８の構成例とその動作を説明する。図２はチャ
ネル装置７の構成として示しているが、チャネル装置８
も同一の構成を有している。

【００２４】チャネル装置７は、図２に示すように、命
令制御部２０１と、データ転送制御部２０４と、チャネ
ル処理装置インタフェース制御部２０３と、入出力イン
タフェース制御部２１０とを備えて構成されている。

【００２５】命令制御部２０１は、マイクロプロセッサ
２０２を有し、中央処理装置３からの入出力命令に基づ
いてチャネル処理装置６からの指示を受け、入出力装置
９の起動処理、入出力装置９からの状態報告受付け処理
を入出力インタフェース制御部２１０を介して行ってい
る。

【００２６】データ転送制御部２０４は、データアドレ
ス制御部２０５、転送カウント制御部２０６、セレクタ
２０７及び２０９、データバッファ制御部２０８から構
成されており、チャネル処理装置インタフェース制御部
２０３及び入出力インタフェース制御部２１０を介し
て、入出力装置９とチャネル処理装置６との間のデータ
転送制御を行う。

【００２７】このデータ転送制御部２０４のデータアド
レス制御部２０５は、命令制御部２０１からハードウエ
アシステムエリア２０内のバッファ２１またはバッファ
２２のデータアドレスがセットされ、ハードウエアシス
テムエリア２０に対するデータ読み出しまたは書き込み
のデータリクエスト毎にアドレスの更新制御を行うもの
であり、１回のデータリクエストで３２バイトの読み出
しまたは書き込みを行うことが可能である。さらに、デ
ータアドレス制御部２０５は、リード動作のとき、バッ
ファ２１またはバッファ２２がフルになったことを検出
し、バッファフルを命令制御部２０１に報告する。

【００２８】転送カウント制御部２０６は、入出力命令
により与えられた入出力装置９と拡張記憶装置２との間
のデータの転送カウント値が命令制御部２０１からセッ
トされ、リード動作の場合に、入出力装置９からデータ
を１バイト受け取る毎に、また、ライト動作の場合に、
入出力装置９へデータを１バイト送出する毎に、前記転
送カウント値をデクリメントして残りのカウント値を計
算する。そして、転送カウント制御部２０６は、残りの
カウント値が“０”になったことを検出して、転送終了
を命令制御部２０１に報告する。

【００２９】データバッファ制御部２０８は、その内部
にデータバッファを有しており、そのデータバッファに
関する制御を行う。すなわち、データバッファ制御部２
０８は、リード動作の場合、入出力装置９から受け取る
データを入出力インタフェース制御部２１０、セレクタ
２０７を介してデータバッファに格納し、さらに、デー
タリクエスト毎に、内部のデータバッファ内のデータ
を、セレクタ２０９、チャネル処理装置インタフェース
制御部２０３を介して、チャネル処理装置６に転送す
る。このデータは、バッファ２１またはバッファ２２に
格納される。

【００３０】また、データバッファ制御部２０８は、ラ
イト動作の場合、データリクエスト毎に、バッファ２１
またはバッファ２２から読み出されデータを、チャネル
処理装置６、チャネル処理装置インタフェース制御部２
０３、セレクタ２０７を介して受け取り、このデータを
内部のデータバッファに格納し、さらに、順次セレクタ
２０９、入出力インタフェース制御部２１０を介して入
出力装置９に転送してゆく。

【００３１】前述において、データリクエストは、デー
タバッファ制御部２０８からチャネル処理装置インタフ
ェース制御部２０３、チャネル処理装置６を介して、主
記憶制御装置４に伝えられ、その応答信号は、逆の順で
データバッファ制御部２０８に伝えられる。

【００３２】さらに、命令制御部２０１は、リード動作
の場合に、バッファ２１またはバッファ２２のデータを
拡張記憶装置２に転送するための拡張記憶リクエストを
発行し、ライト動作の場合に、拡張記憶装置２のデータ
をバッファ２１またはバッファ２２に転送するための拡
張記憶リクエストを発行する。この拡張記憶リクエスト
は、データバッファ制御部２０８、セレクタ２０９、チ
ャネル処理装置インタフェース制御部２０３、チャネル
装置６を介し主記憶制御装置４に伝えられ、その応答信
号は、逆の順で命令制御部２０１に伝えられる。

【００３３】拡張記憶リクエストは、図３に示すよう
に、リクエストコード３０１とリクエスト情報とにより
構成されている。リクエストコード３０１は、７ビット
で構成され、そのビット７が拡張記憶リクエストを示し
ている。リクエスト情報は、フラグ３０２と、データ転
送カウント３０３と、バッファアドレス３０４と、拡張
記憶データアドレス３０５とを有し、全体で３２バイト
で構成されている。

【００３４】フラグ３０２は、その値が“１”のとき拡
張記憶装置２からハードウエアシステムエリア２０のバ
ッファへのデータ転送を意味し、その値が“０”のとき
ハードウエアシステムエリア２０のバッファから拡張記
憶装置２へのデータ転送を意味する。転送カウント３０
３は、拡張記憶装置２とハードウエアシステムエリア２
０のバッファと間のデータ転送カウントである。また、
バッファアドレス３０４は、バッファ２１またはバッフ
ァ２２のアドレスであり、拡張記憶データアドレス３０
５は、拡張記憶装置２のデータアドレスである。

【００３５】なお、図３において、“０”が格納されて
いるとして示している部分は、無意味データが格納され
ている。

【００３６】図４には主記憶制御装置４及び拡張記憶制
御装置５の構成が示されており、以下、これについて説
明する。

【００３７】主記憶制御装置４は、主記憶装置１に対す
るインタフェースユニット４０１と、データレジスタ４
０２と、アドレスレジスタ４０３と、拡張記憶制御装置
及びチャネル処理装置に対するインタフェースである拡
張記憶制御装置インタフェース制御部４０４とにより構
成されている。また、拡張記憶制御装置５は、拡張記憶
装置２に対するインタフェースユニット４０５と、デー
タレジスタ４０６と、アドレスレジスタ４０７と、主記
憶制御装置４に対するインタフェースである主記憶制御
装置インタフェース制御部４０８とにより構成されてい
る。

【００３８】図４において、チャネル処理装置６からイ
ンタフェース線１０５を介して、データリクエストが主
記憶制御装置４に送られてくると、拡張記憶制御装置イ
ンタフェース制御部４０４は、図３で説明したリクエス
トコード３０１のビット７を判定し、拡張記憶リクエス
トでなければ、そのデータアドレスをレジスタ４０３へ
格納する。また、インタフェース制御部４０４は、その
リクエストがストアリクエストの場合、さらに、データ
をレジスタ４０２へ格納する。

【００３９】次に、インタフェースユニット４０１は、
主記憶装置１へリクエストを発行し、データの転送を開
始する。主記憶制御装置４は、３２バイトの転送が終わ
ると、拡張記憶制御装置インタフェース制御部４０４か
らインタフェース線１０５、チャネル処理装置６、イン
タフェース線１０６または１０７を介して、チャネル装
置７または８に応答を返す。

【００４０】リクエストが拡張リクエストの場合、拡張
記憶制御装置インタフェース制御部４０４は、図３で説
明したリクエスト情報内のバッファアドレス３０４をア
ドレスレジスタ４０３に格納し、拡張記憶データアドレ
ス３０５をインタフェース線１０３、主記憶制御インタ
フェース制御部４０８を介して、拡張記憶制御装置５内
のアドレスレジスタ４０７にセットする。

【００４１】リクエスト情報内のフラグビット３０２が
“１”の場合、すなわち、拡張記憶装置２からのデータ
をバッファ２１または２２に転送する場合、拡張記憶装
置２内のデータは、インタフェース線１０１、インタフ
ェースユニット４０５、データレジスタ４０６、主記憶
制御インタフェース制御部４０８、インタフェース線１
０３、拡張記憶制御装置インタフェース制御部４０４、
データレジスタ４０２、インタフェースユニット４０
１、インタフェース線１００を介して、主記憶１に転送
される。

【００４２】また、リクエスト情報内のフラグビット３
０２が“０”の場合、すなわち、バッファ２１または２
２からのデータを拡張記憶装置２に転送する場合、前述
とは逆の順にデータが転送される。

【００４３】主記憶制御装置４は、リクエスト情報内の
転送カウント３０３の値分だけのデータの転送が終了す
ると、インタフェース線１０５、チャネル処理装置６、
インタフェース線１０６または１０７を介して、チャネ
ル装置７または８に応答を返す。

【００４４】次に、図５に示すフローを参照して、チャ
ネル装置の命令制御部２０１におけるリード動作時のデ
ータ転送処理の動作を説明する。

【００４５】（１）中央処理装置３から入出力装置９と
拡張記憶装置２との間の入出力処理の要求が発行され、
インタフェース線１０４、チャネル処理装置６、インタ
フェース線１０６を介してチャネル装置７が起動され
る。そして、入出力処理の要求がリード動作の場合、図
５のフローによる処理が開始される。

【００４６】（２）入出力処理の要求がリード動作であ
ることにより、チャネル装置７の命令制御部２０１は、
まず、バッファ２１（または２２）のデータアドレスを
データアドレス制御部２０５にセットし、バッファがフ
ルであるか否かを判定する（ステップ５０１、５０
２）。

【００４７】（３）ステップ５０２の判定で、バッファ
がフルの場合、命令制御部２０１は、データアドレスを
バッファ２１（または２２）からバッファ２２（または
２１）へ切り替えて、そのデータアドレスをデータアド
レス制御部２０５にセットする（ステップ５０３）。

【００４８】（４）命令制御部２０１は、次に、拡張記
憶リクエストを発行し、拡張記憶リクエストに対する応
答が有ったか否か判定し、無い場合は応答が有るまで待
つ（ステップ５０４、５０５）。

【００４９】（５）ステップ５０５で拡張記憶リクエス
トに対する応答が検出された場合、データの転送処理が
開始され、ステップ５０２からの処理を繰返し実行す
る。

【００５０】（６）ステップ５０２の判定で、バッファ
がフルになっていない場合、命令制御部２０１は、転送
カウント制御部２０６から送られる転送終了信号により
データ転送が終了しているか否かを判定し、データの転
送が終了していない場合、ステップ５０２に戻り、以後
の処理を繰返し実行する（ステップ５０６）。

【００５１】（７）ステップ５０６の判定で、データの
転送が終了した場合、命令制御部２０１は、拡張記憶リ
クエストを発行し、拡張記憶リクエストに対する応答が
あれば処理を終了する（ステップ５０７、５０８）。

【００５２】次に、図６に示すフローを参照して、チャ
ネル装置の命令制御部２０１におけるライト動作時のデ
ータ転送処理の動作を説明する。

【００５３】（１）中央処理装置３から入出力装置９と
拡張記憶装置２との間の入出力処理の要求が発行され、
インタフェース線１０４、チャネル処理装置６、インタ
フェース線１０６を介してチャネル装置７が起動され
る。そして、入出力処理の要求がライト動作の場合、図
６のフローによる処理が開始される。

【００５４】（２）入出力処理の要求がライト動作であ
ることにより、チャネル装置７の命令制御部２０１は、
まず、図示しない内部に設けられた制御用のフラグをリ
セットする。このフラグは、２回目以降の拡張記憶装置
２からバッファ２１または２２への転送のリクエストに
対する応答を既に受けていれば“１”にセットされて、
拡張記憶リクエストに対する応答を待つか否かを制御す
るためのものである（ステップ６０１）。

【００５５】（３）１回目の拡張記憶リクエストを発行
し、拡張記憶装置２からバッファ２１へデータを転送す
ると共に、１回目の拡張記憶リクエストに対する応答が
有るまで待つ（ステップ６０２、６０３）。

【００５６】（４）１回目の拡張記憶リクエストに対す
る応答が得られた場合、２回目の拡張記憶リクエストを
発行し、拡張記憶装置２からバッファ２２へのデータの
転送を開始する（ステップ６０４）。

【００５７】（５）命令制御部２０１は、１回目の拡張
記憶リクエストで、データアドレスとしてバッファ２１
のアドレスを、２回目以降の拡張記憶リクエストで、デ
ータアドレスとしてバッファ２２と２１を交互に切り替
えたアドレスをデータアドレス制御部２０５にセット
し、バッファ２１または２２と入出力装置との間でデー
タを転送する（ステップ６０５）。

【００５８】前述により、命令制御部２０１は、既に準
備されたバッファ２１のデータを入出力装置に転送しな
がら（ステップ６０５）、次のバッファのデータを並行
して準備することができる（ステップ６０４）。

【００５９】（６）次に、命令制御部２０１は、入出力
装置とデータ転送中のバッファ内のデータが、空きにな
ったか否かを判定し、空きになった場合にステップ６０
７に進み、空きでなかった場合にステップ６１１へ進む
（ステップ６０６）。

【００６０】（７）ステップ６０６の判定で、バッファ
が空きとなっている場合、前述した制御フラグを判定
し、フラグが“１”の場合、フラグをリセットする（ス
テップ６０７、６０８）。

【００６１】（８）ステップ６０７の判定でフラグが
“０”の場合、拡張記憶リクエストに対する応答がある
まで待つ（ステップ６１０）。

【００６２】（９）ステップ６０８の処理後、あるい
は、ステップ６１０で拡張記憶リクエストに対する応答
が得られた場合、拡張記憶リクエストを発行してステッ
プ６０５からの処理に戻る（ステップ６０９）。

【００６３】（10）ステップ６０６の判定で、バッファ
が空きでなかった場合、前述の制御フラグを判定し、フ
ラグが“１”であればステップ６１４に進み、“０”で
あれば拡張記憶リクエストに対する応答が有るか否かを
判定し、応答がなければステップ６１４に進む（ステッ
プ６１１、６１２）。

【００６４】（11）ステップ６１２で拡張記憶リクエス
トに対する応答があった場合、制御フラグを“１”にセ
ットする（ステップ６１３）。

【００６５】（12）ステップ６１３の処理終了後、ステ
ップ６１１で制御フラグが“０”であった場合、あるい
は、ステップ６１３で拡張記憶リクエストに対する応答
がなかった場合、命令制御部２０１は、転送カウント制
御部２０６から送られる転送終了を判定し、データの転
送が終了していなければステップ６０６に戻って以後の
処理を繰返し実行する（ステップ６１４）。

【００６６】（13）ステップ６１４の判定で、データの
転送が終了していれば制御フラグを判定する。そして、
フラグが“１”であれば全処理を終了し、フラグが
“０”であれば拡張記憶リクエストの応答を待ってから
全処理を終了する（ステップ６１５、６１６）。

【００６７】前述の例では、データ転送の効率を上げる
ために、拡張記憶リクエストを予め１回余分に発行する
としている。そして、図６に示す例では、最後の拡張記
憶リクエストによって拡張記憶装置からバッファ内に転
送されたデータは捨てることになる。

【００６８】また、前述の処理において、拡張記憶リク
エストの発行回数を計算しておき、ステップ６０４、６
０９、６１０、６１２、６１６の処理で、最後の余分な
拡張記憶リクエストを発行しないようにすることもでき
る。

【００６９】前述した本発明の一実施例は、主記憶装置
のハードウエアシステムエリア内に２つのバッファを備
えるとして説明したが、本発明は、１つのバッファを備
えるだけでもよく、この場合にも、入出力装置と拡張記
憶装置との間のデータ転送の効率化を図ることができ
る。

【００７０】前述した本発明の一実施例によれば、主記
憶装置のハードウエアシステムエリア内に少なくとも１
つのバッファを備え、このバッファを介して入出力装置
と拡張記憶装置との間でデータの転送を行うことができ
るので、主メモリのプログラム領域を使用することな
く、また、プログラムにデータ転送用のメモリ領域を形
成させるためのオーバヘッドをかけることなく、入出力
装置と拡張記憶装置との間で効率的にデータの転送を行
うことができる。

【００７１】また、本発明の一実施例によれば、主記憶
装置のプログラム領域にデータ転送用の大容量のデータ
転送のための専用エリアを確保することなく、拡張記憶
装置と入出力装置との間のデータ転送を行うことができ
るので、データ転送のために、主記憶装置上のプログラ
ムエリアを圧迫することもなくすことができる。

【００７２】

【発明の効果】以上説明したように本発明によれば、主
記憶装置のプログラムエリア内にデータ転送用の大容量
のデータ転送のための専用エリアを確保することなく、
拡張記憶装置と入出力装置との間のデータ転送を行うこ
とができ、プログラムにより専用エリアを確保する処理
が不要になり、プログラムに対するオーバヘッドをなく
すことができると共に、主記憶装置のプログラムエリア
を圧迫することもなくすことができる。本発明は、これ
により、効率的に拡張記憶装置と入出力装置との間のデ
ータ転送を行うことができる。

【図面の簡単な説明】

【図１】本発明が適用された電子計算機システム一実施
例の概略構成を示すブロック図である。

【図２】チャネル装置の構成例を示すブロック図であ
る。

【図３】拡張記憶リクエストの内容を説明する図であ
る。

【図４】主記憶制御装置及び拡張記憶制御装置の構成を
示すブロック図である。

【図５】チャネル装置の命令制御部におけるリード動作
のデータ転送処理を説明するフローチャートである。

【図６】チャネル装置の命令制御部におけるライト動作
のデータ転送処理を説明するフローチャートである。

【符号の説明】

１ 主記憶装置 ２ 拡張記憶装置 ３ 中央処理装置 ４ 主記憶制御装置 ５ 拡張記憶制御装置 ６ チャネル処理装置 ７、８ チャネル措置 ９、１０ 入出力装置 ２０ ハードウエアシステムエリア ２１、２２ バッファ ２０１ 命令制御部 ２０２ マイクロプロセッサ ２０３ チャネル処理装置インタフェース制御部 ２０４ データ転送制御部 ２０５ データアドレス制御部 ２０６ 転送カウント制御部 ２０７、２０９ セレクタ ２０８ データバッファ制御部 ２１０ 入出力インタフェース制御部 ４０１、４０５ インタフェースユニット ４０２、４０６ データレジスタ ４０３、４０７ アドレスレジスタ ４０４ 拡張記憶制御装置インタフェース制御部 ４０８ 主記憶制御装置インタフェース制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主記憶装置と拡張記憶装置とを備えて構
   成される計算機システムの拡張記憶装置と入出力装置と
   の間でデータ転送を行うデータ転送方式において、前記
   主記憶装置のハードウエアシステムエリア内に少なくと
   も１面のバッファを設け、このバッファを介して前記拡
   張記憶装置と入出力装置との間でデータの転送を行うこ
   とを特徴とするデータ転送方式。
2. 【請求項２】 前記データ転送が入出力装置から拡張記
   憶装置に対して行われる場合、バッファがフルになった
   ことを検出すると共に、所望の転送数のデータ転送を終
   了したことを検出して、バッファから拡張記憶装置への
   データ転送を実行することを特徴とする請求項１記載の
   データ転送方式。
3. 【請求項３】 前記データ転送が拡張記憶装置から入出
   力装置に対して行われる場合、バッファがフルになった
   ことを検出して、所望の転送数のデータ転送を終了する
   まで、バッファから入出力装置へのデータ転送を実行す
   ることを特徴とする請求項１または２記載のデータ転送
   方式。