JP3259095B2 - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JP3259095B2 JP3259095B2 JP13937191A JP13937191A JP3259095B2 JP 3259095 B2 JP3259095 B2 JP 3259095B2 JP 13937191 A JP13937191 A JP 13937191A JP 13937191 A JP13937191 A JP 13937191A JP 3259095 B2 JP3259095 B2 JP 3259095B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data buffer
- input
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はデータ転送方法に関し、
特に中央処理装置に接続される主記憶装置からのデータ
を入出力装置に転送するチャネル制御装置を有するデー
タ転送方法に関する。
特に中央処理装置に接続される主記憶装置からのデータ
を入出力装置に転送するチャネル制御装置を有するデー
タ転送方法に関する。
【０００２】
【従来の技術】従来のデータ転送方法において、チャネ
ル制御装置は、主記憶装置と中央処理装置とに接続さ
れ、複数のチャネル装置を制御し、チャネル装置ごとに
接続される入出力装置に対し主記憶装置からのデータ転
送を行うとき使用する複数チャネル共用の先取りデータ
バッファを有する。この先取りデータバッファは、記憶
容量が固定であるため、チャネル配下に接続されている
入出力装置の性能に関係なく一定の先取りデータバッフ
ァを用意している。
ル制御装置は、主記憶装置と中央処理装置とに接続さ
れ、複数のチャネル装置を制御し、チャネル装置ごとに
接続される入出力装置に対し主記憶装置からのデータ転
送を行うとき使用する複数チャネル共用の先取りデータ
バッファを有する。この先取りデータバッファは、記憶
容量が固定であるため、チャネル配下に接続されている
入出力装置の性能に関係なく一定の先取りデータバッフ
ァを用意している。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
転送方法において、チャネル制御装置は一つのチャネル
装置当りの先取りデータバッファの大きさが固定のた
め、チャネル装置配下に転送性能の異なる入出力装置を
接続された場合に、高い性能の入出力装置の転送に必要
な先取りデータバッファを用意しているので、低い転送
性能の入出力装置に接続されている先取りデータバッフ
ァに無駄が生じてしまう問題があった。又、近年の入出
力装置は益々高速化が進み転送性能の高い入出力装置
と、低い入出力装置の組合せが避けられない現状なの
で、先取りデータバッファの無駄も増大するという問題
ある。
転送方法において、チャネル制御装置は一つのチャネル
装置当りの先取りデータバッファの大きさが固定のた
め、チャネル装置配下に転送性能の異なる入出力装置を
接続された場合に、高い性能の入出力装置の転送に必要
な先取りデータバッファを用意しているので、低い転送
性能の入出力装置に接続されている先取りデータバッフ
ァに無駄が生じてしまう問題があった。又、近年の入出
力装置は益々高速化が進み転送性能の高い入出力装置
と、低い入出力装置の組合せが避けられない現状なの
で、先取りデータバッファの無駄も増大するという問題
ある。
【０００４】
【課題を解決するための手段】本発明のデータ転送方法
は、主記憶装置と中央処理装置とに接続され複数のチャ
ネル装置を制御し前記主記憶装置と前記チャネル装置に
接続される入出力装置との間のデータ転送を行うチャネ
ル制御装置において、前記複数のチャネル装置に転送す
るデータを一時記憶する共用の先取りデータバッファ
と、前記中央処理装置からデータ転送の毎に前記チャネ
ル装置または入出力装置の転送性能を受信する第１の手
段と、前記先取りデータバッファの使用状況を管理し前
記転送性能に応じて前記先取りデータバッファの使用領
域を確保する第２の手段と、前記先取りデータバッファ
の前記使用領域に応じたメモリアクセスを行い前記主記
憶装置と前記入出力装置との間のデータ転送制御を行う
第３の手段とを備える。
は、主記憶装置と中央処理装置とに接続され複数のチャ
ネル装置を制御し前記主記憶装置と前記チャネル装置に
接続される入出力装置との間のデータ転送を行うチャネ
ル制御装置において、前記複数のチャネル装置に転送す
るデータを一時記憶する共用の先取りデータバッファ
と、前記中央処理装置からデータ転送の毎に前記チャネ
ル装置または入出力装置の転送性能を受信する第１の手
段と、前記先取りデータバッファの使用状況を管理し前
記転送性能に応じて前記先取りデータバッファの使用領
域を確保する第２の手段と、前記先取りデータバッファ
の前記使用領域に応じたメモリアクセスを行い前記主記
憶装置と前記入出力装置との間のデータ転送制御を行う
第３の手段とを備える。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、チャ
ネル制御装置３００の配下にチャネル装置４００〜４０
４を四つ接続した場合を示す。
る。図１は本発明の一実施例のブロック図であり、チャ
ネル制御装置３００の配下にチャネル装置４００〜４０
４を四つ接続した場合を示す。
【０００６】図１において、中央処理装置１００は、演
算処理のデータについて入出力処理を行うとき、チャネ
ル制御装置３００に入出力命令１を発行する。この入出
力命令１の中にデータ転送を行うチャネル装置の転送性
能を示す情報が含まれる。主記憶装置２００は、中央処
理装置１００とチャネル制御装置３００とに接続され、
チャネル装置４００を介して中央処理装置１００の必要
とする入出力装置のデータを読みだし書き込みを行い、
チャネル制御装置３００から発行される一回のメモリリ
クエスト３に対し１ワードのメモリリプライ４を送出す
る。チャネル制御装置３００は、中央処理装置１００の
発行する入出力命令１に従いチャネル装置を制御して主
記憶装置と入出力装置との間のデータ転送を行う。チャ
ネル装置４００，４０１，…４０３は、入出力装置５０
０，５０１，…５０３とのインタフェースを制御し、チ
ャネル制御装置３００から受信した転送出力データ７を
入出力装置５００へ転送する。
算処理のデータについて入出力処理を行うとき、チャネ
ル制御装置３００に入出力命令１を発行する。この入出
力命令１の中にデータ転送を行うチャネル装置の転送性
能を示す情報が含まれる。主記憶装置２００は、中央処
理装置１００とチャネル制御装置３００とに接続され、
チャネル装置４００を介して中央処理装置１００の必要
とする入出力装置のデータを読みだし書き込みを行い、
チャネル制御装置３００から発行される一回のメモリリ
クエスト３に対し１ワードのメモリリプライ４を送出す
る。チャネル制御装置３００は、中央処理装置１００の
発行する入出力命令１に従いチャネル装置を制御して主
記憶装置と入出力装置との間のデータ転送を行う。チャ
ネル装置４００，４０１，…４０３は、入出力装置５０
０，５０１，…５０３とのインタフェースを制御し、チ
ャネル制御装置３００から受信した転送出力データ７を
入出力装置５００へ転送する。
【０００７】チャネル制御回路３０１は、中央処理装置
１００から受信した入出力命令１を解読し入出力命令１
に表示されているチャネル装置の転送性能に応じた先取
りデータバッファ領域を確保し、データ転送制御回路３
０４とチャネル装置４００にデータ転送の指示を与え
る。先取りデータバッファ３０２は、転送に先立って主
記憶装置２００から読みだした転送データを先取りデー
タバッファ制御回路３０３から指定されたアドレスへ書
き込み，読み出しを行うバッファである。
１００から受信した入出力命令１を解読し入出力命令１
に表示されているチャネル装置の転送性能に応じた先取
りデータバッファ領域を確保し、データ転送制御回路３
０４とチャネル装置４００にデータ転送の指示を与え
る。先取りデータバッファ３０２は、転送に先立って主
記憶装置２００から読みだした転送データを先取りデー
タバッファ制御回路３０３から指定されたアドレスへ書
き込み，読み出しを行うバッファである。
【０００８】先取りデータバッファ制御回路３０３は、
先取りデータバッファ管理の表示フラグ３０５を参照し
て転送するチャネル装置に割り当てられた先取りデータ
バッファ３０２の使用できる領域に応じて、書き込みア
ドレス１６および読み出しアドレス１５を生成するとと
もに、データ転送制御回路３０４にメモリアクセスの回
数を制限し先取りデータバッファ３０２のデータ量を制
御し、チャネル装置に割り当てられた先取りデータバッ
ファ３０２の使用領域が一杯になるとリクエスト抑止信
号１３を出力し、メモリリクエストを行った順にそのメ
モリリクエストのチャネル装置番号を記憶しておき、デ
ータ入力レジスタ３０６がメモリリプライデータ４を受
信する度に先取りデータバッファ３０２の書き込みアド
レス１６を出力し、チャネル装置にメモリリプライデー
タを出力するときに先取りデータバッファ３０２の読み
出しアドレス１５と転送するチャネル装置番号１１とを
送出する。
先取りデータバッファ管理の表示フラグ３０５を参照し
て転送するチャネル装置に割り当てられた先取りデータ
バッファ３０２の使用できる領域に応じて、書き込みア
ドレス１６および読み出しアドレス１５を生成するとと
もに、データ転送制御回路３０４にメモリアクセスの回
数を制限し先取りデータバッファ３０２のデータ量を制
御し、チャネル装置に割り当てられた先取りデータバッ
ファ３０２の使用領域が一杯になるとリクエスト抑止信
号１３を出力し、メモリリクエストを行った順にそのメ
モリリクエストのチャネル装置番号を記憶しておき、デ
ータ入力レジスタ３０６がメモリリプライデータ４を受
信する度に先取りデータバッファ３０２の書き込みアド
レス１６を出力し、チャネル装置にメモリリプライデー
タを出力するときに先取りデータバッファ３０２の読み
出しアドレス１５と転送するチャネル装置番号１１とを
送出する。
【０００９】データ転送制御回路３０４は、チャネル制
御回路３０１のデータ転送指示８に従い主記憶装置２０
０をメモリリクエスト３によりアクセスする回路で、先
取りデータバッファ制御回路３０３からチャネル毎のリ
クエスト抑止信号１３が出力されるまで各チャネル装置
毎のメモリリクエスト３を送出し続け、メモリリクエス
ト３を１回送出する毎にチャネル装置毎のリクエスト送
出信号１４を先取りデータバッファ制御回路３０３へ送
信する。
御回路３０１のデータ転送指示８に従い主記憶装置２０
０をメモリリクエスト３によりアクセスする回路で、先
取りデータバッファ制御回路３０３からチャネル毎のリ
クエスト抑止信号１３が出力されるまで各チャネル装置
毎のメモリリクエスト３を送出し続け、メモリリクエス
ト３を１回送出する毎にチャネル装置毎のリクエスト送
出信号１４を先取りデータバッファ制御回路３０３へ送
信する。
【００１０】表示フラグ３０５は、先取りデータバッフ
ァ３０２の単位領域当りに１つのフラグを割り当ててお
り、チャネル装置番号と使用中ビットとで構成され、対
応する先取りデータバッファ３０２の単位領域がチャネ
ル制御装置３００に接続されるチャネル装置がデータ転
送で使用中の時にそのチャネル装置番号と使用中ビット
“１”とが設定され、使用中でない時は使用中ビット０
と設定されるフラグで、セットとリセットとはチャネル
制御回路３０１が行い常時先取りデータバッファ３０２
の使用状況を表示している。
ァ３０２の単位領域当りに１つのフラグを割り当ててお
り、チャネル装置番号と使用中ビットとで構成され、対
応する先取りデータバッファ３０２の単位領域がチャネ
ル制御装置３００に接続されるチャネル装置がデータ転
送で使用中の時にそのチャネル装置番号と使用中ビット
“１”とが設定され、使用中でない時は使用中ビット０
と設定されるフラグで、セットとリセットとはチャネル
制御回路３０１が行い常時先取りデータバッファ３０２
の使用状況を表示している。
【００１１】データ入力レジスタ３０６は、主記憶装置
２００からのメモリリプライデータ４を受信し先取りデ
ータバッファ３０２に書き込むためのレジスタである。
データ出力レジスタ３０７は、先取りデータバッファ３
０２から読みだしたデータ６を先取りデータバッファ制
御回路３０３から出力されたチャネル装置番号１１で指
定されたチャネル装置へ送出するためのレジスタであ
る。
２００からのメモリリプライデータ４を受信し先取りデ
ータバッファ３０２に書き込むためのレジスタである。
データ出力レジスタ３０７は、先取りデータバッファ３
０２から読みだしたデータ６を先取りデータバッファ制
御回路３０３から出力されたチャネル装置番号１１で指
定されたチャネル装置へ送出するためのレジスタであ
る。
【００１２】次に本実施例の動作について説明すると、
中央処理装置１００がチャネル制御装置３００に対し入
出力命令１を発行し、チャネル制御装置３００では入出
力命令１をチャネル制御回路３０１が解読してチャネル
装置の転送性能を確認し、表示フラグ３０５の表示信号
１０を参照して先取りデータバッファ３０２の使用状況
から入出力命令１が実行可能であるかどうか判定し、も
し入出力命令１を実行するのに必要な先取りデータバッ
ファ３０２の使用領域が足りない場合には、中央処理装
置１００に対し先取りバッファビジー（ＢＵＳＹ）のた
め実行不可能を知らせる。中央処理装置１００は、先取
りバッファＢＵＳＹの時、別の入出力装置パスを選択し
て入出力命令１を発行する。チャンネル制御回路３０１
は、入出力命令１が実行可能な場合には表示フラグ３０
５にチャネル装置番号と使用中ビット“１”をセット
し、入出力命令１の実行に必要な先取りデータバッファ
３０２の使用領域を確保する。そして、入出力命令１で
指定されたチャネル装置に対し信号線０を介し転送の開
始を知らせる。通知を受けたチャネル装置４００〜４０
４は、入出力データ待の状態となる。また、チャネル制
御回路３０１は、データ転送制御回路３０４に転送制御
情報８を与えメモリアクセスを開始させる。転送制御情
報８をうけたデータ転送制御回路３０４は、メモリリク
エスト３の送出を開始して１回メモリリクエスト３の送
出を行う毎に先取りデータバッファ制御回路３０３にリ
クエスト送出信号１４を送り、先取りデータバッファ制
御回路３０３からリクエスト抑止信号１３が出力される
までリクエスト信号１４を送出し続ける。先取りデータ
バッファ制御回路３０３は、表示フラグ３０５の表示信
号１０を参照して転送中のチャネル装置４００に割り当
てられた先取りデータバッファ３０２の使用領域一杯に
なると、データ転送制御回路３０４に対しリクエスト抑
止信号１３を出力する。
中央処理装置１００がチャネル制御装置３００に対し入
出力命令１を発行し、チャネル制御装置３００では入出
力命令１をチャネル制御回路３０１が解読してチャネル
装置の転送性能を確認し、表示フラグ３０５の表示信号
１０を参照して先取りデータバッファ３０２の使用状況
から入出力命令１が実行可能であるかどうか判定し、も
し入出力命令１を実行するのに必要な先取りデータバッ
ファ３０２の使用領域が足りない場合には、中央処理装
置１００に対し先取りバッファビジー（ＢＵＳＹ）のた
め実行不可能を知らせる。中央処理装置１００は、先取
りバッファＢＵＳＹの時、別の入出力装置パスを選択し
て入出力命令１を発行する。チャンネル制御回路３０１
は、入出力命令１が実行可能な場合には表示フラグ３０
５にチャネル装置番号と使用中ビット“１”をセット
し、入出力命令１の実行に必要な先取りデータバッファ
３０２の使用領域を確保する。そして、入出力命令１で
指定されたチャネル装置に対し信号線０を介し転送の開
始を知らせる。通知を受けたチャネル装置４００〜４０
４は、入出力データ待の状態となる。また、チャネル制
御回路３０１は、データ転送制御回路３０４に転送制御
情報８を与えメモリアクセスを開始させる。転送制御情
報８をうけたデータ転送制御回路３０４は、メモリリク
エスト３の送出を開始して１回メモリリクエスト３の送
出を行う毎に先取りデータバッファ制御回路３０３にリ
クエスト送出信号１４を送り、先取りデータバッファ制
御回路３０３からリクエスト抑止信号１３が出力される
までリクエスト信号１４を送出し続ける。先取りデータ
バッファ制御回路３０３は、表示フラグ３０５の表示信
号１０を参照して転送中のチャネル装置４００に割り当
てられた先取りデータバッファ３０２の使用領域一杯に
なると、データ転送制御回路３０４に対しリクエスト抑
止信号１３を出力する。
【００１３】また、複数のチャネル装置４００〜４０４
が同時に転送動作を行っている様な場合は、各チャネル
装置に割り当てられた先取りデータバッファ３０２の使
用領域に応じて各チャネル装置のメモリリクエスト３を
送出する。データ入力レジスタ３０６は、メモリリプラ
イ４がくると先取りデータバッファ制御回路３０３が指
定するアドレスの先取りデータバッファ３０２にメモリ
リプライデータ５を格納する。先取りデータバッファ３
０２は、先取りデータバッファ制御回路３０３の指定す
るアドレスのメモリリプライデータ５をデータ出力レジ
スタ３０７へデータ６として出力する。データ出力レジ
スタ３０７は、データ６を受信すると先取りデータバッ
ファ制御回路３０３により番号１１で指定されたチャネ
ル装置へ転送データ７を送出し、送出が完了すると先取
りデータバッファ制御回路３０３に対しデータ送出信号
１２を送りデータ出力の完了を知らせる。先取りデータ
バッファ制御回路３０３は、データ出力レジスタ３０７
からデータ早出信号１２が来るとリクエスト抑止信号１
３を停止し、データ転送制御回路３０４にメモリリクエ
スト３の送出を許可する。以上の動作を入出力命令１で
指定された転送量を完了するまで繰り返し、データ転送
が終了するとチャネル制御回３０１は、中央処理装置１
００に対し入出力命令１の終了報告２を出力してチャネ
ル制御装置３００の動作を終了する。
が同時に転送動作を行っている様な場合は、各チャネル
装置に割り当てられた先取りデータバッファ３０２の使
用領域に応じて各チャネル装置のメモリリクエスト３を
送出する。データ入力レジスタ３０６は、メモリリプラ
イ４がくると先取りデータバッファ制御回路３０３が指
定するアドレスの先取りデータバッファ３０２にメモリ
リプライデータ５を格納する。先取りデータバッファ３
０２は、先取りデータバッファ制御回路３０３の指定す
るアドレスのメモリリプライデータ５をデータ出力レジ
スタ３０７へデータ６として出力する。データ出力レジ
スタ３０７は、データ６を受信すると先取りデータバッ
ファ制御回路３０３により番号１１で指定されたチャネ
ル装置へ転送データ７を送出し、送出が完了すると先取
りデータバッファ制御回路３０３に対しデータ送出信号
１２を送りデータ出力の完了を知らせる。先取りデータ
バッファ制御回路３０３は、データ出力レジスタ３０７
からデータ早出信号１２が来るとリクエスト抑止信号１
３を停止し、データ転送制御回路３０４にメモリリクエ
スト３の送出を許可する。以上の動作を入出力命令１で
指定された転送量を完了するまで繰り返し、データ転送
が終了するとチャネル制御回３０１は、中央処理装置１
００に対し入出力命令１の終了報告２を出力してチャネ
ル制御装置３００の動作を終了する。
【００１４】図２は本実施例の先取りデータバッファ３
０２と表示フラグ３０５の関係を示す図であり、先取り
データバッファ３０２の単位領域当りに１つの先取りデ
ータバッファ管理の表示フラグを対応させており、表示
フラグ３０５は、先取りデータバッファ３０２の単位領
域を使用しているチャネル装置の装置番号と、使用中で
あるか否かを示す使用中ビットとで構成し、使用中ビッ
トが“０”の時には対応する先取りデータバッファ３０
２の単位領域が未使用の状態であることを示す。チャネ
ル制御回路３０１は、入出力命令１に実行に必要な先取
りデータのワード数から先取りデータバッファ３０２の
単位領域の必要数を割り出し、転送動作に先だって使用
するチャネル装置の装置番号と使用中ビットとをセット
する。転送動作が終了すると速やかに使用中ビットをリ
セットする。
０２と表示フラグ３０５の関係を示す図であり、先取り
データバッファ３０２の単位領域当りに１つの先取りデ
ータバッファ管理の表示フラグを対応させており、表示
フラグ３０５は、先取りデータバッファ３０２の単位領
域を使用しているチャネル装置の装置番号と、使用中で
あるか否かを示す使用中ビットとで構成し、使用中ビッ
トが“０”の時には対応する先取りデータバッファ３０
２の単位領域が未使用の状態であることを示す。チャネ
ル制御回路３０１は、入出力命令１に実行に必要な先取
りデータのワード数から先取りデータバッファ３０２の
単位領域の必要数を割り出し、転送動作に先だって使用
するチャネル装置の装置番号と使用中ビットとをセット
する。転送動作が終了すると速やかに使用中ビットをリ
セットする。
【００１５】
【発明の効果】以上説明したように本発明は、転送能力
の異なる入出力装置が接続されている複数のチャネル装
置の先取りデータバッファを共用し、転送動作を行う入
出力装置の転送能力に応じて先取りデータバッファの使
用量を可変にすることにより、先取りデータバッファを
効率良く使用できる。また、転送性能の高い入出力装置
と低い入出力装置を自由に接続できるので先取りデータ
バッファにも無駄ができないという効果がある。
の異なる入出力装置が接続されている複数のチャネル装
置の先取りデータバッファを共用し、転送動作を行う入
出力装置の転送能力に応じて先取りデータバッファの使
用量を可変にすることにより、先取りデータバッファを
効率良く使用できる。また、転送性能の高い入出力装置
と低い入出力装置を自由に接続できるので先取りデータ
バッファにも無駄ができないという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作説明のための図である。
１００ 中央処理装置 ２００ 主記憶装置 ３００ チャネル制御装置 ３０１ チャネル制御回路 ３０２ 先取りデータバッファ ３０３ 先取りデータバッファ制御回路 ３０４ データ転送制御回路 ３０５ 表示フラグ ３０６ データ入力レジスタ ３０７ データ出力レジスタ ４００，４０１…４０３ チャネル装置 ５００，５０１…５０３ 入出力装置
Claims (1)
- 【請求項１】 主記憶装置と中央処理装置とに接続され
複数のチャネル装置を制御し前記主記憶装置と前記チャ
ネル装置に接続される入出力装置との間のデータ転送を
行うチャネル制御装置において、前記複数のチャネル装
置に転送するデータを一時記憶する共用の先取りデータ
バッファと、前記中央処理装置からデータ転送の毎に前
記チャネル装置または入出力装置の転送性能を受信する
第１の手段と、前記先取りデータバッファの使用状況を
管理し前記転送性能に応じて前記先取りデータバッファ
の使用領域を確保する第２の手段と、前記先取りデータ
バッファの前記使用領域に応じたメモリアクセスを行い
前記主記憶装置と前記入出力装置との間のデータ転送制
御を行う第３の手段とを備えることを特徴とするデータ
転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13937191A JP3259095B2 (ja) | 1991-06-12 | 1991-06-12 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13937191A JP3259095B2 (ja) | 1991-06-12 | 1991-06-12 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364556A JPH04364556A (ja) | 1992-12-16 |
| JP3259095B2 true JP3259095B2 (ja) | 2002-02-18 |
Family
ID=15243772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13937191A Expired - Lifetime JP3259095B2 (ja) | 1991-06-12 | 1991-06-12 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259095B2 (ja) |
-
1991
- 1991-06-12 JP JP13937191A patent/JP3259095B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04364556A (ja) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284718B1 (ko) | 타이머 관리자 | |
| US5526508A (en) | Cache line replacing system for simultaneously storing data into read and write buffers having multiplexer which controls by counter value for bypassing read buffer | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| JPH06110617A (ja) | ディスク制御方法 | |
| KR100288177B1 (ko) | 메모리 액세스 제어 회로 | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2622008B2 (ja) | 情報処理装置 | |
| JP3110024B2 (ja) | メモリ制御システム | |
| JPS6331806B2 (ja) | ||
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JP2533958B2 (ja) | デ―タ先行セット装置 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JP2552025B2 (ja) | データ転送方式 | |
| JPH04160459A (ja) | データ転送装置 | |
| JPS5917447B2 (ja) | デ−タチヤネル装置 | |
| JPH0344753A (ja) | データ転送システム | |
| JP2001084216A (ja) | データプリフェッチシステム、プリフェッチ方法、記録媒体 | |
| JPH09326832A (ja) | 共用バッファ装置及びその制御方法 | |
| JPH04239954A (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |