JPH06290000A - ディスクコントローラ - Google Patents
ディスクコントローラInfo
- Publication number
- JPH06290000A JPH06290000A JP5076025A JP7602593A JPH06290000A JP H06290000 A JPH06290000 A JP H06290000A JP 5076025 A JP5076025 A JP 5076025A JP 7602593 A JP7602593 A JP 7602593A JP H06290000 A JPH06290000 A JP H06290000A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- data
- address
- cache
- cache memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】上位計算機の磁気ディスク装置１３に対するリ
ード／ライトを高速化するためにこの両者の間に転送デ
ータを一時的に格納する高速のキャッシュメモリとして
のメモリバッファ２６を持つ磁気ディスクコントローラ
１２を設けるが、上位計算機が一括リードしようとする
データがメモリバッファ２６内のブロックにバラバラの
アドレスで格納され、転送の効率が下がることを防ぐ。 【構成】アドレス変換部２７には上位計算機とディスク
コントローラ間で複数ブロックのデータ転送に用いるキ
ャッシュブロックのディスクアドレス（論理アドレス）
を記憶する論理アドレスレジスタをアドレスの昇順に配
列し、このレジスタとこのレジスタに対応するブロック
の物理アドレスを記憶する物理アドレスレジスタとを対
比した変換テーブルを設け、ＣＰＵ２３がこのテーブル
を見て複数ブロックデータを高速に上位計算機に転送す
る。
ード／ライトを高速化するためにこの両者の間に転送デ
ータを一時的に格納する高速のキャッシュメモリとして
のメモリバッファ２６を持つ磁気ディスクコントローラ
１２を設けるが、上位計算機が一括リードしようとする
データがメモリバッファ２６内のブロックにバラバラの
アドレスで格納され、転送の効率が下がることを防ぐ。 【構成】アドレス変換部２７には上位計算機とディスク
コントローラ間で複数ブロックのデータ転送に用いるキ
ャッシュブロックのディスクアドレス（論理アドレス）
を記憶する論理アドレスレジスタをアドレスの昇順に配
列し、このレジスタとこのレジスタに対応するブロック
の物理アドレスを記憶する物理アドレスレジスタとを対
比した変換テーブルを設け、ＣＰＵ２３がこのテーブル
を見て複数ブロックデータを高速に上位計算機に転送す
る。
Description
【０００１】
【産業上の利用分野】本発明は、キャッシュメモリを内
蔵し、磁気ディスク装置，光磁気ディスク装置等へのリ
ード／ライトに使用されるディスクコントローラに関す
る。なお以下各図において同一の符号は同一もしくは相
当部分を示す。
蔵し、磁気ディスク装置，光磁気ディスク装置等へのリ
ード／ライトに使用されるディスクコントローラに関す
る。なお以下各図において同一の符号は同一もしくは相
当部分を示す。
【０００２】
【従来の技術】図６は磁気ディスクコントローラが用い
られるシステムの構成例を示す。同図において１１は上
位計算機、１３は磁気ディスク装置であり、ディスクコ
ントローラ１２はその間に設けられ、上位計算機１１の
磁気ディスク装置１３に対するリード／ライトに使用さ
れる。
られるシステムの構成例を示す。同図において１１は上
位計算機、１３は磁気ディスク装置であり、ディスクコ
ントローラ１２はその間に設けられ、上位計算機１１の
磁気ディスク装置１３に対するリード／ライトに使用さ
れる。
【０００３】図５は従来の磁気ディスクコントローラの
構成を示す。即ちこのディスクコントローラは上位計算
機１１に対するインタフェースとしてのホストインタフ
ェース２２，ＣＰＵ２３，メモリ２５，磁気ディスク装
置１３に対するインタフェースとしてのディスクインタ
フェース２５，及びキャッシュメモリ（ディスクキャッ
シュ又は単にキャッシュという）としてのメモリバッフ
ァ２６からなり、これら２２〜２６の各機能部は内部バ
ス２０によって結合されている。
構成を示す。即ちこのディスクコントローラは上位計算
機１１に対するインタフェースとしてのホストインタフ
ェース２２，ＣＰＵ２３，メモリ２５，磁気ディスク装
置１３に対するインタフェースとしてのディスクインタ
フェース２５，及びキャッシュメモリ（ディスクキャッ
シュ又は単にキャッシュという）としてのメモリバッフ
ァ２６からなり、これら２２〜２６の各機能部は内部バ
ス２０によって結合されている。
【０００４】ＣＰＵ２３は上位計算機１１からのリード
／ライト要求により磁気ディスク装置１３を制御する。
ＣＰＵ２３が動作するためのプログラムはメモリ２４に
書き込まれている。上位計算機１１からのリード／ライ
ト要求、上位計算機１１から磁気ディスク装置１３へ書
き込むデータおよび磁気ディスク装置１３から上位計算
機１１へ読み出されるデータはホストインタフェース２
２を介して磁気ディスクコントローラ１２に入出力され
る。
／ライト要求により磁気ディスク装置１３を制御する。
ＣＰＵ２３が動作するためのプログラムはメモリ２４に
書き込まれている。上位計算機１１からのリード／ライ
ト要求、上位計算機１１から磁気ディスク装置１３へ書
き込むデータおよび磁気ディスク装置１３から上位計算
機１１へ読み出されるデータはホストインタフェース２
２を介して磁気ディスクコントローラ１２に入出力され
る。
【０００５】上位計算機１１からのリード／ライト要求
を受け取ったＣＰＵ２３はディスクインタフェース２５
を介して磁気ディスク装置１３に対して該当するトラッ
ク上へヘッドを移動するように指令を出し、そのトラッ
ク上の目的とするセクタに対してリード／ライト動作を
行う。なおこの詳細動作は本出願人の先願になる特願平
４−２４３８４５号に示されている。
を受け取ったＣＰＵ２３はディスクインタフェース２５
を介して磁気ディスク装置１３に対して該当するトラッ
ク上へヘッドを移動するように指令を出し、そのトラッ
ク上の目的とするセクタに対してリード／ライト動作を
行う。なおこの詳細動作は本出願人の先願になる特願平
４−２４３８４５号に示されている。
【０００６】バッファメモリ２６（ディスクキャッシ
ュ）は、アクセス時間の長いディスク１３と上位計算機
１１の主記憶間に設けられた高速の一時記憶用メモリ
で、ディスク１３に対する上位計算機１１のアクセス時
間を短縮するために設けられている。図４はメモリバッ
ファ２６の内部構成を示す。即ちこのキャッシュメモリ
はディスクキャッシュディレクトリ３１と夫々データ転
送単位である（番号（１）〜（ｎ）が付された）ｎ個の
ブロック３２に分割されている。この各ブロックの夫々
の大きさは通常はディスクの複数セクタ分となってい
る。
ュ）は、アクセス時間の長いディスク１３と上位計算機
１１の主記憶間に設けられた高速の一時記憶用メモリ
で、ディスク１３に対する上位計算機１１のアクセス時
間を短縮するために設けられている。図４はメモリバッ
ファ２６の内部構成を示す。即ちこのキャッシュメモリ
はディスクキャッシュディレクトリ３１と夫々データ転
送単位である（番号（１）〜（ｎ）が付された）ｎ個の
ブロック３２に分割されている。この各ブロックの夫々
の大きさは通常はディスクの複数セクタ分となってい
る。
【０００７】ディスクキャッシュディレクトリ３１はｎ
個のブロック３２を管理するための領域であり、このデ
ィスクキャッシュディレクトリ３１内の管理データは番
号（１）〜（ｎ）のキャッシュブロック３２毎のＦＬＡ
Ｇ３３とディスクアドレス３４により構成されている。
ここでＦＬＡＧ３３内には対応するキャッシュブロック
の使用状況を示す数値が格納される。数値が小さいほど
昔に参照されたことを示し、０ならば空いていることを
表す。ディスクアドレス３４には対応する同番号のキャ
ッシュブロック３２内に書き込まれているデータのディ
スク上のアドレス（つまり先頭セクタのアドレス）が格
納されている。これらの管理情報の管理はＣＰＵ２３に
より実行される。
個のブロック３２を管理するための領域であり、このデ
ィスクキャッシュディレクトリ３１内の管理データは番
号（１）〜（ｎ）のキャッシュブロック３２毎のＦＬＡ
Ｇ３３とディスクアドレス３４により構成されている。
ここでＦＬＡＧ３３内には対応するキャッシュブロック
の使用状況を示す数値が格納される。数値が小さいほど
昔に参照されたことを示し、０ならば空いていることを
表す。ディスクアドレス３４には対応する同番号のキャ
ッシュブロック３２内に書き込まれているデータのディ
スク上のアドレス（つまり先頭セクタのアドレス）が格
納されている。これらの管理情報の管理はＣＰＵ２３に
より実行される。
【０００８】図５のディスクコントローラ１２の動作を
述べると、このディスクコントローラ内のＣＰＵ２３が
上位計算機１１からのデータの読み書きの指令を受け取
ると、該当するデータがディスクキャッシュ内にあるか
どうかをディスクキャッシュディレクトリ３１内を検査
することにより判断する。上位計算機１１からのリード
の場合、キャッシュ内に該当するデータブロック３２が
あればＣＰＵ２３はそのデータをキャッシュ２６より読
み出し計算機へ送る。要求されたデータブロックがない
場合には、データ装置１３よりデータを一旦キャッシュ
バッファ２６へ転送し、次にそのデータを計算機１１へ
転送する。
述べると、このディスクコントローラ内のＣＰＵ２３が
上位計算機１１からのデータの読み書きの指令を受け取
ると、該当するデータがディスクキャッシュ内にあるか
どうかをディスクキャッシュディレクトリ３１内を検査
することにより判断する。上位計算機１１からのリード
の場合、キャッシュ内に該当するデータブロック３２が
あればＣＰＵ２３はそのデータをキャッシュ２６より読
み出し計算機へ送る。要求されたデータブロックがない
場合には、データ装置１３よりデータを一旦キャッシュ
バッファ２６へ転送し、次にそのデータを計算機１１へ
転送する。
【０００９】上位計算機１１からのライトの場合、書き
込む空きのデータブロック３２がキャッシュ２６内にあ
れば、そのデータをキャッシュ２６とディスク装置１３
の両方へ書き込み、キャッシュ２６上にないときは通常
はディスク装置１３のみに書き込む。但し最近はキャッ
シュ上に空きのデータブロックが無い場合にも、次に述
べるＬＲＵ方式でキャッシュ内にデータブロックを獲得
し、データをこの獲得したブロック及びディスク装置に
書き込むことも行われるようになった。
込む空きのデータブロック３２がキャッシュ２６内にあ
れば、そのデータをキャッシュ２６とディスク装置１３
の両方へ書き込み、キャッシュ２６上にないときは通常
はディスク装置１３のみに書き込む。但し最近はキャッ
シュ上に空きのデータブロックが無い場合にも、次に述
べるＬＲＵ方式でキャッシュ内にデータブロックを獲得
し、データをこの獲得したブロック及びディスク装置に
書き込むことも行われるようになった。
【００１０】
【発明が解決しようとする課題】ところで通常はリード
時のブロック置換のアルゴリズムとしてはＬＲＵ（Ｌｅ
ａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）方式であり、一
番昔に参照されたブロックの内容が新しいものと置き換
えられる。しかし上位計算機からのリード要求が連続し
た複数ブロックに対するものであり、キャッシュ内に空
きがなくキャッシュ上のデータと置き換える必要がある
場合、単純にＬＲＵ方式を実施するとディスクからリー
ドしたデータをキャッシュ内にバラバラ（連続しない複
数の領域に読み込む必要がある。また、次のリード要求
時にキャッシュ内にデータが存在するかどうかを判定す
る場合にも、要求された複数ブロックに対してブロック
１つずつ判定することが必要であり、一括して判定する
ことが困難であるという問題があった。キャッシュデー
タの取扱いを容易とするためにコントローラ内ＣＰＵが
キャッシュデータの並び替えを行うこともできるが、そ
の処理に時間がかかってしまう。そこで本発明はキャッ
シュ内でブロック単位にバラバラに書き込まれたキャッ
シュデータに対しても効率よくデータのリード／ライト
およびキャッシュ管理を行うことができるディスクコン
トローラを提供することを課題とする。
時のブロック置換のアルゴリズムとしてはＬＲＵ（Ｌｅ
ａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）方式であり、一
番昔に参照されたブロックの内容が新しいものと置き換
えられる。しかし上位計算機からのリード要求が連続し
た複数ブロックに対するものであり、キャッシュ内に空
きがなくキャッシュ上のデータと置き換える必要がある
場合、単純にＬＲＵ方式を実施するとディスクからリー
ドしたデータをキャッシュ内にバラバラ（連続しない複
数の領域に読み込む必要がある。また、次のリード要求
時にキャッシュ内にデータが存在するかどうかを判定す
る場合にも、要求された複数ブロックに対してブロック
１つずつ判定することが必要であり、一括して判定する
ことが困難であるという問題があった。キャッシュデー
タの取扱いを容易とするためにコントローラ内ＣＰＵが
キャッシュデータの並び替えを行うこともできるが、そ
の処理に時間がかかってしまう。そこで本発明はキャッ
シュ内でブロック単位にバラバラに書き込まれたキャッ
シュデータに対しても効率よくデータのリード／ライト
およびキャッシュ管理を行うことができるディスクコン
トローラを提供することを課題とする。
【００１１】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のディスクコントローラは、ディスクか
ら転送されるデータを一時的に保持し、またはディスク
へ転送するデータを一時的に保持するキャッシュメモリ
（メモリバッファ２６など）と、このキャッシュメモリ
とディスク装置（１３などの）間のデータ転送制御を行
うディスクインタフェース（２５など）と、キャッシュ
メモリと上位コンピュータ（１１などの）間のデータ転
送制御を行うホストインタフェース（２２など）と、キ
ャッシュメモリとディスクインタフェースおよびホスト
インタフェースとの間にキャッシュメモリのアドレスを
このメモリが保持するデータのディスクアドレスがその
大きさの順に並ぶように、データ転送前に変換するアド
レス変換手段（アドレス変換部２７など）とを備えたも
のとする。
めに、請求項１のディスクコントローラは、ディスクか
ら転送されるデータを一時的に保持し、またはディスク
へ転送するデータを一時的に保持するキャッシュメモリ
（メモリバッファ２６など）と、このキャッシュメモリ
とディスク装置（１３などの）間のデータ転送制御を行
うディスクインタフェース（２５など）と、キャッシュ
メモリと上位コンピュータ（１１などの）間のデータ転
送制御を行うホストインタフェース（２２など）と、キ
ャッシュメモリとディスクインタフェースおよびホスト
インタフェースとの間にキャッシュメモリのアドレスを
このメモリが保持するデータのディスクアドレスがその
大きさの順に並ぶように、データ転送前に変換するアド
レス変換手段（アドレス変換部２７など）とを備えたも
のとする。
【００１２】また請求項２のディスクコントローラで
は、請求項１に記載のディスクコントローラにおいて、
前記アドレス変換手段は、キャッシュメモリの（物理ア
ドレスレジスタ４２などに格納された）データ転送単位
ブロック別のアドレスと、（論理アドレスレジスタ４１
などに格納された）このブロック内のデータのディスク
アドレスとを対比したテーブルであって、ディスクアド
レスをそのアドレスの大きさの順に配列してなるテーブ
ルを備えたものであるようにする。
は、請求項１に記載のディスクコントローラにおいて、
前記アドレス変換手段は、キャッシュメモリの（物理ア
ドレスレジスタ４２などに格納された）データ転送単位
ブロック別のアドレスと、（論理アドレスレジスタ４１
などに格納された）このブロック内のデータのディスク
アドレスとを対比したテーブルであって、ディスクアド
レスをそのアドレスの大きさの順に配列してなるテーブ
ルを備えたものであるようにする。
【００１３】また請求項３のディスクコントローラは、
ディスクから転送されるデータを一時的に保持し、また
はディスクへ転送するデータを一時的に保持するキャッ
シュメモリ（メモリバッファ２６など）と、このキャッ
シュメモリとディスク装置間のデータ転送制御を行うデ
ィスクインタフェース（２５など）と、キャッシュメモ
リと上位コンピュータ（１１などの）間のデータ転送制
御を行うホストインタフェース（２２など）と、キャッ
シュメモリ内のデータをそのディスクアドレスがその大
きさの順に並ぶように、データ転送前に移動させること
を専用に行う手段（バッファデータ転送制御部５１な
ど）とを備えたものとする。
ディスクから転送されるデータを一時的に保持し、また
はディスクへ転送するデータを一時的に保持するキャッ
シュメモリ（メモリバッファ２６など）と、このキャッ
シュメモリとディスク装置間のデータ転送制御を行うデ
ィスクインタフェース（２５など）と、キャッシュメモ
リと上位コンピュータ（１１などの）間のデータ転送制
御を行うホストインタフェース（２２など）と、キャッ
シュメモリ内のデータをそのディスクアドレスがその大
きさの順に並ぶように、データ転送前に移動させること
を専用に行う手段（バッファデータ転送制御部５１な
ど）とを備えたものとする。
【００１４】
【作用】キャッシュ内にデータがバラバラに格納されて
いても、外部から見たアドレスを連続とするようなアド
レス変換手段、またはデータの高速の並び替えを専用に
行う手段を設けることにより、効率的に扱えるようにす
る。このようにすることによりキャッシュ内データを外
部から見れば、連続したディスクデータがキャッシュ内
に連続して格納されているために個々の小さなブロック
毎に扱う必要がなく、１つの括まったデータとして扱う
ことができる。
いても、外部から見たアドレスを連続とするようなアド
レス変換手段、またはデータの高速の並び替えを専用に
行う手段を設けることにより、効率的に扱えるようにす
る。このようにすることによりキャッシュ内データを外
部から見れば、連続したディスクデータがキャッシュ内
に連続して格納されているために個々の小さなブロック
毎に扱う必要がなく、１つの括まったデータとして扱う
ことができる。
【００１５】
【実施例】図１は請求項１に関わる発明の実施例（便宜
上第１の実施例ともいう）としての磁気ディスクコント
ローラの構成を示す。同図において２７は本発明により
追加されたアドレス変換部であり、ＣＰＵ２３，ディス
クインタフェース２５，ホストインタフェース２２から
見たメモリバッファ２６のアドレスを変換する。
上第１の実施例ともいう）としての磁気ディスクコント
ローラの構成を示す。同図において２７は本発明により
追加されたアドレス変換部であり、ＣＰＵ２３，ディス
クインタフェース２５，ホストインタフェース２２から
見たメモリバッファ２６のアドレスを変換する。
【００１６】図２はアドレス変換部２７の詳細構成を示
す。メモリの実際の物理アドレスのレジスタ４２と外部
からアクセスするための論理アドレスのレジスタ４１が
夫々対応してメモリバッファ２６のブロック領域３２内
のブロック数と同じだけ設けられている。ここで各個別
の論理アドレスレジスタ４１には対応するブロック３２
に書き込まれたデータのディスクアドレスが書き込ま
れ、かつこのディスクアドレスがこの例では上から下に
向かって昇順となるように配列されている。また個別の
物理アドレスレジスタ４２にはこのレジスタ４２に対応
する（つまり当該レジスタ４２の右側に接する）論理ア
ドレスレジスタ４１の示すディスクアドレスのデータの
格納されているブロック３２のメモリバッファ２６上の
アドレス（つまりそのブロックの先頭のアドレス）が格
納されいてる。
す。メモリの実際の物理アドレスのレジスタ４２と外部
からアクセスするための論理アドレスのレジスタ４１が
夫々対応してメモリバッファ２６のブロック領域３２内
のブロック数と同じだけ設けられている。ここで各個別
の論理アドレスレジスタ４１には対応するブロック３２
に書き込まれたデータのディスクアドレスが書き込ま
れ、かつこのディスクアドレスがこの例では上から下に
向かって昇順となるように配列されている。また個別の
物理アドレスレジスタ４２にはこのレジスタ４２に対応
する（つまり当該レジスタ４２の右側に接する）論理ア
ドレスレジスタ４１の示すディスクアドレスのデータの
格納されているブロック３２のメモリバッファ２６上の
アドレス（つまりそのブロックの先頭のアドレス）が格
納されいてる。
【００１７】次に本発明による磁気ディスクコントロー
ラ１２の動作を説明する。ＣＰＵ２３はホストインタフ
ェース２２を介して上位計算機１１からディスクデータ
のリード要求を受け取ると、そのデータがメモリバッフ
ァ２６上にあるかどうかを判定するためにメモリバッフ
ァ２６内のディスクキャッシュディレクトリ３１内を検
査する。メモリバッファ２６内にデータがあれば、その
データをホストインタフェース２２を介して上位計算機
１１へ転送する。メモリバッファ２６内にに上位計算機
１１の要求するデータがない場合には、メモリバッファ
２６内にディスク装置１３からそのデータを読み込んだ
後に上位計算機１１へ転送する。メモリバッファ２６内
にディスク装置１３からのデータを読み込む際に、空き
があればその空きブロックを使用するが、空きブロック
がない場合、ＬＲＵ（ＬｅａｓｔＲｅｃｅｎｔｌｙ Ｕ
ｓｅｄ）方式により使用中のブロックを開放し、新しい
データのために使用する。
ラ１２の動作を説明する。ＣＰＵ２３はホストインタフ
ェース２２を介して上位計算機１１からディスクデータ
のリード要求を受け取ると、そのデータがメモリバッフ
ァ２６上にあるかどうかを判定するためにメモリバッフ
ァ２６内のディスクキャッシュディレクトリ３１内を検
査する。メモリバッファ２６内にデータがあれば、その
データをホストインタフェース２２を介して上位計算機
１１へ転送する。メモリバッファ２６内にに上位計算機
１１の要求するデータがない場合には、メモリバッファ
２６内にディスク装置１３からそのデータを読み込んだ
後に上位計算機１１へ転送する。メモリバッファ２６内
にディスク装置１３からのデータを読み込む際に、空き
があればその空きブロックを使用するが、空きブロック
がない場合、ＬＲＵ（ＬｅａｓｔＲｅｃｅｎｔｌｙ Ｕ
ｓｅｄ）方式により使用中のブロックを開放し、新しい
データのために使用する。
【００１８】この場合、メモリバッファ２６へ読み込む
べきデータが複数ブロックに渡ると、使用中のメモリバ
ッファ内ブロックを複数個獲得することになる。この複
数のブロックは連続したアドレスとはならず、バラバラ
に飛んだ領域に獲得されることが多い。このアドレスの
分割された獲得領域に対して、従来であると、ＣＰＵ２
３はブロック毎に介在し、ディスクインタフェース２５
とメモリバッファ２６の間、及びホストインタフェース
２２とメモリバッファ２６間のデータ転送を行ってい
た。本発明の構成であると、ＣＰＵ２３はディスクイン
タフェース２５にメモリバッファ２６へデータ転送を開
始させる前に、新たに獲得した複数のメモリバッファ内
のブロックに転送されるデータのディスクアドレスでア
ドレス変換部２７の該当する論理アドレスレジスタ４１
を更新すると共に、このアドレス変換部２７内の論理ア
ドレスレジスタ４１の示すディスクアドレスが上から下
に昇順となるようにこのアドレス変換部２７のレジスタ
配列を並べ変える。次に、この連続した論理アドレスの
メモリバッファ領域に対してディスク装置１３からのデ
ータ転送を開始するようにディスクインタフェース２５
へ指示を出す。ディスクインタフェース２５のデータ転
送が正常に完了したならば、ホストインタフェース２２
に対して上位計算機１１へ読み込んだデータの転送を開
始するよう指示を出す。これによりデータ転送が連続し
た論理アドレスのバッファアドレスに対して実行される
ために、ＣＰＵ２３はブロック毎にデータ転送に関与す
ることなく一括して処理することができる。
べきデータが複数ブロックに渡ると、使用中のメモリバ
ッファ内ブロックを複数個獲得することになる。この複
数のブロックは連続したアドレスとはならず、バラバラ
に飛んだ領域に獲得されることが多い。このアドレスの
分割された獲得領域に対して、従来であると、ＣＰＵ２
３はブロック毎に介在し、ディスクインタフェース２５
とメモリバッファ２６の間、及びホストインタフェース
２２とメモリバッファ２６間のデータ転送を行ってい
た。本発明の構成であると、ＣＰＵ２３はディスクイン
タフェース２５にメモリバッファ２６へデータ転送を開
始させる前に、新たに獲得した複数のメモリバッファ内
のブロックに転送されるデータのディスクアドレスでア
ドレス変換部２７の該当する論理アドレスレジスタ４１
を更新すると共に、このアドレス変換部２７内の論理ア
ドレスレジスタ４１の示すディスクアドレスが上から下
に昇順となるようにこのアドレス変換部２７のレジスタ
配列を並べ変える。次に、この連続した論理アドレスの
メモリバッファ領域に対してディスク装置１３からのデ
ータ転送を開始するようにディスクインタフェース２５
へ指示を出す。ディスクインタフェース２５のデータ転
送が正常に完了したならば、ホストインタフェース２２
に対して上位計算機１１へ読み込んだデータの転送を開
始するよう指示を出す。これによりデータ転送が連続し
た論理アドレスのバッファアドレスに対して実行される
ために、ＣＰＵ２３はブロック毎にデータ転送に関与す
ることなく一括して処理することができる。
【００１９】なお上位計算機１１のディスクデータのラ
イト要求によって、ホストインタフェース２２の側から
メモリバッファ２６内の空きブロックまたはＬＲＵ方式
によって新たな獲得されたブロックにデータ転送が行わ
れる場合にも、このデータ転送前にアドレス変換部２７
の論理アドレスレジスタ４１の内容（ディスクアドレ
ス）が上から下に昇順となるようにこの変換部２７内の
レジスタ配列の並べ変えが行われる。
イト要求によって、ホストインタフェース２２の側から
メモリバッファ２６内の空きブロックまたはＬＲＵ方式
によって新たな獲得されたブロックにデータ転送が行わ
れる場合にも、このデータ転送前にアドレス変換部２７
の論理アドレスレジスタ４１の内容（ディスクアドレ
ス）が上から下に昇順となるようにこの変換部２７内の
レジスタ配列の並べ変えが行われる。
【００２０】図３は請求項２に関わる発明の実施例とし
ての磁気ディスクコントローラの構成を示す。図３の図
１との相違はメモリバッファ２６内のブロックデータの
転送前の並び替えを実際に行うためにバッファデータ転
送制御部５１がアドレス変換部２７の代わりに付加され
ていることである。図３においてはＣＰＵ２３はメモリ
バッファ２６内にバラバラのブロックを獲得した後、こ
の領域を、その格納データのディスクアドレスが連続し
た領域とするためにバッファデータ転送部５１に対し
て、ディスクの入れ換えアドレスを指示し、データの入
れ換え転送動作を実行させる。その前後の動作について
は第１の実施例と同じである。
ての磁気ディスクコントローラの構成を示す。図３の図
１との相違はメモリバッファ２６内のブロックデータの
転送前の並び替えを実際に行うためにバッファデータ転
送制御部５１がアドレス変換部２７の代わりに付加され
ていることである。図３においてはＣＰＵ２３はメモリ
バッファ２６内にバラバラのブロックを獲得した後、こ
の領域を、その格納データのディスクアドレスが連続し
た領域とするためにバッファデータ転送部５１に対し
て、ディスクの入れ換えアドレスを指示し、データの入
れ換え転送動作を実行させる。その前後の動作について
は第１の実施例と同じである。
【００２１】
【発明の効果】本発明によれば、キャッシュ内のブロッ
クが要求された連続データ長に対してバラバラのアドレ
スで獲得された場合にも、短時間に連続領域としてアク
セスができるようにしたので、効率よくデータの転送お
よびキャッシュ管理を行うことができる。
クが要求された連続データ長に対してバラバラのアドレ
スで獲得された場合にも、短時間に連続領域としてアク
セスができるようにしたので、効率よくデータの転送お
よびキャッシュ管理を行うことができる。
【図１】請求項１に関わる発明の実施例としての磁気デ
ィスクコントローラの構成図
ィスクコントローラの構成図
【図２】図１のアドレス変換部の構成図
【図３】請求項２に関わる発明の実施例としての磁気デ
ィスクコントローラの構成図
ィスクコントローラの構成図
【図４】メモリバッファの構成図
【図５】従来の磁気ディスクコントローラの構成図
【図６】ディスクコントローラの使用されるシステムの
構成図
構成図
１１ 上位計算機 １２ 磁気ディスクコントローラ １３ 磁気ディスク装置 ２２ ホストインタフェース ２３ ＣＰＵ ２４ メモリ ２５ ディスクインタフェース ２６ メモリバッファ ２７ アドレス変換部 ３１ ディスクキャッシュディレクトリ ３２ ブロック ３３ ＦＬＡＧ ３４ ディスクアドレス ４１ 論理アドレスレジスタ ４２ 物理アドレスレジスタ ５１ バッファデータ転送制御部
Claims (3)
- 【請求項１】ディスクから転送されるデータを一時的に
保持し、またはディスクへ転送するデータを一時的に保
持するキャッシュメモリと、 このキャッシュメモリとディスク装置間のデータ転送制
御を行うディスクインタフェースと、 キャッシュメモリと上位コンピュータ間のデータ転送制
御を行うホストインタフェースと、 キャッシュメモリとディスクインタフェースおよびホス
トインタフェースとの間にキャッシュメモリのアドレス
をこのメモリが保持するデータのディスクアドレスがそ
の大きさの順に並ぶように、データ転送前に変換するア
ドレス変換手段とを備えたことを特徴とするディスクコ
ントローラ。 - 【請求項２】請求項１に記載のディスクコントローラに
おいて、前記アドレス変換手段は、キャッシュメモリの
データ転送単位ブロック別のアドレスと、このブロック
内のデータのディスクアドレスとを対比したテーブルで
あって、ディスクアドレスをそのアドレスの大きさの順
に配列してなるテーブルを備えたものであることを特徴
とするディスクコントローラ。 - 【請求項３】ディスクから転送されるデータを一時的に
保持し、またはディスクへ転送するデータを一時的に保
持するキャッシュメモリと、 このキャッシュメモリとディスク装置間のデータ転送制
御を行うディスクインタフェースと、 キャッシュメモリと上位コンピュータ間のデータ転送制
御を行うホストインタフェースと、 キャッシュメモリ内のデータをそのディスクアドレスが
その大きさの順に並ぶように、データ転送前に移動させ
ることを専用に行う手段とを備えたことを特徴とするデ
ィスクコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076025A JPH06290000A (ja) | 1993-04-02 | 1993-04-02 | ディスクコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076025A JPH06290000A (ja) | 1993-04-02 | 1993-04-02 | ディスクコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06290000A true JPH06290000A (ja) | 1994-10-18 |
Family
ID=13593291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076025A Pending JPH06290000A (ja) | 1993-04-02 | 1993-04-02 | ディスクコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06290000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176505A (ja) * | 2009-01-30 | 2010-08-12 | Sony Corp | インターフェース装置、演算処理装置、インターフェース生成装置、および回路生成装置 |
| US8638520B2 (en) | 2010-11-22 | 2014-01-28 | Kabusiki Kaisha Toshiba | Magnetic recording apparatus and data reading method |
-
1993
- 1993-04-02 JP JP5076025A patent/JPH06290000A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176505A (ja) * | 2009-01-30 | 2010-08-12 | Sony Corp | インターフェース装置、演算処理装置、インターフェース生成装置、および回路生成装置 |
| US8638520B2 (en) | 2010-11-22 | 2014-01-28 | Kabusiki Kaisha Toshiba | Magnetic recording apparatus and data reading method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476526A (en) | Cache buffered memory subsystem | |
| US4811280A (en) | Dual mode disk controller | |
| EP1631911B1 (en) | Method and device for transferring data between a main memory and a storage device | |
| JPH06161846A (ja) | ファイル管理装置 | |
| JP2523715B2 (ja) | 磁気ディスク装置 | |
| JPH06290000A (ja) | ディスクコントローラ | |
| JPH08314639A (ja) | 情報記録再生装置 | |
| JPH11327802A (ja) | ディスクシステム | |
| JPH0628261A (ja) | データ転送方法及び装置 | |
| JP2636485B2 (ja) | キャッシュ記憶装置 | |
| WO1994022134A1 (en) | Buffer control for data transfer within hard disk during idle periods | |
| JP2994917B2 (ja) | 記憶システム | |
| JPS6331808B2 (ja) | ||
| JPH02165220A (ja) | ディスクアクセス制御方式 | |
| JP2567903B2 (ja) | データ転送方法 | |
| JPH064225A (ja) | 予備セクタを先読みするディスク制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH02132515A (ja) | 先読み制御方式 | |
| JPH02239348A (ja) | ディスクキャッシュメモリアクセス方式 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JP2001209577A (ja) | 情報記録再生装置 | |
| JPH09237224A (ja) | ディスクアレイ装置 | |
| JP2004240520A (ja) | ノンキャッシュ領域内高速メモリアクセス方法 | |
| JPH04273548A (ja) | ディスク制御装置 | |
| JPH05342152A (ja) | バッファ制御方式 |